技术领域
[0001] 本
发明属于
电子电路技术领域，涉及模拟集成电路，特别是一种不受频率影响的动态脉冲积分电路。
背景技术
[0002] 红外传输电路具有成本低、普及时间早、传输速度高等优点，在
家用电器、车载影音
导航系统中广泛应用。红外接收器是红外传输电路重要的组成部分，在红外接收器中，通常采用由集成
运算放大器组成的积分电路来滤除
载波频率，积分电路的性能直接影响红外接收器的性能。因此，红外接收器中积分电路的研究越来越受关注。
[0003] 图1所示为现有积分电路的电路原理图，包括误差放大器EA、
电阻R1、电阻R2、电容C1；输入脉冲
信号Va与电阻R1的一端相连，电阻R1的另一端与误差放大器EA的
反相输入端相连；电容C1的一端与误差放大器EA的反相输入端相连，电容C1的另一端与误差放大器EA的输出端相连，
输出信号Vo；误差放大器EA的同相输入端与电阻R2的一端相连，电阻R2的另一端接地；当脉冲信号Va为高电平时，通过电阻R1向电容C1充电，输出信号Vo变低，直至饱和；当脉冲信号Va为低电平时，没有
电流流过电阻R1，电容C1上的电荷量保持不变，输出信号Vo的大小也保持不变。
[0004] 上述积分电路由于其积分上升沿的时间是固定的，因此积分电路的输出会随着积分信号频率的变化而变化，使得积分电路不能准确地对包含多种频率的积分信号进行积分，限制了红外接收电路的发展。
发明内容
[0005] 本发明的目的在于针对上述
现有技术的
缺陷，提出了一种不受频率影响的动态脉冲积分电路，使积分电路能够准确地对包含多种频率的积分信号进行积分。
[0006] 为实现上述目的，本发明包括：频率选择电路1、带通
滤波器2、比较器3、积分器4和
施密特触发器5；
[0007] 频率选择电路1，设有六个输入端a、b、c、d、e、f和一个输出端g，该六个输入端分别与其所在芯片的
输入信号T1、T2、T3、T4、T5、T6相连；输出端g输出频率选择信号VFS，该频率选择信号VFS分别输入到
带通滤波器2的第一输入端和积分器4的第一输入端；
[0008] 带通滤波器2，其第二输入端与其所在芯片的输入信号VIN相连，该带通滤波器2输出滤波信号VBPF通过比较器3，输出比较信号VCMP，该比较信号VCMP，经过积分器4积分，输出积分信号VINT给施密特触发器5，通过施密特触发器5整形后，输出动态脉冲积分电路的输出信号VOUT。
[0009] 作为优选，上述频率选择电路1，包括六个NPN管、六个稳压
二极管和七个电阻，其中：
[0010] 所述第一稳压二极管D1的负极，第一NPN管Q1的发射极、集
电极，均与其所在芯片的输入信号T1相连，第一电阻R1跨接于第一NPN管Q1的发射极与基极之间；
[0011] 所述第一NPN管Q1的基极、第二NPN管Q2的发射极、第二NPN管Q2的集电极和第二稳压二极管D2的负极与其所在芯片的输入信号T2相连，第二电阻R2跨接于第二NPN管Q2的发射极与基极之间；
[0012] 所述第二NPN管Q2的基极、第三NPN管Q3的发射极、第三NPN管Q3的集电极和第三稳压二极管D3的负极与其所在芯片的输入信号T3相连，第三电阻R3跨接于第三NPN管Q3的发射极与基极之间；
[0013] 所述第三NPN管Q3的基极、第四NPN管Q4的发射极、第四NPN管Q4的集电极和第四稳压二极管D4的负极与其所在芯片的输入信号T4相连，第四电阻R4跨接于第四NPN管Q4的发射极与基极之间；
[0014] 所述第四NPN管Q4的基极、第五NPN管Q5的发射极、第五NPN管Q5的集电极和第五稳压二极管D5的负极与其所在芯片的输入信号T5相连，第五电阻R5跨接于第五NPN管Q5的发射极与基极之间；
[0015] 所述第五NPN管Q5的基极和第六稳压二极管D6的负极与其所在芯片的输入信号T6相连，第六电阻R6跨接于第五NPN管Q5的基极与第六NPN管Q6的集电极之间；
[0016] 所述第六NPN管Q6的基极与第六NPN管Q6的集电极相连，作为频率选择电路(1)的输出端输出频率选择信号VFS，第六NPN管Q6的发射极与第七电阻R7的一端相连，第七电阻R7的另一端、第一稳压二极管D1的正极、第二稳压二极管D2的正极、第三稳压二极管D3的正极、第四稳压二极管D4的正极、第五稳压二极管D5的正极和第六稳压二极管D6的正极接地。
[0017] 作为优选，上述带通滤波器2，包括第一可变跨导
运算放大器OTA1、第二可变跨导运算放大器OTA2、第一电容C1、第二电容C2、第八电阻R8、第九电阻R9和电流增益网络K；
[0018] 所述第一电容C1跨接于其所在芯片的输入信号VIN和第一可变跨导运算放大器OTA1的正相输入端之间；第二电容C2跨接于电流增益网络K的输入端与地之间；
[0019] 所述第一可变跨导运算放大器OTA1的反相输入端分别与第八电阻R8的一端和第九电阻R9的一端相连，第一可变跨导运算放大器OTA1的正相输入端与第二可变跨导运算放大器OTA2的输出端相连，第一可变跨导运算放大器OTA1的输出端与电流增益网络K的输入端相连；
[0020] 所述第八电阻R8的另一端与第二可变跨导运算放大器OTA2的同相输入端相连，第九电阻R9的另一端与第二可变跨导运算放大器OTA2的反相输入端相连；
[0021] 所述第二可变跨导运算放大器OTA2的第三输入端和第一可变跨导运算放大器OTA1的第三输入端与频率选择电路1所输入的频率选择信号VFS相连；电流增益网络K的输出端与第二可变跨导运算放大器OTA2的反相输入端相连，作为带通滤波器2的输出端输出滤波信号VBPF。
[0022] 作为优选，上述积分器4，包括三个的NMOS管、五个PNP管、五个NPN管、两个电容C、一个电阻R；
[0023] 所述第七PNP管Q7的发射极、第八PNP管Q8的发射极、第九PNP管Q9的发射极、第十PNP管Q10的发射极和第十一PNP管Q11的发射极均与电源
电压VCC相连，第七PNP管Q7的基极、第八PNP管Q8的基极、第九PNP管Q9的基极和第七PNP管Q7的集电极均与第一NMOS管MN1的漏极相连，第十一PNP管Q11的基极、第十PNP管Q10的基极和第十PNP管Q10的集电极均与第二NMOS管MN2的漏极相连，第八PNP管Q8的集电极与第十六NPN管Q16的集电极相连，作为积分器4的输出端输出积分信号VINT，第九PNP管Q9的集电极与第十电阻R10的一端相连；
[0024] 所述第十一PNP管Q11的集电极和第十四NPN管Q14的集电极均与第十二NPN管Q12的基极相连；第十三NPN管Q13的发射极接地，第十三NPN管Q13的基极与频率选择电路1所输入的信号VFS相连，第十四NPN管Q14的发射极、第十五NPN管Q15的发射极和第十六NPN管Q16的发射极均与地相连，第十四NPN管Q14的基极、第十五NPN管Q15的基极和第十六NPN管Q16的基极均与第十二NPN管Q12的发射极相连；第十二NPN管Q12的集电极和第十五NPN管Q15的集电极均与
电源电压VCC相连；
[0025] 所述第一NMOS管MN1的栅极与其所在芯片的基准电压VREF3相连，第一NMOS管MN1的源极和第二NMOS管MN2的源极均与第十三NPN管的集电极相连；第二NMOS管MN2的栅极与第九PNP管Q9的集电极相连；第三NMOS管MN3的漏极与第十电阻R10的另一端相连，第三NMOS管MN3的源极接地，第三NMOS管MN3的栅极与比较器3所输入的信号VCMP相连；
[0026] 所述第三电容C3跨接与第九PNP管Q9的集电极与地之间，用于延迟脉冲积分时间；第四电容C4跨接与第八PNP管Q8的集电极与地之间，为积分器4提供充放电电容。
[0027] 作为优选，上述积分器4中的第七PNP管Q7、第八PNP管Q8、第九PNP管Q9、第十PNP管Q10和第十一PNP管Q11的发射极面积之比为2∶1∶1∶1∶1；上述积分器4中的第十四NPN管Q14、第十五NPN管Q15和第十六PNP管Q16的发射极面积之比为3∶2∶2。
[0028] 本发明与现有技术相比具有以下优点：
[0029] 1、本发明由于添加了频率选择电路，可对带通滤波电路的带通频率进行调节，使得动态脉冲积分电路能够处理不同频率的输入信号。
[0030] 2、本发明由于添加了带通滤波电路，以使积分器的充放电电流与带通滤波器的中心频率成正比，使得动态脉冲积分电路的积分脉冲数不受输入信号频率的影响。
附图说明
[0031] 图1为现有积分电路的拓扑结构图；
[0032] 图2为本发明的拓扑结构图；
[0033] 图3为本发明中频率选择电路的电路原理图；
[0034] 图4为本发明中带通滤波器的拓扑结构图；
[0035] 图5为本发明中积分器电路的电路原理图。
具体实施方式
[0036] 以下参照附图及其
实施例对本发明作进一步描述。
[0037] 参照图2，本发明包括：频率选择电路1、带通滤波器2、比较器3、积分器4和施密特触发器5；其中：
[0038] 频率选择电路1，设有六个输入端a、b、c、d、e、f和一个输出端g，该六个输入端分别与其所在芯片的输入信号T1、T2、T3、T4、T5、T6相连，输出端g输出频率选择信号VFS，通过在频率选择电路1任意两个相邻的输入端之间外加齐纳
击穿电压，可以调节频率选择电路1输出的频率选择信号VFS的频率；该频率选择信号VFS分别输入到带通滤波器2的第一输入端和积分器4的第一输入端，用来调节带通滤波器2的带通频率和积分器4的充放电电流；带通滤波器2的第二输入端与其所在芯片的输入信号VIN相连，该带通滤波器2输出滤波信号VBPF通过比较器3，输出比较信号VCMP，该比较信号VCMP，经过积分器4积分，输出积分信号VINT，积分器4的积分时间与滤波信号VBPF的中心频率成正比，积分信号VINT给施密特触发器5，通过施密特触发器5整形后，输出动态脉冲积分电路的输出信号VOUT，该输出信号VOUT不受其所在芯片输入信号VIN频率的影响。
[0039] 参照图3，本发明的频率选择电路1，包括但不局限于六个NPN管、六个稳压二极管和七个电阻，其中：
[0040] 所述第一稳压二极管D1的负极，第一NPN管Q1的发射极、集电极，均与其所在芯片的输入信号T1相连，第一电阻R1跨接于第一NPN管Q1的发射极与基极之间；
[0041] 所述第一NPN管Q1的基极、第二NPN管Q2的发射极、第二NPN管Q2的集电极和第二稳压二极管D2的负极与其所在芯片的输入信号T2相连，第二电阻R2跨接于第二NPN管Q2的发射极与基极之间；
[0042] 所述第二NPN管Q2的基极、第三NPN管Q3的发射极、第三NPN管Q3的集电极和第三稳压二极管D3的负极与其所在芯片的输入信号T3相连，第三电阻R3跨接于第三NPN管Q3的发射极与基极之间；
[0043] 所述第三NPN管Q3的基极、第四NPN管Q4的发射极、第四NPN管Q4的集电极和第四稳压二极管D4的负极与其所在芯片的输入信号T4相连，第四电阻R4跨接于第四NPN管Q4的发射极与基极之间；
[0044] 所述第四NPN管Q4的基极、第五NPN管Q5的发射极、第五NPN管Q5的集电极和第五稳压二极管D5的负极与其所在芯片的输入信号T5相连，第五电阻R5跨接于第五NPN管Q5的发射极与基极之间；
[0045] 所述第五NPN管Q5的基极和第六稳压二极管D6的负极与其所在芯片的输入信号T6相连，第六电阻R6跨接于第五NPN管Q5的基极与第六NPN管Q6的集电极之间；
[0046] 所述第六NPN管Q6的基极与第六NPN管Q6的集电极相连，作为频率选择电路1的输出端输出频率选择信号VFS，第六NPN管Q6的发射极与第七电阻R7的一端相连，第七电阻R7的另一端、第一稳压二极管D1的正极、第二稳压二极管D2的正极、第三稳压二极管D3的正极、第四稳压二极管D4的正极、第五稳压二极管D5的正极和第六稳压二极管D6的正极接地。
[0047] 参照图4，本发明的带通滤波器2，包括但不局限于第一可变跨导运算放大器OTA1、第二可变跨导运算放大器OTA2、第一电容C1、第二电容C2、第八电阻R8、第九电阻R9和电流增益网络K；
[0048] 所述第一电容C1跨接于其所在芯片的输入信号VIN和第一可变跨导运算放大器OTA1的正相输入端之间，用来滤除其所在芯片的输入信号VIN的低频成分；第二电容C2跨接于电流增益网络K的输入端与地之间，作为第一可变跨导运算放大器OTA1的负载电容；
[0049] 所述第一可变跨导运算放大器OTA1的反相输入端分别与第八电阻R8的一端和第九电阻R9的一端相连，第一可变跨导运算放大器OTA1的正相输入端与第二可变跨导运算放大器OTA2的输出端相连，第一可变跨导运算放大器OTA1的输出端与电流增益网络K的输入端相连；
[0050] 所述第八电阻R8的另一端与第二可变跨导运算放大器OTA2的同相输入端相连，第九电阻R9的另一端与第二可变跨导运算放大器OTA2的反相输入端相连；
[0051] 所述第二可变跨导运算放大器OTA2的第三输入端和第一可变跨导运算放大器OTA1的第三输入端与频率选择电路1所输入的频率选择信号VFS相连；电流增益网络K的输出端与第二可变跨导运算放大器OTA2的反相输入端相连，作为带通滤波器2的输出端输出滤波信号VBPF。
[0052] 参照图5，本发明的积分器4，包括但不局限于三个的NMOS管、五个PNP管、五个NPN管、两个电容C、一个电阻R；
[0053] 所述第七PNP管Q7的发射极、第八PNP管Q8的发射极、第九PNP管Q9的发射极、第十PNP管Q10的发射极和第十一PNP管Q11的发射极均与电源电压VCC相连，第七PNP管Q7的基极、第八PNP管Q8的基极、第九PNP管Q9的基极和第七PNP管Q7的集电极均与第一NMOS管MN1的漏极相连，第十一PNP管Q11的基极、第十PNP管Q10的基极和第十PNP管Q10的集电极均与第二NMOS管MN2的漏极相连，第八PNP管Q8的集电极与第十六NPN管Q16的集电极相连，作为积分器4的输出端输出积分信号VINT，第九PNP管Q9的集电极与第十电阻R10的一端相连；该第七PNP管Q7、第八PNP管Q8、第九PNP管Q9、第十PNP管Q10和第十一PNP管Q11的发射极面积和集电极电流大小成正比，这五个PNP管的发射极面积之比为2∶1∶1∶1∶1。
[0054] 所述第十一PNP管Q11的集电极和第十四NPN管Q14的集电极均与第十二NPN管Q12的基极相连；第十三NPN管Q13的发射极接地，第十三NPN管Q13的基极与频率选择电路1所输入的信号VFS相连，第十四NPN管Q14的发射极、第十五NPN管Q15的发射极和第十六NPN管Q16的发射极均与地相连，第十四NPN管Q14的基极、第十五NPN管Q15的基极和第十六NPN管Q16的基极均与第十二NPN管Q12的发射极相连；第十二NPN管Q12的集电极和第十五NPN管Q15的集电极均与电源电压VCC相连；该第十四NPN管Q14、第十五NPN管Q15和第十六PNP管Q16的发射极面积和集电极电流大小成正比，这三个NPN管的发射极面积之比为3∶2∶2；
[0055] 所述第一NMOS管MN1的栅极与其所在芯片的基准电压VREF3相连，第一NMOS管MN1的源极和第二NMOS管MN2的源极均与第十三NPN管的集电极相连；第二NMOS管MN2的栅极与第九PNP管Q9的集电极相连；第三NMOS管MN3的漏极与第十电阻R10的另一端相连，第三NMOS管MN3的源极接地，第三NMOS管MN3的栅极与比较器3所输入的信号VCMP相连；
[0056] 所述第三电容C3跨接与第九PNP管Q9的集电极与地之间，第三电容C3延迟了脉冲积分时间，提高了动态脉冲积分电路的
信噪比；第四电容C4跨接与第八PNP管Q8的集电极与地之间，为积分器4提供充放电。
[0057] 本发明的工作原理如下：
[0058] 频率选择电路1产生选频电流I1，该选频电流I1的大小可表示为：
[0059]
[0060] 其中Vref1为其所在芯片的基准电压，Vbe(Q6)为第六NPN管Q6基极与发射极之间的电压差，R1、R2、R3、R4、R5、R6、R7分别为频率选择电路1中的第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7；
[0061] 带通滤波器2对其所在芯片的输入信号VIN进行带通滤波，参照图4，该带通滤波器的传输函数H(S)可表示为：
[0062]
[0063] 其中gm分别为第一可变跨导运算放大器OTA1和第二可变跨导运算放大器OTA2的跨导，R8、R9、C1、C2分别为带通滤波器2中的第八电阻R8、第九电阻R9、第一电容C1、第二电容C2；
[0064] 第一可变跨导运算放大器OTA1的跨导gm可表示为：
[0065] gm=I1/Vt 3)
[0066] 其中Vt在室温下大小为25.9mV；
[0067] 由式2)可知，带通滤波器电路2的中心频率f0为：
[0068]
[0069] 联立式3)和式4)，带通滤波器电路2的中心频率f0可表示为：
[0070]
[0071] 由式5)可以看出带通滤波器电路2的中心频率f0与频率选择电路1的选频电流I1成正比，通过调节选频电流I1的大小，能够调节带通滤波器电路2的中心频率f0。
[0072] 参照图5，在积分器4中，积分器4的积分上升沿时间Tup可表示为：
[0073]
[0074] 其中ΔUmax为第四电容C4上电压差的最大值，I2为第十三NPN管Q13的集电极电流，k为常数1/8；
[0075] 联立5)式和6)式，积分器4上升沿的积分脉冲数dup可表示为：
[0076]
[0077] 参照图5，积分器4下降沿的积分脉冲数ddown可表示为：
[0078]
[0079] 由式7)和式8)可以看出，积分器4上升沿的积分脉冲数dup和下降沿的积分脉冲数ddown均不受其所在芯片输入信号Vin频率的影响，可使所述的动态脉冲积分电路能够能够准确地对包含多种频率的输入信号进行积分。
[0080] 以上仅是本发明的一个最佳实例，不构成对本发明的任何限制，显然在本发明的构思下，可以对其电路进行不同的变更与改进，但这些均在本发明的保护之列。
