多频带正交频分多工超宽频系统(以下简称为MB-OFDM UWB系统)是将3.1 至10.6G赫兹的频带区分成十个频宽为528M赫兹的次频带。图1是显示 MB-OFDM UWB系统的频带图。如图所示，频带的中心频率由左至右(以下称为 第一至第十四频率fl至f14)是3432M赫兹、3960M赫兹、4488M赫兹、5016M 赫兹、5544M赫兹、6072M赫兹、6600M赫兹、7128M赫兹、7656M赫兹、8184M 赫兹、8712M赫兹、9240M赫兹、9768M赫兹、10296M赫兹，任两相邻的该等 频率相隔有基本间隔频率fdm(528M赫兹)。
根据MB-OFDM UWB系统的需求，产生此十四个频带的频率合成器必须具 有高的频带切换速度，切换时间必须低于9.5ns。已有数个超宽频频率合成 器揭露以产生3～8G赫兹的频带，当中具有代表性的为已知技术[1]：J.Lee， and D.W.Chiu，“A 7-Band 3-8GHz frequency synthesizer with lns band-switching time in 0.18um CMOS technology，”ISSCC Dig of Tech. Papers，pp.204-205，Feb.2005、已知技术[2]：C.C.Lin，and C.K Wang， “A regenerative semi-dynamic frequency divider for mode-1 MB-OFDM UWB hopping carrier generation，”ISSCC Dig of Tech.Papers，pp.206-207， Feb.2005、已知技术[3]：A.Ismail，and A.Abidi，“A 3.1 to 8.2GHz direct conversion receiver for MB-OFDM UWB communications，”ISSCC Dig of Tech. Papers，pp.206-207，Feb.2005，以及已知技术[4]：D.Leenaerts et al.， “A SiGe BiCMOS lns frequency hopping frequency synthesizer for UWB radio，”ISSCC Dig of Tech.Papers，pp.202-203，Feb.2005。
然而，当中没有任何一个频率合成器能够产生MB-OFDM UWB系统中全部 的十四个次频带。这是因为要涵盖如此宽广的频带，往往需要相当多的锁相 回路及混频器。这不仅导致芯片面积过大，功率耗损过高，还产生边频(spur) 能量过高与切换时间难低于9.5ns的问题。
高速率无线传输势必是未来通讯发展的目标，加上超宽频装置具有通讯 以外的功能。因此，一种能尽量涵盖MB-OFDM UWB系统内第一至第十四频率、 频率切换快速、边频能量不要过高的MB-OFDM UWB频率合成器是有所必要。

本发明是提供一种频率合成方法，用以产生MB-OFDM UWB系统的十四个 频率，以及一种应用此频率合成方法的频率合成器。本发明的频率合成器不 仅只包括两个锁相回路及三个混频器，并且具有边频能量低，功率耗损低， 切换速率快的优点。
本发明是提供一种频率合成方法，用以产生MB-OFDM UWB系统的多个频 率，该等频率由低至高包含第一至第十四频率，任两相邻的该等频率相隔有 基本间隔频率，该方法包括：将该等频率分成第一至第五频率组，其中该第 一至第五频率组分别包含该第一至第三频率、该第四至第六频率、该第七至 第九频率，以及该第十三至十四频率，继而产生该第一频率组，继而对该第 一频率组执行混频程序以产生该第二、三及五频率组，以及最后对该第五频 率组执行混频程序以产生该第四频率组。
本发明是提供一种频率合成方法，用以产生MB-OFDM UWB系统的多个频 率，该等频率由低至高包含第一至第十四频率，任两相邻的该等频率相隔有 基本间隔频率，该方法包括：产生由低至高的第一至第三间隔频率，其中该 第一至第三间隔频率为该基本间隔频率的整数倍，并选择当中之一为间隔输 出频率，产生该第一至第三频率当中之一为第一输出频率，将该第一输出频 率与该间隔输出频率进行混频处理，用以产生第二输出频率，其中该第二输 出频率为该第四至第九频率、该第十三至十四频率以及第十五频率当中之一， 以及将该第二输出频率与该第一间隔输出频率进行混频处理而产生第三输出 频率，其中该第三输出频率为该第十至十二频率当中之一。
本发明是提供一种频率合成器，用以产生MB-OFDM UWB系统的多个频率， 该等频率由低至高包含第一至第十四频率，任两相邻的该等频率相隔有基本 间隔频率。该频率合成器包括：锁相回路、间隔频率产生器，以及第一至第 三混频器。该锁相回路产生初始信号，其中该初始信号的频率是等于该第二 频率。该间隔频率产生器，产生频率由低至高的第一至第三间隔信号，其中 该第一至第三间隔信号的频率是等于该基本间隔频率的整数倍，以及第四间 隔频率，其中该第四间隔信号的频率等于该基本间隔频率，并且选择性地输 出该第一至第三间隔信号当中之一为间隔输出信号。该第一混频器将该初始 信号及该第四间隔信号进行选择性的混频处理，而产生第一输出信号，其中 第一输出信号的频率为该第一至第三频率当中之一。该第二混频器将该第一 输出信号与该间隔输出信号进行混频处理，而产生第二输出信号，其中该第 二输出信号的频率为该第四至第九频率、该第十三及第十四频率，以及第十 五频率当中之一。该第三混频器将该第二输出信号以及该第一间隔信号进行 混频处理，而产生第三输出信号，其中该第三输出信号的频率等于该第十至 第十二频率当中之一。
附图说明
图1是显示MB-OFDM UWB系统的频带图。
图2A及2B是分别显示及本发明的频率产生计划示意图以及本发明所提 供的产生多频带正交频分多工超宽频的第一至第十四频率的方法的流程图的 一实施例；
图2C是显示图2B所示流程图的一较佳实施例；
图3是显示本发明所提出的应用图3所示方法的频率合成器的结构方块 图的一实施例；
图4是显示本发明所提供图3的间隔频率产生器的结构方块图的一实施 例；
图5是显示于此较佳实施例内，本发明所提供的压控振荡器的电路结构 图的一实施例；
图6是显示本发明所提供的四相位除三电路的电路结构图的一实施例；
图7是显示在应用图6的实施例中，当第一输出频率选择为为第三频率 (4488M赫兹)时，第一输出信号的能量与频率的关系图；
图8A及8B是显示图3的第一混频器的电路结构图的一实施例；
图9是显示本发明所提供的图3的第二混频器的电路结构图的一实施例；
图10A、10B及10C是显示当第二输出频率属于第五频率组、第三频率组、 以及第二频率组时，图9的两个电感电容共振腔分别具有的频率响应示意图； 以及
图11是显示在应用图9的第二混频器的实施例中，当第一输出频率选择 为第八频率时，第一输出信号的能量与频率的关系图。
[主要元件标号说明]
  300～频率合成器   302～间隔频率产生器   304～锁相回路   306～第一混频器   308～第二混频器   310～第三混频器   312～多工器   410～锁相回路   411～相位频率检测器   412～电荷泵   414～低通滤波器   416～压控振荡器   420～第一除法器   430～第二除法器   440～第三除法器   450～多工器模块   452～二对一多工器   454～二对一多工器   501-504～正相输入端   505-508～反相输入端   510-540～第一至第四差动延迟单元   511-514～正相输出端   515-518～反相输出端   611-613～第一至第三D型   锁存器   621-623～第四至第六D型锁存器   631、632～第一及第二反相   器   640～相位对准缓冲模块   641-646～缓冲器   802、804～输入端   810～第一三态缓冲器   812、822～开关   813、823～第一端   814、824～第二端   815、825～第三端   816、826～反相器   818、828～直流电压源   820～第二三态缓冲器   830～第一混频电路   840～第二混频电路   832、834～输出端   850～电感电容共振腔   850’～电感电容共振腔   900～单边频混频电路   910～输出电路   950～电感电容共振腔   861、862～第一及第二混频
  同相输出端   b11、b12、b21、b22～第一至第四电容   开关   b1、b2～第一至第二电容开   关   C11、C12、C21、C22～第一至第四电容   Co1、Co2～第一至第二输出   电容   CLK～时钟端   COM1-COM4～共模点   D～数据输入端   f0-I，Q～初始信号   f1-f15～第一至第十五频率   fd1-fd4～第一至第四间隔   频率   fd1-I，Q-fd4-I，Q～第一至第四间隔   信号   fd1-I～第一间隔同相信号   fd1-Q～第一间隔正交信号   fd3-I(+)～第三间隔同相信   号的正相信号   fd3-I(-)～第三间隔同相信号的反相   信号   fd3-Q(+)～第三间隔正交信   号的正相信号   fd3-Q(-)～第三间隔正交信号的反相   信号   fd4-I(+)～第四间隔同相信   号的正相信号   fd4-I(-)～第四间隔同相信号的反相   信号   fd4-Q(+)～第四间隔正交信   号的正相信号   fd4-Q(-)～第四间隔正交信号的反相   信号   fdo-I(+)～间隔输出同相信   号的正相信号   fdo-I(-)～间隔输出同相信号的反相   信号   fdo-Q(+)～间隔输出正交信   号的正相信号   fdo-Q(-)～间隔输出正交信号的反相   信号   fd4-I～第四间隔同相信号   fd4-Q～第四间隔正交信号   fdo-I，Q～间隔输出信号   fdm～最低间隔频率   ff～最终输出频率   ff-I，Q～最终输出信号   fo1-I，Q-fo3-I，Q～第一至   第三输出信号   fo2-I(+)～第二输出同相信号的正相   fo2-I(-)～第二输出同相
  信号   信号的反相信号   fo2-I(+)’、fo2-I(-)’～混频输出   正相及反相信号   fp～锁相输入信号   fr～参考信号   Group1-Group5～第一至第   五频率组   I1、I2、I3～第一至第三定电流源   L1、L2～第一及第二电感   Lo1、Lo2～第一及第二输出电感   LO-I(+)～混频同相信号的   正相信号   LO-I(-)～混频同相信号的反相信号   LO-Q(+)～混频正交信号的   正相信号   LO-Q(-)～混频正交信号的反相信号   M1-M12～第一至第十二   NMOS晶体管   R1-R4～第一至第四电阻   mo1、mo2～第一及第二输出   NMOS晶体管   Q～数据输出端   VDD～直流电压源

图2A是显示本发明所提供的频率产生计划示意图，以及图2B是显示本 发明所提供的产生MB-OFDM UWB系统的第一至第十四频率的方法的流程图。 现参见图2A，图中由左自右是分别绘示出第一至第十四频率f1至f14，分别 表示多频带正交频分多工超宽频所需产生的3432M、3960M、4488M、...9768M、 10296M赫兹，并且任两相邻的该等频率相隔有基本间隔频率fdm(528M赫兹)。 此外，图中还多了第十五频率f15，其为10824M赫兹，亦与第14频率(10296M 赫兹)间隔为基本间隔频率fdm(528M赫兹)。
现参见图2B，并仍同时参考图2A以增进理解。首先进行步骤200。于步 骤200中，该第一至第十四频率f1至f14由低至高，每三个频率被归类成一 组，总共归类成第一至第五频率组Group1至Group5。
继而进行步骤202。于步骤202中，将该第一频率组Group1产生出来。 在一较佳实施例中，首先产生第二频率f2(3960M赫兹)以及第四间隔频率 fd4(528M赫兹)，继而将该第二频率与该第四间隔频率进行混频处理而产生 该第一频率组。
接下来进行步骤204。步骤204是将第一频率组执行混频程序，用以将 该第二、三及五频率组Group2、Group3及Group5产生出来。在一实施例中， 首先产生频率由低至高且皆为基本间隔整数倍的第一至第三间隔频率fd1至 fd 3，继而将该第一频率组Group1与该第一至第三间隔频率fd1至fd 3进行 混频处理以产生该第二、三及五频率组Group1、Group2及Group5。
接下来，进行步骤206，根据该第五频率组Group5，并执行混频程序以 产生该第四频率组Group4。在一实施例中，首先产生第一间隔频率fd1，继 而将该第五频率组Group5与该第一间隔频率fd1进行混频处理以产生该第四 频率组Group4。
图2C是显示图2B所示流程图的一较佳实施例。现参见图2C，并仍同时 参考图2A及2B以增进理解。步骤212是产生由低至高并且频率皆为基本间 隔频率fdm整数倍的第一至第三间隔频率fd1至fd3，并且选择当中之一为 间隔输出频率fdo。在此步骤中，第四间隔频率fd4，其等于基本间隔频率 (528M赫兹)，亦产生出来。在一实施例中，第一至第三间隔频率fd1至fd3 分别为基本间隔频率fdm的三倍、六倍、以及十二倍，即分别为1584M赫兹、 3168M赫兹，以及6336M赫兹。
在步骤212的一实施例中，第二及第三间隔频率fd2及fd3(3168M赫兹 及6336M赫兹)首先被产生出来，譬如是使用锁相回路，该锁相回路包含相位 频率检测器、八相位压控振荡器、以及第一至第三除法器。首先使用该相位 频率检测器接收参考频率fr(譬如是66M赫兹)以及锁相输入频率fp，再使用 该八相位压控振荡器来产生四相位的第二间隔频率fd2及四相位的第三间隔 频率fd3。接下来，将该第二间隔频率fd2除以第一整数(譬如是2)以产生该 第一间隔频率fd1，将该第一间隔频率fd1除以第二整数(譬如是3)以产生该 第四间隔频率fd4，以及将该第四间隔频率fd4除以第三整数(譬如是8)以产 生该锁相输入频率fp。
步骤214是对应至图2B的步骤202。于步骤214中，第一频率组Group1(第 一至第三频率f1至f3)当中之一被产生为第一输出频率fo1。首先，第二频 率f2(3960)被产生出来，继而该第二频率f2与步骤212所产生的该第四间 隔频率fd4被进行选择性的混频处理，用以将第二频率f2减去该第四间隔频 率而产生第一频率f1(3432赫兹)为第一输出频率fo1，或将第二频率加上该 第四间隔频率而产生第三频率f3(4488赫兹)为第一输出频率fo1，或仍产生 该第二频率f2为第一输出频率fo1。此选择性的混频处理可使用混频器来达 成，较佳上为单边频混频器。
接下来进行步骤216。于步骤216中，步骤214所产生的第一输出频率 fo1以及步骤212所产生的间隔输出频率fdo被施行混频处理，用以产生第 二输出频率fo2＝第一输出频率fo1+间隔输出频率fdo。此混频处理可使用混 频器来达成，较佳上为单边频混频器。当(fo1，fdo)被选择为(f1，fd1)、 (f2，fd1)、(f3，fd1)、(f1，fd2)、(f2，fd2)、(f3，fd2)、(f1，fd3)、(f2，fd3)， 以及(f3，fd3)时，第二输出频率fdo2分别为图2A中的第四频率f4、第五频 率f5、第六频率f6、第七频率f7、第八频率f8、第九频率f9、第十三频率 f13、第十四频率f14以及第十五频率f15。摘要来说，当步骤212所产生的 间隔输出频率fdo选择为第一间隔频率fd1(1584M赫兹)时，则第二输出频率 fo2可选择为第二频率组Group2的组成频率，即f4、f5、f6当中之一；当 步骤212所产生的间隔输出频率fdo选择为第二间隔频率fd2(3168赫兹)时， 则第二输出频率fo2可选择为第三频率组Group 3的组成频率，即f7、f8、 f9当中之一；当步骤212所产生的间隔输出频率fdo选择为第三间隔频率 fd3(6336赫兹)时，则第二输出频率fo2可选择为第五频率组Group5的组成 频率，即f13、f14、f15当中之一。换言之，步骤216是对应至图2B的步骤 204，用来产生图2A所示的第二、第三以及第五频率组Group2、Group 3、 Group5。
于步骤218中，当第二输出频率fo2选择为属于第五频率组Group5时， 步骤216所产生的第二输出频率fo2以及步骤202所产生的第一间隔输出频 率fd1(1584赫兹)是接受混频处理，用以产生第三输出频率fo3＝(第二输出 频率fo2-第一间隔频率fd1)。此混频处理可使用混频器来达成，较佳上为 单边频混频器。因此当第二输出频率fdo2选择为图2A中的f13、f14以及 f15时，第三输出频率fo3分别为f10、f11以及f12。换言之，步骤218是 对应于图2B的步骤206，用来产生图2A所示的第四频率组Group4。
最后，进行步骤220。于步骤220中，第一至第三输出频率fo1至fo3 当中之一被选择为最终输出频率ff，因此最终输出频率ff是选取为第一至 第十四频率f1至f14当中之一。须注意，由于第十五频率f15并非落于多频 带正交频分多工超宽频的频带范围内，因此即使第二输出频率fo2选择为第 十五频率f15，第二输出频率fo2于此步骤内被选择为最终输出频率ff的情 况不会发生。
图3是显示本发明所提出的应用图2B及2C所示方法的频率合成器300 的结构方块图的一实施例。如图所示，频率合成器300包括间隔频率产生器 302、锁相回路304、第一混频器306、第二混频器308、第三混频器310、以 及多工器312。
间隔频率产生器302，用以产生第一至第四间隔同相信号fd1-I至fd4-I， 以及频率与前者相等而相位相差90°的第一至第四间隔正交信号fd1-Q至 fd4-Q。以下将第一至第四间隔同相信号fd1-I至fd4-I以及第一至第四间隔 正交信号fd1-Q至fd4-Q统称为第一至第四间隔信号fd1-I，Q至fd4-I，Q(图 中未显示第二及第三间隔信号fd2-I，Q及fd3-I，Q)。间隔频率产生器302并 且选择性地输出该第一至第三间隔信号fd1-I，Q至fd3-I，Q当中之一为间隔 输出信号fdo-I，Q(以下称其频率为间隔输出频率fdo)至第二混频器308。该 第一至第三间隔信号fd1-I，Q至fd3-I，Q的频率是由低至高递增，并皆等于 该基本间隔频率fdm的整数倍，而该第四间隔信号fd4-I，Q的频率等于该基 本间隔频率fdm。于一实施例中，第一至第三间隔信号fd1-I，Q至fd3-I，Q 的频率分别为图2A所示的第一至第三间隔频率fd1至fd3，即分别为1584M 赫兹、3168M赫兹、以及6336M赫兹。对应至图2C，间隔频率产生器302执 行步骤212。
锁相回路304，用以产生初始同相信号f0-I及初始正交信号f0-Q(以下 统称为初始信号f0-I，Q)，两者频率皆为图3中所示的第二频率f2(3960赫 兹)而相位相差90°。
第一混频器306，将锁相回路304所产生的初始信号f0-I，Q(频率为第二 频率f2＝3960赫兹)与间隔频率产生器304所产生的第四间隔信号fd4-I，Q(第 四间隔频率fd4＝528M赫兹)进行选择性的混频处理，用以产生频率相等而相 位相差90°的第一输出同相信号fo1-I及第一输出正交信号fo1-Q(以下统称 为第一输出信号fo1-I，Q)。第一输出信号fo1-I，Q的频率(以下称为第一输 出频率fo1)可根据所选择的不同混频处理而为图2A的第一频率f1(＝第二频 率f2-第四间隔频率fd4，即3960M-584M＝3432M赫兹)，或是第三频率f3(＝ 第二频率f2+第四间隔频率fd4，即3960M+584M＝4488M赫兹)的第三信号 f3-I，Q，或仍等于初始信号f0-I，Q的频率(＝第二频率f2，即3960M赫兹)。 对应至图2C，锁相回路304及第一混频器306执行步骤214。
第二混频器308，将自该第一混频器306所接收的该第一输出信号 fo1-I，Q以及自该间隔频率产生器302所接收的该间隔输出信号fdo-I，Q进 行混频处理，继而产生频率相等而相位相差90°的第二输出同相信号fo2-I 及第二输出正交信号fo2-Q(以下统称为第二输出信号fo2-I，Q)。此混频处理 所产生的第二输出信号fo2-I，Q的频率(以下称为第二输出频率fo2)是等于 第一输出频率fo1+间隔输出频率fdo。如此一来，当(fo1，fdo)为(f1，fd1)、 (f2，fd1)、(f3，fd1)、(f1，fd2)、(f2，fd2)、(f3，fd2)、(f1，fd3)、(f2，fd3)， 以及(f3，fd3)时，第二输出频率fo2分别为图2A中的f4、f5、f6、f7、f8、 f 9、f13、f14以及f15。亦即，当间隔频率产生器302输出的间隔输出信号 fdo-I，Q为第一间隔信号fd1-I，Q(即间隔输出频率fdo＝第一间隔频率 fd2＝1584M赫兹)时，则第二输出频率fo2是属于第二频率组Group2，即f 4、 f5、f6当中之一；当间隔频率产生器302输出的间隔输出信号fdo-I，Q为第 二间隔信号fd2-I，Q(即间隔输出频率fdo＝第二间隔频率fd2＝3168M赫兹) 时，则第二输出频率fo2是属于第三频率组Group3，即f7、f8、f9当中之 一；当间隔频率产生器302输出的间隔输出信号fdo-I，Q为第三间隔信号 fd3-I，Q(即间隔输出频率fdo＝第三间隔频率＝6336M赫兹)时，则第二输出频 率fo2是属于第五频率组Group5，即f13、f14、f15当中之一。对应至图2C， 第二混频器308执行步骤216。
第三混频器310，当间隔频率产生器302输出为第三间隔信号fd3-I，Q (频率为6336赫兹)从而使得第二输出信号fo2-I，Q的频率fo2属于第五频率 组Group5时，将该第二输出信号fo2-I，Q以及该第一间隔信号fd1-I，Q(频 率为1584M赫兹)进行混频处理，继而产生频率相等而相位相差90°的第三输 出同相信号fo3-I及第三输出正交信号fo3-Q(以下统称为第二输出信号 fo3-I，Q)。此混频处理所产生的第三输出信号fo3-I，Q的频率(以下称为第三 输出频率fo3)是等于第二输出频率fo2-第一间隔频率fd1。如此一来，当 第二输出频率fo2为图2A中的第十三频率f13、第十四频率f14、以及第十 五频率f15时，第三输出频率fo3即分别等于第十频率f10、第十一频率f11 以及第十二频率f12。对应至图2C，第三混频器310执行步骤218。
多工器312接收该第一、第二及第三输出信号fo1-I，Q、fo2-I，Q及 fo3-I，Q，并选择性地输出当中之一为最终输出信号ff-I，Q(频率为最终输出 频率ff)，因此最终输出频率ff即选择为第一至第十四频率f1至f14当中 之一。须注意，由于第十五频率f15没有落于多频带正交频分多工超宽频的 频带范围内，因此即使第二输出频率fo2选择为第十五频率f15，多工器312 选择第二输出信号fo2-I，Q为最终输出信号ff-I，Q的情况不会发生。对应至 图2C，多工器312执行步骤220。
须注意，第一、第二至第三混频器306、308及310是四相位混频器。因 此，图中所示的初始信号f0-I，Q、第一至第三输出信号fo1-I，Q至fo3-I，Q， 第一至第四间隔信号fd1-I，Q至fd4-I，Q，以及间隔输出信号fdo-I，Q，实际 上皆为四相位信号。同相信号系包括正相及反相信号、正交信号亦包括正相 及反相信号。举例而言，第二同相信号f2-I包括正相信号f2-I(+)以及反相 信号f2-I(-)，而第二正交信号f2-Q亦包括同相信号f2-Q(+)以及反相信号 f2-Q(-)。
此外，亦须注意，为了方便说明，以下的图4及6所示的电路结构图， 皆以单端呈现，实际上是双端结构。本领域技术人员当能由此图轻易推得该 双端结构。
图4是显示本发明所提供图3的间隔频率产生器302的结构方块图的一 实施例。如图所示间隔频率产生器302包括锁相回路410、以及多工器模块 450。该锁相回路410包括串接的相位频率检测器411、电荷泵412、低通滤 波器414、以及压控振荡器416、以及第一至第三除法器420、430及440。
相位频率检测器411接收频率(譬如是66M赫兹)的参考信号Sfr，其具 有参考频率fr，以及锁相输入信号Sfp，其具有锁相输入频率fp。压控振荡 器416用以产生该第二及第三间隔信号fd2-I，Q及fd3-I，Q。
第一除法器420将锁相回路410所输出的第二间隔频率fd2除以第一整 数N1(在此实施例为2)，用以产生频率为fd2/N1的第一间隔信号fd1-I，Q。
第二除法器430将第一除法器420所输出的第一间隔频率fd1除以第二 整数N2(在此实施例为3)，用以产生频率为fd1/N2的该第四间隔信号 fd4-I，Q。
第三除法器440，将第二除法器430所输出的第四间隔频率fd4除以第 三整数N3(譬如是8)，用以产生频率为fd4/N3的锁相输入信号Sfp。
多工器模块450接收该第一至第三间隔信号fd1至fd3，并且选择性地 输出当中之一为该间隔输出信号fdo-I，Q。该多工器模块450，举例而言，包 括两个二对一多工器452及454。
图5是显示本发明所提供的压控振荡器416的电路结构图的一实施例。 如果利用传统的方式将压控振荡器416直接操作在6336M赫兹，之后再除以 2以产生3168M赫兹，将会耗费相当大的电路面积以及功率。为了避免此问 题产生，在此图所示的实施例内，是将压控振荡器416的振荡频率减半，再 从其共模点拉出两倍频率的信号。如图所示，压控振荡器416包括四个串接 的第一至第四差动延迟单元(Differential Delay Cell)510、520、530及540， 分别具有正相及反相输入端501至504及505至508，正相及反相输出端511 至514及515至518，以及共模点COM1至COM4。正相输出端511至514所输 出信号的相位分别为180°、225°、270°以及315°，而反相输出端515至518 所输出信号的相位分别为0°、45°、90°以及135°。低通滤波器414产生直流 电压控制此压控振荡器416。由于压控振荡器416能提供八相位信号，因此 共模点COM1-COM4能直接产生两倍频(6336M赫兹)的四相位信号，即共模点 COM1-COM4分别产生频率为6336M赫兹而相位分别为0°、90°、180°以及270 °的信号，其分别作为第三间隔同相信号fd3-I的正相信号fd3-I(+)、第三 间隔正交信号fd3-Q的正相信号fd3-Q(+)、第三间隔同相信号fd3-I的反相 信号fd3-I(-)，以及第三间隔正交信号fd3-Q的反相信号fd3-Q(-)。第一 至第四差动延迟单元510、520、530及540的内部结构是本领域技术人员所 熟知，为简明起见，在此不多做说明。
在一实施例中，锁相回路304内的压控振荡器(未以图示显示)亦可使用 图5所示的电路结构来达成，差别仅在于第二差动延迟单元502的正相及反 相输入端512及516是输入频率为初始频率f0的二分之一(1980M赫兹)的输 入信号的正相及反相信号，而共模点COM1-COM4将分别改产生频率为3960M 赫兹的初始同相信号f0-I的正相信号f0-I(+)、初始正交信号的正相信号 f0-Q(+)、初始正相信号f0-I的反相信号f0-I(-)、以及初始正交信号f0-Q 的反相信号f0-Q(-)。
图6是显示于图4所示的实施例内，本发明所提供的第二除法器430的 电路结构图的一实施例。此图所示的第二除法器430是四相位除三电路。如 图所示，第二除法器430包括第一振荡器610，其由第一至第三D型锁存器 611至613构成，第二振荡器620，其由第四至第六D型锁存器621至623构 成，第一反相器631耦接于第三锁存器613的数据输出端Q与第一锁存器611 的数据输入端D之间，第二反相器632耦接于第六锁存器623的数据输出端 Q与第四锁存器621的数据输入端D之间，以及相位对准缓冲模块640，设置 于该第一及第二振荡器610及620之间，其由第一至第六缓冲器641至646 构成。
第一及第二振荡器610及620根据注入锁定(Injection Lock)机制来产 生第四间隔同相信号fd4-I及第四间隔正交信号fd4-Q(第四间隔频率 fd4＝528M赫兹)。于第一振荡器610内，第一D锁存器611的时钟输入端CLK 接收第一间隔同相信号fd1-I，而第一至第三D型锁存器611至613的输出 端Q所输出信号的相位分别为0°、60°、以及120°，并且第三D型锁存器 613的输出端Q所产生的输出信号是通过第一反相器631反馈回第一D型锁 存器611的输入端D。第二D型锁存器612的输出端Q的输出信号因此能作 为第四间隔同相信号fd4-I。类似地，于第二振荡器620内，第四D锁存器 531的时钟输入端CLK接收该第一间隔正交信号fd1-Q，而第四至第六D型锁 存器621至623的输出端Q所输出信号的相位分别为30°、90°、以及150 °，并且第六D型锁存器623的输出端Q的输出信号是通过第二反相器632 反馈回第四D型锁存器621的输入端D。第六D型锁存器623的输出端Q的 输出信号因此能作为第四间隔正交信号fd4-Q。相位对准缓冲模块640用来 确保第四间隔同相信号fd4-I与第四间隔正交信号fd4-Q的相位次序彼此能 够准确对准。
须注意，由于此图是以单端呈现，而双端电路内各个信号的同相、反相 信号是同时产生，因此实际上第二除法器430不需包括第一及第二反相器631 及632。
大部分传统除三电路皆有严重的工作周期(duty cycle)失真，以及缺乏 四相位信号产生而无法输出至单边频混频器的问题。为了解决上述问题而新 提出的米勒除频器亦因受限于芯片内的匹配而具有严重的边频效应问题。然 而图6的第二除法器430不仅可提供50％的工作周期，也可提供四相位信号(即 第四间隔频率fd4)给单边频混频器(即第一混频器306)。最重要的是，由于 此四相位信号具有精确的相位关系，因此第一混频器306所产生的第一输出 频率fo1不会有严重的边频成分。
图7是显示当使用图6所示第二除法器430并且当第一输出频率fo1选 择为第三频率f3(4488M赫兹)时，第一输出信号fo1-I，Q的能量与频率的关 系图。如图所示，第一输出信号fo1-I，Q的能量于第三频率f3(4488M赫兹) 处是高于第一频率f1处40dB以上。意即，超过40dB的边频成分可被抑制。
图8A及8B是显示图3的第一混频器306的电路结构图的一实施例。由 于第一混频器306所产生的第一输出信号fo1-I，R的频率范围仅为第一频率 组Group1的频率范围，因此传统单边频混频器已能应付所需。如图所示，第 一混频器306包括第一及第二三态缓冲器810及820、以及第一及第二混频 电路830及840，其中该第一及第二混频电路830及840是构成单边频混频 电路。须注意，单边频混频电路的结构有种种不同可能，本图是仅作一范例 而已，不作限制之用。
第一三态缓冲器其具有输入端802，用以接收第四间隔同相信号fd4-I 的正相信号fd4-I(+)及反相信号fd4-I(-)(第四间隔频率fd4为528M赫 兹)，输出端832，用以输出混频同相信号LO-I的正相信号LO-I(+)及反相信 号LO-I(-)，开关812，其具有第一至第三端813至815，反相器816，以及 直流电压源818，其输出直流电平。当该开关812切换至第一端813、第二端 814及第三端815时，输出端832所输出的混频同相信号LO-I分别为第四间 隔同相信号fd4-I的正相信号fd4-I(+)、反相信号fd4-I(-)以及该直流电 平。类似地，第二三态缓冲器820具有输入端804，用以接收第四间隔正交 信号fd4-Q的正相信号fd4-Q(+)及反相信号fd4-Q(-)，输出端834，用以 输出混频正交信号LO-Q的正相信号LO-Q(+)及反相信号LO-Q(-)，开关822， 其具有第一至第三端823至825，反相器826，以及直流电压源828，其输出 该直流电平。当该开关822分别切换至第一、二及三端823、824及825时， 输出端834所输出的混频正交信号LO-Q分别为第四间隔正交信号fd4-Q的正 相信号fd4-Q(+)、反相信号fd4-Q(-)以及该直流电平。
第一混频电路830包括第一至第六NMOS晶体管M1至M6、第一至第二电 阻R1及R2连接至第一定流源I1，第一电感L1连接至直流电压源VDD，以及 第一及第二电容C11及C12分别连接至第一及第二电容开关b11及b12。第一及 第四NMOS晶体管M1及M4的栅极接收混频同相信号LO-I的正相信号LO-I (+)，而第二及第三NMOS晶体管M2及M3的栅极接收混频同相信号LO-I的反 相信号LO-I(-)。第五及第六NMOS晶体管M5及M6的栅极分别接收初始同 相信号f0-I的正相信号f0-I(+)以及反相信号f0-I(-)。类似地，第二混 频电路840包括第七至第十二NMOS晶体管M7至M12，第三至第四电阻R3及 R4连接至第二定电流源I2，第二电感L2连接至该直流电压VDD，以及第三 及第四电容C21及C22分别连接至第三及第四电容开关b21及b22。第七及第十 一NMOS晶体管M7及M11的栅极接收混频正交信号LO-Q的正相信号LO-Q(+)。 第八及第九NMOS晶体管M8及M9的栅极接收混频正交信号LO-Q的反相信号 LO-Q(-)。第十一及第十二NMOS晶体管M11及M12的栅极分别接收初始正交 信号f0-Q(初始频率f0为3960M赫兹)的反相信号f0-Q(-)以及正相信号 f0-Q(+)。第一及第二混频同相输出端861及862分别输出第一输出同相信号 fo1-I的反相信号fo1-I(-)及反相信号fo1-I(+)。
第一及第二电感L1及L2、第一至第四电容C11、C12、C21及C22以及第一 至第四电容开关b11、b12、b21及b22是构成电感电容共振腔(LC tank)850， 用以使第一输出信号fo1-I，Q的能量能够选择性地放大。当第一混频器306 所输出的第一输出信号fo1-I，Q的第一输出频率fo1为第一频率f1(3432M赫 兹)、第二频率f2(3960M赫兹)以及第三频率f3(4488M赫兹)时，第一至第四 电容开关的开关状态分别为(b11，b12，b21，b22)＝(1，1，1，1)、(1，0，1，0)或 (0，1，0，1)、以及(0，0，0，0)，其中0与1是分别表示切断与导通。如此一来， 频率降低所造成品质因子降低从而导致增益及选择性低落的效应能够被弥 补。由于第一及第二混频电路830及840的结构是属已知技术，本领域技术 人员当熟悉其运作原理，在此为简明起见，不多做说明。
与第一混频器306类似，由于第三混频器310所产生的第三输出信号 fo3-I，Q的频率范围仅为第四频率组Group4的频率范围，因此传统单边频混 频器已能应付所需。图8的电路结构图亦可用来实现第三混频器310。差别 之处仅在于第三混频器310不需要第一及第二三态缓冲器810及820。
图9是显示本发明所提供的图3的第二混频器308的电路结构图的一实 施例。由于第二混频器308的频率输出范围涵括第二、第三以及第五频率组 Group2、Group3及Group5而高达约6G赫兹，因此第二混频器308必须有足 够的选择性以降低边频效应。利用传统的并联或串联尖峰(Peaking)技术，虽 能提供宽且平的响应，却难以达到高增益及高选择性的功能。而单独使用电 感电容共振腔(LC tank)以切换电容的方式虽能达到宽频，然而随着频率降 低，电感电容共振腔的品质因子(Quality Factor)随之降低，连带着电感电 容共振腔增益及选择性都会降低。为了解决此问题，于此图所示的实施例中， 第二混频器308是利用两个串接的电感电容共振腔来实现宽频的要求。
如图所示，第二混频器308包括单边频混频电路900与输出电路910。 单边频混频电路900与图8的第一混频器306差别之处仅在于不具有第一及 第二三态缓冲器810及820，以及电感电容共振腔850改为电感电容共振腔 850’。电感电容感共振腔850’与850的差异在于第一至第四电容C11、C12、 C21及C22减少为第一及第二电容C1及C2，以及第一至第四电容开关b11、b12、 b21及b22减少为第一及第二电容开关b1及b2。输出电路910包括第一及第 二输出NMOS晶体管mo1及mo2、电感电容共振腔950、以及第三定电流源I 3。 亦须注意，单边频混频电路900的结构有种种不同可能，本图是仅作一范例 而已，不作限制之用。
第一及第二输出NMOS晶体管mo1及mo2的源极是连接至第三定电流源 I3，其栅极分别连接至来自单边频混频电路900所输出的混频输出正相信号 fo2-I(+)’以及混频输出反相信号fo2-I(-)’，以及其漏极分别输出第二输 出同相信号的正相及反相信号fo2-I(+)及fo2-I(-)。电感电容共振腔950 结构类似于电感电容共振腔850’，包括第一及第二输出电感Lo1及Lo2，以 及第一及第二输出电容Co1及Co2分别连接至第一及第二输出电容开关bo1 及bo2。电感电容共振腔950用以将经电感电容共振腔850’所选择性放大 的混频输出正相信号fo2-I(+)’以及混频输出反相信号fo2-I(-)’再度选 择性地放大次以产生第二输出同相信号的正相及反相信号fo2-I(+)及 fo2-I(-)。
电感电容共振腔850’的第一及第二电容开关b1及b2的导通或切断， 以及电感电容共振腔950内的第一及第二输出电容开关bo1及bo2的导通或 切断是加以编程，用以能于所欲输出的频率范围内产生足够大且平的增益。 在一实施例中，当第二输出频率fo2分别属于第五频率组Group5、第三频率 组Group3、以及第二频率组Group2时，第一及第二电容开关b1及b2与第 一及第二输出电容bo1及bo2的导通或切断状态分别为 (b1，b2，bo1，bo2)＝(0，0，0，0)、(1，1，0，0)或(0，0，1，1)、以及(1，1，1，1)，其 中「0」表示切断而「1」表示导通。在利用此图所示的实施例下，于每一频 率组(第五频率组Group5、第三频率组Group3、或第二频率组Group2)的频 率范围内，增益变化量(最大增益与最小增益的差距)仅为3dB，以及在不想 输出的频率组的频率范围内，可达每十倍-80dB的衰减。
图10A、10B及10C是显示在利用图9所示的第二混频器308下，当第二 输出频率fo2属于第五频率组Group5、第三频率组Group 3、以及第二频率组 Group2时，两个电感电容共振腔850及950分别具有的频率响应示意图。如 图所示，两个共振腔的响应顶峰随着频率的降低而彼此接近，频率降低所造 成品质因子降低而增益及选择性低落的效应因而能被弥补。
图11是显示在应用图9的第二混频器308的实施例中，当第二输出频率 fo2选择为第三群组Group3的中心频率(即第八频率f8＝7128M赫兹)时，第 二输出信号fo2-I，R能量与频率的关系图。如图所示，第二输出频率fo2的 能量于第八频率(7128M赫兹)处高于其它边频(spurs)达35dB以上。
本发明的频率合成器300只需要两个锁相回路即可产生第一至第十四频 率f1至f14，与已知技术相比并不会增加额外硬件的负担。此外，由于在单 边频混频器中，所有输入频率都是四相位信号，传统的压控振荡器与除法器 是无法满足所需，然而本发明亦已克服设计上的困难。此外，除了适当地使 用倍频技巧来降低两锁相回路304及410的功率消耗，本发明并提出能产生 精确相位的四相位除三电路作为第二除法器430，从而降低第一混频器306 所输出的第一输出信号fo1-I，Q的边频成分。此外，本发明亦提出包括两个 电容电阻共振腔850’及950而能涵盖宽广范围的第二混频器308。此外，最 重要的是，由于第二及第三混频器308及310混波产生的一阶边频都会落在 整个超宽频系统频带之外，因此本发明的频率合成器300所产生的所有频率 可以舒缓因串接第一至第三混频器306至310而造成的边频累积。本发明的 频率合成器300的切换时间可达3ns以下(未以图示显示)。
表1是显示本发明的频率合成器300与已知频率合成器的比较。由此表 可知，本发明可使用0.18μm CMOS制程来制造，仅需使用两个锁相回路，功 率消耗仅160mW，并且可产生已知技术无法产生的十四个频带，此远远高于 已知技术所产生的频带数目(最大数目为七)。此外，本发明还具有边频抑制 高于35dB，并且可输出四相位信号的优点。
表1
  已知   技术[1]   已知   技术[2]   已知   技术[3]   已知   技术[4]   本发明   制程   0.18μm   CMOS   0.18μm   CMOS   0.18μm   CMOS   0.25μm   硅锗   CMOS   0.18μm   CMOS   锁相回路数目   2   0   1   2   2
 (芯片外信  号)   产生频带数目   7  3   7   3   14   边频抑制   ＞37dB  ＞15dB   无说明   ＞35dB   ＞35dB   可否产生四相   位输出信号   否  否   可   可   可   功率损耗   48mW  18mW   178mW   73mW   160mW
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何 本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润 饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。