高精度相位和频率测量系统
阅读：435发布：2021-06-10
专利汇可以提供高精度相位和频率测量系统专利检索，专利查询，专利分析的服务。并且高 精度 相位 和 频率 测量系统，系统中的输入 信号 调理 电路 将外部输入的通道A信号、通道B信号以及参考 时钟信号 分别转变为脉冲信号送至FPGA电路；FPGA电路对处理后的通道A信号和通道B信号之间的时间间隔进行粗计数测量，并在所述的时间间隔的开始和结尾处生成两个内插脉冲，并将两个内插脉冲分别输出至积分式模拟延展电路；接收积分式模拟延展电路返回的两个积分脉冲，并对返回的脉冲分别进行计数测量，结合延迟修正参数，计算得到A、B信号的相位和频率通过异步串行通信电路发送至上位计算机；积分式模拟延展电路根据内插脉冲形成积分 电压 ，并将积分电压比较整形送至FPGA电路；异步串行通信电路用于与上位计算机串口通信；参数存储电路用于存储延迟修正参数。，下面是高精度相位和频率测量系统专利的具体信息内容。
1.高精度相位和频率测量系统，其特征在于：包括输入信号调理电路(1)、FPGA电路(2)、积分式模拟延展电路(3)、异步串行通信电路(4)和参数存储电路(5)；
输入信号调理电路(1)：将外部输入的通道A信号、通道B信号以及参考时钟信号分别转变为CMOS标准电平的脉冲信号送至FPGA电路(2)；
FPGA电路(2)：对输入信号调理电路(1)输入的处理后的通道A信号和通道B信号之间的时间间隔进行粗计数测量t1，并在所述的时间间隔的开始和结尾处生成两个内插脉冲，并将两个内插脉冲分别输出至积分式模拟延展电路(3)；接收积分式模拟延展电路(3)返回的两个积分脉冲，并对返回的脉冲分别进行计数测量t2和t3，结合参数存储电路(5)存储的延迟修正参数td，计算得到A、B信号之间时间间隔的精确时间长度t＝t1+t2-t3+td，进而计算得到A、B信号的相位t和频率f，并将计算结果通过异步串行通信电路(4)发送至上位计算机；
积分式模拟延展电路(3)：在每个内插脉冲时间间隔内，对积分电容进行充电，在内插脉冲结束后，积分电容进行放电，积分电容的充电和放电过程形成积分电压，并将积分电压比较整形得到标准CMOS电平的积分脉冲，并将该积分脉冲送至FPGA电路(2)；
异步串行通信电路(4)：将FPGA电路(2)和上位计算机串口相连，用于与上位计算机串口通信，实时上报输入信号的状态、相位与频率计算结果；
参数存储电路(5)：与FGAP电路(2)相连接，用于存储延迟修正参数。
2.根据权利要求1所述的高精度相位和频率测量系统，其特征在于：所述的积分式模拟延展电路(3)包括高速开关器(31)、JFET积分延展器(32)、高速比较器(33)、充电参考电平电路(34)和放电参考电平电路(35)；
高速开关器(31)根据输入的内插脉冲，控制充电参考电平电路(34)在内插脉冲时间间隔内对JFET积分延展器(32)中的积分电容进行充电，在内插脉冲结束后，由积分电容对放电参考电平电路(35)进行放电，积分电容的充电和放电过程形成积分电压输出给高速比较器(33)；高速比较器(33)将积分电压比较整形成标准CMOS电平的积分脉冲送至FPGA电路(2)。
3.根据权利要求2所述的高精度相位和频率测量系统，其特征在于：所述放电与充电的时间常数比至少1000倍。
4.根据权利要求1所述的高精度相位和频率测量系统，其特征在于：所述的两个内插脉冲的生成分别为：在信号A的上升沿和参考时钟的上升沿或下降沿之间形成一个内插脉冲；在信号B的上升沿和参考时钟的上升沿或下降沿之间形成第二个内插脉冲。
5.根据权利要求4所述的高精度相位和频率测量系统，其特征在于：所述的内插脉冲宽度工程上通常为T0～2T0，T0为参考时钟的一个周期。
6.根据权利要求1或2所述的高精度相位和频率测量系统，其特征在于：所述的积分电容工程上一般选取100pF-1nF。
高精度相位和频率测量系统
技术领域
[0001] 本发明涉及高精度相位和频率测量技术，是在传统粗计数测量方法的基础上，综合采用双内插法和积分式模拟延展法，将待测量的时间间隔分成三部分分别进行精密测量，使时间间隔的测量分辨率达到50ps，测量范围能够覆盖50ps至任意长的时间间隔。本技术在传统的电信通信工程实践领域、原子核物理理论研究领域，尤其是在现代激光测距系统、卫星定位导航系统等航天军事技术领域，都有非常广泛并且关键的应用。
背景技术
[0002] 相位和频率是信号的两个重要的物理参量，在现代很多工程实践与理论研究领域都要求对它们进行精密测量。相位的测量是指对两个信号相位差时间间隔t的测量。频率是指单位时间内周期信号经过的周期数，常记为f，由下式表示：
[0003]
[0004] 式中：n是周期信号在时间间隔t中经过的周期数，如果t＝1s，则频率表示每秒经过n个周期，即nHz。
[0005] 在传统的测量方法中，对相位和频率的测量都是采用常规计数的方法。在测量相位时，由参考时钟对相位差的时间间隔进行直接计数，计数结果乘以参考时钟的周期，即是相位差测量结果。在测量频率时，用参考时钟计算被测信号经历的周期数n，再除以时间间隔t，就得到周期信号的频率f。
[0006] 容易看出，传统的直接计数的测量方法，最大的误差来源是被测量时间间隔与参考时钟之间有±1个计数值的随机量化误差。对相位测量而言，测量误差为：
[0007] Δt＝±1T0
[0008] 式中，Δt为相位差时间间隔测量误差，T0为参考时钟的周期。若以10MHz参考时钟为例，相位差时间间隔的测量误差即是±100ns。这对高精度的相位测量要求来说，误差已经太大了。对频率测量的相对误差为：
[0009]
[0010] 式中Δf为频率误差值，f为实际频率值，f0参考时钟的频率。若以10MHz参考时-7钟为例，频率测量的相对误差为2×10 。
[0011] 由上可知，传统常规计数测量方法，带来很大的误差项。而要提高测量精度，就得不断提高参考时钟频率，参考时钟频率越高，±1个计数值带来的量化误差就会越小。
[0012] 现代的时间间隔测量技术中，还有一种基于数字式抽头延迟线方法的时间数字转换器，然而这种器件高度依赖于集成电路的制造工艺，工艺误差会带来测量误差项，并且环境温度的变化对延迟线影响很大，也带来较大的测量误差项。通常这种技术的测量精度只能达到500ps，且测量范围很小。
[0013] 在现代高精度测量应用中，常常要求相位差时间间隔的测量误差小于1ns，频率测-9量的相对误差小于1×10 。传统常规粗计数方法显然已经很难满足这样的精度要求。而现代数字式抽头延迟线测量技术虽然在一定程度上能够满足某些应用需求，但对制造工艺和工作环境的苛刻要求，使得该技术在实际应用中的测量误差较大，且成本较高。此外，抽头延迟线技术较小的测量范围也难以满足很多测量应用要求。
发明内容
[0014] 本发明的技术解决问题：克服传统常规粗计数方法测量精确度太低，且测量精度依赖于参考时钟频率大小的问题，提供一种高精度相位和频率测量系统。
[0015] 本发明的技术解决方案：高精度相位和频率测量系统，包括输入信号调理电路、FPGA电路、积分式模拟延展电路、异步串行通信电路和参数存储电路；
[0016] 输入信号调理电路：将外部输入的通道A信号、通道B信号以及参考时钟信号分别转变为CMOS标准电平的脉冲信号送至FPGA电路；
[0017] FPGA电路：对输入信号调理电路输入的处理后的通道A信号和通道B信号之间的时间间隔进行粗计数测量t1，并在所述的时间间隔的开始和结尾处生成两个内插脉冲，并将两个内插脉冲分别输出至积分式模拟延展电路；接收积分式模拟延展电路返回的两个积分脉冲，并对返回的脉冲分别进行计数测量t2和t3，结合参数存储电路存储的延迟修正参数td，计算得到A、B信号之间时间间隔的精确时间长度t＝t1+t2-t3+td，进而计算得到A、B信号的相位t和频率f，并将计算结果通过异步串行通信电路发送至上位计算机；
[0018] 积分式模拟延展电路：在每个内插脉冲时间间隔内，对积分电容进行充电，在内插脉冲结束后，积分电容进行放电，积分电容的充电和放电过程形成积分电压，并将积分电压比较整形得到标准CMOS电平的积分脉冲，并将该积分脉冲送至FPGA电路；
[0019] 异步串行通信电路：将FPGA电路和上位计算机串口相连，用于与上位计算机串口通信，实时上报输入信号的状态、相位与频率计算结果；
[0020] 参数存储电路：与FGAP电路相连接，用于存储延迟修正参数。
[0022] 高速开关器根据输入的内插脉冲，控制充电参考电平电路在内插脉冲时间间隔内对JFET积分延展器中的积分电容进行充电，在内插脉冲结束后，由积分电容对放电参考电平电路进行放电，积分电容的充电和放电过程形成积分电压输出给高速比较器；高速比较器将积分电压比较整形成标准CMOS电平的积分脉冲送至FPGA电路。
[0023] 所述放电与充电的时间常数比至少1000倍。
[0024] 所述的两个内插脉冲的生成分别为：在信号A的上升沿和参考时钟的上升沿或下降沿之间形成一个内插脉冲；在信号B的上升沿和参考时钟的上升沿或下降沿之间形成第二个内插脉冲。
[0025] 所述的内插脉冲宽度工程上通常为T0～2T0，T0为参考时钟的一个周期。
[0026] 所述的积分电容工程上一般选取100pF-1nF。
[0027] 本发明的原理：本发明对信号相位和频率的高精度测量技术，在原理上首先都统一为在时域上对时间间隔的精密测量技术。然后通过双内插测量原理与积分模拟延展原理对时间间隔时行精密测量，从而实现对相位和频率的高精度测量。本发明具体原理论述如下：
[0028] 如前所述，对相位的测量，即是对信号相位差时间间隔的测量，而对信号频率的测量可以通过测量它与参考时钟之间的频率偏差得到，频率偏差由下式定义：
[0029]
[0030] 式中Δf为频率偏差，f为信号频率，f0为参考时钟频率。实际上，通过求信号的相位变化速率就可以得到信号与参考时钟之间的频率偏差，这是由于频率偏差是造成信号相位变化的根本原因，因此通过下式可以得到频率偏差：
[0031]
[0032] 式中Δt为相位变化量，T是测量周期。由上式可知，通过测量一段时间内信号相位差时间间隔的变化量就可以得到信号的频率值，从而实现对信号相位的高精度测量。因此，对信号相位和频率的高精度测量，可以首先转化为对时间间隔的精密测量。
[0033] 前已述，由于输入信号与参考时钟之间相位的不确定性，传统相位和频率测量方法最大误差来源为±1个字的计数值量化误差，即±1T0。这个量化误差是传统粗计数测量测不到的小数部分。而内插器的使用，就是为了精密测量小数部分。
[0034] 本发明所述双内插法的原理如所图2示。双内插法测量时间间隔时，先将t分为3部分间隔：一个长间隔用粗计数器进行实时测量t1；剩下的两个短间隔分别在t的开始t2和结束t3处。其中，t2和t3通常为T0～2T0，这两段时间间隔相对于传统粗计数整数测量方法来说，就是测量的小数部分，也是传统测量方法最大的误差来源。因此，通过内插法测量的时间间隔t由下式表达：
[0035] t＝t1+t2-t3
[0036] 式中，粗计数测量结果t1＝NT0，t2和t3是输入信号A和信号B的上升沿与第二个最近参考时钟上升沿之间的时间间隔。对t1的测量使用传统的粗计数器，对t2和t3两部分的测量，则采用下述的积分式模拟延展法分别进行精密测量。
[0037] 本发明所述积分式模拟延展法的原理如图3所示。对前述内插的时间间隔t2或t3采用积分式模拟延展法测量时，在内插脉冲时间间隔τ内，对积分电容充电，内插脉冲结束后，积分电容对外放电，若放电时间与充电时间比为k，则放电时间为kτ。因此，积分脉冲宽度的理论宽度为(k+1)τ，即：延展得到的积分脉冲宽度是内插脉冲宽度的(k+1)倍。通常定义K＝k+1为延展因子，而定义积分式模拟延展法的测量分辨率：
[0038]
[0039] 本发明所述积分式模拟延展法的电路原理如图4所示。JFET积分器的充电和放电过程由高速模拟开关控制着。在充电过程中，充电参考电平为5V，充电电阻为1K欧姆，因此充电电流为5mA；在放电过程中，放电参考电平为-2.5V，放电电阻为1M欧姆，因此放电电流为-2.5μA。因此充电与放电时间比k为：
[0040]
[0041] 延展因子K＝k+1＝2001倍≈2000倍。对于频率为10MHz的参考时钟，测量分辨率为：
[0042]
[0043] 而传统方法中测量分辨率为T0，对频率为10MHz参考时钟，分辨率只有100ns。因此采用积分式模拟延展法，测量精度得到了极大的提高。
[0044] 前已述，频率偏差由下式定义：
[0045]
[0046] 式中，Δt为相位变化量，如上所述Δt的测量分辨率可以达到50ps，因此，对于测量周期T＝1s而言，Δf的测量分辨率就可以达到5×10-11。测量周期T越长，频率f的测量精度越高。
[0047] 本发明的高精度相位和频率测量技术，是在传统粗计数方法基础上，综合采用内插法和积分式模拟延展法扩展测量精度。由于粗计数器的使用，时间间隔的测量范围很大；由于积分模拟延展法的使用，相位和频率的测量分辨率达到很高。此外，在每次测量时，都会进行一次校准，消除测量过程中环境温度变化带来的测量误差。
[0048] 本发明与现有测量技术的相比，优点在于：
[0049] (1)综合采用先进的双内插法与积分式模拟延展法，对时间间隔的测量分辨率达到50ps，远远高于传统方法的测量分辨。
[0050] (2)对频率的测量技术，通过间接测量相位变化量的方法提高了测量精度，使频率测量准确度达到5×10-11以上。
[0051] (3)本发明的测量方法是在传统常规计数方法的基础上采用双内插法，使时间间隔的测量范围得到保证，能够对50ps到任意长时间间隔进行精密测量。
[0052] (4)具备自校准能力，在每次测量时都进行一次校准操作，消除外界环境温度的变化给测量带来的误差。
[0053] (5)与现代数字式抽头延迟线技术相比，本发明的测量方法不受集成电路制造工艺的影响，且具有更高的测量分辨率。
[0055] 图1为本发明的总体原理框图；
[0056] 图2为本发明的双内插法示意图；
[0057] 图3为本发明的积分式模拟延展法示意图；
[0058] 图4为本发明的积分式模拟延展电路原理图；
[0059] 图5为本发明的输入信号调理电路图；
[0060] 图6为本发明的FPGA电路图；
[0061] 图7为本发明的积分式模拟延展法电路图；
[0062] 图8为本发明的串口通信电路图；
[0063] 图9为本发明的FPGA程序流程图。
具体实施方式
[0064] 下面结合附图及实例对本发明做详细说明，具体如下：
[0065] 如图1所示，本发明的硬件电路主要由输入信号调理电路1、FPGA电路2、积分式模拟延展电路3、串口通信电路4以及参数存储电路5组成。
[0066] 一、输入信号调理电路1
[0067] 输入信号调理电路1与外部输入的通道A信号、通道B信号以及参考时钟信号相连，将三路输入信号分别都转变成CMOS标准电平的脉冲信号，送给FPGA电路2。每路具体包括电阻匹配/衰减电路与交流/直流耦合电路和高速比较器电路。输入信号的阻抗匹配与衰减采用的是∏型电阻网络。输入信号的耦合可选择交流耦合方式或者直流耦合方式。高速比较电路所采用的核心器件为MAX961超高速比较器。
[0068] 如图5所示，是通道A信号的输入调理电路图，通道B信号和参考时钟信号的输入调理电路与之相同。输入信号调理电路1中的输入端匹配采用∏型电阻网络，既可满足输入信号的阻抗匹配，也可以对信号伏值进行适当衰减。高速比较器选用美信公司MAX961。输入信号调理电路的目的是将输入信号转换为标准CMOS电平的脉冲信号。
[0069] 二、FPGA电路2
[0070] 如图1所示，FPGA电路2中FPGA芯片是作为主要控制逻辑、异步串行通信逻辑、参数存储逻辑以及精密测量算法实现的核心处理器。FPGA电路具体包括FPGA芯片21和FPGA配置芯片22。FPGA芯片21内部逻辑程序主要分为以下几个部分：粗计数器与双内插器逻辑211、脉冲延展与细计数器逻辑212、相位与频率运算处理单元213和异步串行通信逻辑214。主要功能：对输入信号调理电路1输入的处理后的通道A信号和通道B信号之间的时间间隔进行粗计数测量t1，并在所述的时间间隔的开始和结尾分别生成一个内插脉冲，并将两个内插脉冲分别输出至积分式模拟延展电路3；接收积分式模拟延展电路3返回的两个积分脉冲，并对返回的脉冲分别进行计数测量，结合参数存储电路5存储的延迟修正参数，计算得到A、B信号之间时间间隔的精确时间长度，进而计算出A、B信号的相位和频率，并将计算结果通过异步串行通信电路(4)发送至上位计算机。
[0071] FPGA电路2内部粗计数器与双内插器逻辑211中的粗计数器对信号A、B之间的时间间隔进行粗计数测量，测量结果记为t1，并由双内插器在该段时间间隔的开始和结尾处生成内插脉冲(如图2所示，在信号A的上升沿和参考时钟的上升沿或下降沿之间形成一个内插脉冲；在信号B的上升沿和参考时钟的上升沿或下降沿之间形成第二个内插脉冲；内插脉冲宽度工程上通常为T0～2T0，T0为参考时钟的一个周期。)，并将内插脉冲送入积分式模拟延展电路3中进行比例放大，再由脉冲延展与细计数器逻辑212对展宽后的积分脉冲进行计数测量，测量结果记为t2、t3。相位与频率运算处理单元213首先从参数存储电路5中读取延迟修正参数td，并根据公式t＝t1+t2-t3+td得到A、B信号之间时间间隔的精确时间长度(即信号AB之间的相位)，进而确定测量周期T下的相位变化量Δt，再根据下式确定频率f：
[0072]
[0074] 如图6所示，FPGA电路为测量控制、串口通信、参数存取以及相位与频率算法实现的核心处理电路。FPGA电路的电源模块使用的是TI公司的PTH04070WAD(图中的N1、N2)。FPGA芯片D1采用Cyclone II系列EP2C20F256I8，它具有大容量逻辑单元、低成本的优势；
配置芯片D2采用EPCS4I8。
配置芯片D2采用EPCS4I8。
[0075] FPGA程序流程如图9所示，上电初始化后，首先检测输入信号和参考时钟的状态，若无信号或参考时钟输入，则产生报警信号，通过LED指示灯直观显示，并将信号状态通过串口通信上报给上位计算机。否则，开始读取EEPROM里的固定延迟修正参数，初始化测量，并进行时间间隔测量，相位和频率运算处理单元根据信号相位差时间间隔测量结果，实时计算得到信号的相位和频率。在上电初始化后，串口通信逻辑的串口接收缓冲FIFO不断接收上位计算机发送的数据，并进行帧同步检测和命令参数译码，将收到的命令与参数送至相应逻辑模块。同时串口通信的发送链路将相位和频率测量结果、输入信号及参考时钟状态信息，打包形成发送帧，送入串口发送缓冲FIFO，通过串口电路上传给上位计算机。
[0076] 三、积分式模拟延展电路3
[0077] 积分式模拟延展电路3主要功能：在一个内插脉冲时间间隔内，对积分电容进行充电，在内插脉冲结束后，积分电容进行放电，积分电容的充电和放电过程形成积分电压，将积分电压比较整形成标准CMOS电平的积分脉冲，并将该积分脉冲送至FPGA电路2；
[0078] 积分式模拟延展电路3包括高速开关器31、JFET积分延展器32、高速比较器33、充电参考电平电路34和放电参考电平电路35；高速开关器31根据输入的内插脉中，控制充电参考电平电路34在内插脉冲时间间隔内对JFET积分延展器32中的积分电容进行充电，在内插脉冲结束后，由积分电容对放电参考电平电路35进行放电，积分电容的充电和放电过程形成积分电压输出给高速比较器33；高速比较器33将积分电压比较整形成标准CMOS电平的积分脉冲送至FPGA电路2。
[0080] 积分式模拟延展电路3中的5V参考电平电路由LM336-5(图中D16)芯片生成，用于JFET积分延展器32的充电过程；-2.5V参考电平电路由LM336-2.5(图中D20)芯片生成，用于JFET积分延展器32的放电过程。
[0081] 充电电阻(图中R214和R215)和放电电阻(图中R230和R231)，宜选用高频性能好、温度系数性能优良，精度较高的电阻。充电电阻阻值与放电电阻阻值的比值不大于1∶1000，例如，充电电阻阻值设计为1k欧姆，放电电阻阻值设计为1M欧姆。
[0082] 高速开关器31控制着对JFET积分延展器32的充电和放电过程，在内插脉冲时间间隔内，高速模拟开关导通，5V参考电平对JFET积分延展器中的积分电容(图中的C148和C149)进行充电；内插脉冲结束后，高速模拟开关关闭，积分电容对-2.5V参考电平进行放电。高速开关器31选用美信公司的MAX4614，其特点是四通道、开关速度快、导通电阻非常小，关闭漏电流也非常小。
[0083] JFET积分延展器32是积分式模拟延展电路的核心，JFET积分延展器32在上述充放电过程中产生积分电压，其波形图如图3中的积分过程所示。JFET运算放大器选用TI公司的TLE2072I，其最大特点是输入阻抗非常高，因此在积分电容充电和放电过程中的泄漏电流就非常小，因泄漏电流造成的测量误差也就非常小。单片TLE2072I可以同时可以满足两路内插脉冲的积分延展测量。
[0084] 积分电容(图中的C148和C149)要选用温度系数性能优良、低介质损耗、容值稳定性高和绝缘电阻高的I类瓷电容器。容值大小的选取是综合考虑JFET运算放大器供电电压和测量时间间隔内达到的积分电压，图中电路设计选取的容值为100pF，工程上一般选取100pF-1nF。
[0085] 高速比较器33将JFET积分延展器32输出的积分电压转换为CMOS电平的积分脉冲如图3所示，输出给FPGA电路2进行测量。本发明采用的高速比较器33是美信公司的MAX9142，它具有高速、低功耗、双通道、单电源供电等特点。
[0086] 本例中通过充电/放电参考电平与充电/放电电阻的倍数设计，将延展因子K设计为2000倍，从而使测量分辨率提高到50ps。
[0087] 四、串口通信电路4、参数存储电路5
[0088] 异步串行通信电路4：将FPGA电路2和上位计算机串口相连，用于与上位计算机通信，实时上报输入信号的状态、相位与频率计算结果；
[0090] 如图8所示，异步串行通信电路4的主要功能是电平转换，将FPGA芯片输出的CMOS电平的通用异步串行通信总线信号，转换为标准RS232信号，这样可直接与计算机串口连接通信。串口通信电路采用的核心器件为美信公司的MAX3232ESE，是一款低功耗、双通道的标准RS-232收发器。
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
频率热门专利
QQ群二维码
意见反馈
意见反馈