作为用于芯片间精确分离的挡块的柱专利检索-超导量子比特量子比特电脑零配件专利检索查询-专利查询网

作为用于芯片间精确分离的挡块的柱

阅读：822发布：2020-07-11

专利汇可以提供作为用于芯片间精确分离的挡块的柱专利检索，专利查询，专利分析的服务。并且一种堆叠设备，包括：包括量子信息处理器件的第一基板；键合到第一基板的第二基板；第一基板和第二基板之间的多个凸块键合件和至少一个柱。多个凸块键合件中的每个凸块键合件提供第一基板和第二基板之间的电连接。至少一个柱定义了第一基板的第一表面和第二基板的第一表面之间的分离距离。每个柱的横截面积大于多个凸块键合件的每个凸块键合件的横截面积，其中每个柱的横截面积和每个凸块键合件的横截面积沿着平行于第一基板的第一表面或第二基板的第一表面的平面来定义。，下面是作为用于芯片间精确分离的挡块的柱专利的具体信息内容。

权利要求

1.一种设备，包括：
包括量子信息处理器件的第一基板；
键合到第一基板的第二基板；
所述第一基板和所述第二基板之间的多个凸块键合件，所述多个凸块键合件中的每个凸块键合件提供所述第一基板和所述第二基板之间的电连接；和
所述第一基板和所述第二基板之间的至少一个柱，所述至少一个柱定义了所述第一基板的第一表面和所述第二基板的第一表面之间的分离距离，其中每个柱的横截面积大于所述多个凸块键合件中的每个凸块键合件的横截面积，每个柱的横截面积和每个凸块键合件的横截面积沿着平行于所述第一基板的第一表面或所述第二基板的第一表面的平面来定义。
2.根据权利要求1所述的设备，其中所述多个凸块键合件是超导凸块键合件。
3.根据权利要求2所述的设备，其中所述多个凸块键合件是铟凸块键合件。
4.根据权利要求1所述的设备，其中所述多个凸块键合件中的第一凸块键合件提供所述第一量子信息处理器件和所述第二基板上的电路元件之间的电连接。
5.根据权利要求1所述的设备，其中所述第一基板和所述第二基板之间的至少一个柱是超导柱。
6.根据权利要求5所述的设备，其中所述至少一个柱是铟。
7.根据权利要求1所述的设备，其中所述第一基板上的所述至少一个量子信息处理器件是量子比特。
8.根据权利要求1所述的设备，其中所述至少一个柱是环，使得当所述第一基板和所述第二基板处于所述分离距离时，所述环围绕所述第一基板上的所述至少一个量子信息处理器件。
9.根据权利要求1所述的设备，其中所述至少一个柱提供所述第一基板上的电路元件和所述第二基板上的电路元件之间的电连接。
10.一种方法，包括：
提供第一基板；
提供第二基板，其中所述第一基板包括多个凸块键合件；
在所述第一基板上提供至少一个柱，其中每个柱的厚度小于所述多个凸块键合件中的每个凸块键合件的厚度，所述厚度沿着垂直于其上形成所述至少一个柱的所述第一基板的第一表面的方向延伸；
将所述第一基板键合到所述第二基板，其中所述键合包括在所述第一基板和所述第二基板之间施加力，以将所述多个凸块键合件压缩到与所述至少一个柱的厚度相同的厚度。
11.根据权利要求10所述的方法，其中在所述第一基板和所述第二基板之间施加力对所述至少一个柱进行压缩，使得所述至少一个柱的宽度扩展。
12.根据权利要求11所述的方法，包括测量所述至少一个柱的扩展。
13.根据权利要求12所述的方法，其中测量所述至少一个柱的扩展包括使用边缘视图显微镜来确定通过所述第一基板和所述第二基板之间的间隙观察的扩展的量。
14.根据权利要求12所述的方法，其中测量所述至少一个柱的扩展包括测量所述至少一个柱相对于被图案化在所述第一基板上的配准标记的横向扩展。
15.根据权利要求10所述的方法，包括在将所述第一基板键合到所述第二基板之前获得校准力。
16.根据权利要求15所述的方法，其中所述获得校准力包括:
提供包括多个凸块键合件的第三基板；
提供第四基板；
在所述第三基板和所述第四基板之间施加力，以实现所述第三基板和所述第四基板之间的预定分离距离；和
其中施加在所述第一基板和所述第二基板之间的力至少与施加在所述第三基板和所述第四基板之间的力一样大。
17.根据权利要求16所述的方法，其中施加在所述第一基板和所述第二基板之间的力大于施加在所述第三基板和所述第四基板之间的力。

说明书全文

作为用于芯片间精确分离的挡块的柱

技术领域

[0001] 本公开涉及在堆叠设备中使用柱作为用于芯片间精确分离的挡块。

背景技术

[0002] 量子计算是一种相对新的计算方法，它利用量子效应(诸如基本状态的叠加和量子纠缠)以比经典数字计算机更有效地执行某些计算。与以比特形式(例如,“1”或“0”)存储和操纵信息的数字计算机相反，量子计算系统可以使用量子比特(qubit)操纵信息。量子比特可以指代使能多种状态(例如，处于“0”或“1”状态两者的数据)的叠加的量子设备和/或指代在多种状态下的数据本身的叠加。根据传统术语，量子系统中“0”和“1”状态的叠加可以表示为例如α│0>+β│1>。数字计算机的“0”和“1”状态分别类似于量子比特的│0>和│1>基本状态。值│α│2表示量子比特处于│0>状态的概率，而值│β│2表示量子比特处于│1>基本状态的概率。发明内容

[0003] 一般而言，本说明书中描述的主题的一个创新方面可以体现在这样的设备中，该设备包括第一基板、键合到第一基板的第二基板、以及第一基板和第二基板之间的多个凸块键合件和至少一个柱，其中第一基板包括量子信息处理器件。多个凸块键合件中的每个凸块键合件提供第一基板和第二基板之间的电连接。该至少一个柱定义了第一基板的第一表面和第二基板的第一表面之间的分离距离。每个柱的横截面积大于多个凸块键合件的每个凸块键合件的横截面积，其中每个柱和每个凸块键合件的横截面积沿着平行于第一基板的第一表面或第二基板的第一表面的平面来定义。

[0004] 该设备的实施例方式可以包括以下特征中的一个或多个。在一些实施方式中，多个凸块键合件是超导凸块键合件(例如，铟凸块键合件)。第一基板和第二基板之间的至少一个柱可以是超导柱(例如，铟柱)。

[0005] 在一些实施方式中，多个凸块键合件中的第一凸块键合件提供在第一量子信息处理器件(例如，量子比特)和第二基板上的电路元件之间的电连接。该至少一个柱可以提供在第一基板上的电路元件和第二基板上的电路元件之间的电连接。

[0006] 在一些实施方式中，至少一个柱是环，使得当第一基板和第二基板处于分离距离时，该环围绕第一基板上的至少一个量子信息处理器件(例如，量子比特)。

[0007] 一般而言，本说明书中描述的主题的另一方面可以体现在方法中，该方法包括在堆叠设备中使用柱作为用于精确芯片到芯片分离的挡块的动作。一种方法可以包括提供第一基板和第二基板，以及将第一基板键合到第二基板，其中第一基板包括多个凸块键合件和至少一个柱，其中每个柱的厚度小于多个凸块键合件中的每个凸块键合件的厚度，并且其中该厚度沿着垂直于其上形成有至少一个柱的第一基板的第一表面的方向延伸。第一基板和第二基板的键合包括在第一基板和第二基板之间施加力，以将多个凸块键合件压缩到与至少一个柱的厚度相同的厚度。

[0008] 在一些实施方式中，在第一基板和第二基板之间施加力压缩至少一个柱，使得至少一个柱的宽度扩展。至少一个柱的扩展可以被测量。例如，测量柱的扩展包括使用边缘视图显微镜来确定通过第一基板和第二基板之间的间隙观察的扩展的量。在另一示例中，测量柱的扩展包括测量柱相对于被图案化在第一基板上的配准标记的横向扩展。

[0009] 在一些实施方式中，在将第一基板键合到第二基板之前获得校准力。例如，获得校准力可以包括提供包括多个凸块键合件的第三基板和第四基板，并且在第三基板和第四基板之间施加力，以实现第三基板和第四基板之间的预定分离距离，使得施加在第一基板和第二基板之间的力至少与施加在第三基板和第四基板之间的力一样大或比施加在第三基板和第四基板之间的力更大。

[0010] 可以实施本说明书中描述的主题的特定实施例，以便实现一个或多个以下优点。本文公开的技术提高了第一基板和第二基板之间的分离距离的可重复性、精度和均匀性，这进而可以提高第一基板上的电路元件(例如，量子比特)和第二基板上的对应的电路元件(例如，量子比特控制电路元件)之间的耦合的可重复性、精度和在一些情况下提高该耦合的均匀性。通过实施这些柱，该技术提高了堆叠设备(例如，倒装芯片器件)的两个基板之间的凸块键合的可重复性、精度(例如，亚微米)和均匀性。用于限定和沉积柱和凸块键合件的工艺可以与堆叠设备设计中存在于一个或多个基板上的电路元件兼容。使用柱的一致、可重复的芯片间分离提高了堆叠设备设计中量子比特与量子电路元件的3D集成。在一些实施方式中，围绕基板上电路元件的外周布置的柱(例如，围绕量子信息处理器件的环形柱)可以为电路元件提供电磁和静电绝缘。

[0011] 本说明书中描述的主题的一个或多个实施例的细节在附图和以下描述中阐述。从说明书、附图和权利要求书中，主题的其他特征、方面和优点将变得显而易见。

附图说明

[0012] 图1A-1B是分别示出第一基板和第二基板的示例的俯视图的示意图。

[0013] 图1C是示出堆叠设备的示例的侧视图的示意图。

[0014] 图2A-2H是示出用于在第一基板上制造柱和凸块键合件的示例性过程的示意图。

[0015] 图3A-3D是示出示例性对准校准过程的示意图。

[0016] 图4A-4B是示出示例性对准校准过程的示意图。

[0017] 图5A-5C是示出第一基板的示例布局的俯视示意图。

具体实施方式

[0018] 量子计算需要相干地处理存储在量子计算机的量子比特(qubit)中的量子信息。超导量子计算是量子计算技术的一个有希望的实施方式，其中电路元件部分地由超导材料形成。超导量子电路元件，诸如超导量子比特，在非常低的温度下操作，从而可以实现超导性，并且热波动不会引起能级之间的不希望的跃迁。

[0019] 在某些类型的量子计算处理器中，诸如量子退火器，量子处理器的超导量子比特以可控的方式可操作地耦合在一起，使得每个超导量子比特的量子状态影响其耦合到的其他超导量子比特的相应量子状态。取决于处理器的设计，所选择的架构可能会限制可用于耦合的超导量子比特的密度和总数，从而限制处理器执行要求大量超导量子比特的复杂问题的能力。

[0020] 为了在量子处理器(诸如具有超导量子电路元件的量子退火器)中增加超导量子比特密度并扩大可用于耦合的超导量子比特的数量，可以使用3D集成(例如倒装芯片配置)来构造处理器和相关电路元件。也就是说，代替在沿一维和/或二维(例如，x和/或y方向)延伸的基板的单个平面内制造处理器的量子电路元件，量子电路元件也可以形成在沿第三维(例如，z方向)耦合在一起的多个基板中。

[0021] 一种用于实现3D集成的方法是使用凸块键合来耦合基板，其中基板通过例如超导凸块键合件彼此联接，以形成堆叠设备(例如，堆叠量子信息处理器件)。在一些实施方式中，除了基板的物理耦合之外，凸块键合件可以用于将来自堆叠内的不同基板的组件电耦合在一起。或者，凸块键合件可以单独用于提供不同基板的物理耦合。通过使用超导凸块键合件进行耦合，可以实现能量损耗和退相干的减少，否则能量损耗和退相干会在有损非超导材料中发生。

[0022] 本公开的主题涉及用于增加倒装芯片配置的第一和第二基板之间的分离距离的均匀性和凸块键合的准确性的技术。通常，这些技术包括在第一基板上形成柱(例如，超导柱)并将第二基板键合到第一基板，其中柱充当用于凸块键合过程的对准挡块。柱可以用作可压缩的挡块，以实现预定的距离并增加键合在一起的基板之间的分离距离的均匀性，和/或2)通过某些测量技术获得关于键合过程的重复性和精度(例如，亚微米精度)的信息，如本文所解释的。基板分离距离的可重复性和精度以及键合的基板之间分离距离的均匀性使得在每个相应基板的不同位置处，第一基板上的电路元件(例如，量子比特)和第二基板上的对应电路元件(例如，量子比特控制电路元件)之间的耦合得到改善。

[0023] 图1A-1B是分别示出第一基板100和第二基板102的示例的俯视图的示意图，其中第一基板100将被键合到第二基板102。图1A是示出第一基板100的俯视图的示意图，其具有布局104的示例，包括形成在第一基板100上的一个或多个第一电路元件106和一个或多个扩散阻挡层108。第一电路元件106可以包括例如用于执行量子信息处理操作的量子信息处理器件。也就是说，量子信息处理器件可以被配置成利用量子力学现象(诸如叠加和量子纠缠)以非确定性方式对数据执行操作。

[0024] 某些量子信息处理器件(诸如量子比特)可以被配置为同时表示和操作多于一种状态的信息。在一些实施方式中，量子信息处理器件包括部分地由超导材料形成的电路元件，诸如例如超导共面波导(例如，超导量子比特测量谐振器和超导量子比特耦合器)、量子LC 振荡器、超导量子干涉器件(superconducting quantum interference device，SQUID)(例如RF-SQUID或DC-SQUID)、量子比特控制元件等。取决于元件类型和设计，第一电路元件106可以由一层或多层材料(诸如，超导材料(例如，薄膜铝)和电介质(例如，氧化铝))形成。
为了减少能量损耗和退相干，用于第一电路元件106的第一基板100可以由低损耗电介质材料(诸如单晶硅或蓝宝石)形成。尽管在图1A的示例中，电路元件106(例如，超导量子比特)被示出为具有十字形状，但是取决于所使用的电路元件的类型，电路元件106可以具有不同的形状。

[0025] 图1B是示出具有示例布局114的第二基板102的俯视图的示意图。布局114包括形成在第二基板102上或内部的一个或多个第二电路元件120。第二电路元件120还可以包括本文所述的量子信息处理器件，诸如超导量子比特、量子比特测量谐振器、量子比特耦合器元件和量子比特控制元件。类似地，第二基板102可以由适用于量子信息处理器件的低损耗电介质材料(诸如单晶硅或蓝宝石)形成。

[0026] 在一些实施方式中，第二基板102的第二电路元件120可以用于通过由超导凸块键合件116建立的电连接向制造在第一基板100上的量子电路元件106发送数据和/或从量子电路元件106接收数据。

[0027] 尽管在图1A和图1B中示出为单个组件，但是第一电路元件和/或第二电路元件可以使用不同材料(例如，半导体、电介质和金属)的层来构造。在一些实施方式中，第一电路元件和/或第二电路元件可以使用标准的CMOS制造工艺制造。

[0028] 示例布局114还包括布置在第二基板102的主表面上的一个或多个凸块键合件116和一个或多个柱118。在一些实施方式中，凸块键合件116由超导材料形成，诸如例如铟、铅、铼或钯等。凸块键合件116可以在键合之前形成为具有各种几何形状，包括例如方形长方体形状、矩形长方体形状、圆柱形状、环形形状和三棱柱形状，以及其他形状。

[0029] 在第二基板102的表面的平面内的凸块键合件116的最大横向尺寸115在键合之前可以在大约1μm-100μm的范围内，并且在键合之后可以在大约2μm-150μm的范围内。每个凸块键合件116的横截面积(例如，沿着X-Y平面)在键合前可以在例如1μm2至大约100μm2的范2 2
围内，并且在键合后可以在例如大约2μm至150μm的范围内。例如，凸块键合件116在键合后可以具有10μm2的横截面积(例如，沿着X-Y平面定义)。

[0030] 每个凸块键合件116具有厚度(例如，沿着图1C中的Z方向)。例如，每个凸块键合件116在键合之前和键合之后可以具有在例如大约1μm到大约50μm的范围内的厚度。在某些实施方式中，为了确保保持第一和第二基板之间的均匀距离，并确保第一基板上的电路元件和第二基板上的电路元件之间的适当电连接，每个凸块键合件116形成为具有相同的厚度。
在一些实施方式中，凸块键合件116的宽厚比为2∶1。凸块键合件116的宽厚比也可以是1∶1。

[0031] 尽管凸块键合件116在图1B中被示出为仅形成在第二基板102上，但是凸块键合件116可以形成在第一基板100上，或者形成在第一基板100和第二基板102两者上。通过在第一基板和第二基板两者上提供凸块键合件116，在一些实施方式中，即使在键合过程中存在一些未对准，也可以确保第一基板和第二基板之间的可靠键合。例如，矩形凸块键合件116可以形成在第一基板和第二基板上，其中各个矩形凸块键合件的长度被定向为相对于彼此成90度，使得当第一基板和第二基板键合在一起时，各个凸块键合件重叠以形成十字。十字形凸块键合对来自凸块键合过程的横向偏移未对准和平面内倾斜未对准会不太敏感。

[0032] 柱118也布置在第二基板102的表面上，以在键合步骤期间提供阻力来停止压缩。也就是说，在将第一基板100键合到第二基板102的过程中，柱118用作抵抗键合力的挡块，以确保在第一基板100和第二基板102之间保持适当的分离距离。在一些实施方式中，柱118由可延展的材料形成，当在第一基板100和第二基板102之间施加键合力时，该可延展的材料允许轻微的屈服或退让。例如，柱118可以由材料硬度小于大约10GPa的材料形成。柱材料的轻微屈服或退让降低了在键合时将在第一基板100和第二基板102之间形成不均匀间隙距离的可能性。柱118也可以由超导材料制成，这将允许柱188除了压缩挡块之外还用作第一基板上的电路元件和第二基板上的电路元件之间的电连接。可用作柱118的材料的示例包括，例如铟、铅、铼或钯等材料。相比之下，如果柱由相对较硬的材料形成，诸如硅、二氧化硅(SiO2)或氮化硅(SiN)，则当基板最初以错误的角度聚集在一起，第一基板100和第二基板102之间的配准误差的可能性更高。这种误差会导致基板和凸块键合件之间的间隙形成，以及第一基板和第二基板之间的不均匀的间隙距离。用作非超导柱118的合适的非超导材料包括例如金。

[0033] 为了对键合力提供足够的阻力，在键合之前每个柱118可以具有比凸块键合件116的横截面积(例如，沿着X-Y平面定义)更大的横截面积(例如，沿着X-Y平面定义)。例如，在一些实施方式中，柱118在键合之前具有在大约100μm2至大约106μm2范围内的横截面积。例如，柱118可以具有500×500μm2的矩形横截面积(例如，沿着X-Y平面定义)。当由可延展的材料形成时，由于键合的压缩力，横截面积可能会稍微增加。例如，柱的横截面积可以扩展大约1-10μm2的范围。柱118在键合之前可以形成为具有各种几何形状。例如，柱118可以具有例如方形长方体形状、矩形长方体形状、圆柱形状、环形形状和三棱柱形状以及其他形状。

[0034] 每个柱118可以具有在大约1μm到大约50μm的范围内的厚度(例如，定义为垂直于基板表面，诸如沿着Z方向)。在某些实施方式中，每个柱118具有相同的厚度，以保持跨两个芯片的第一基板100和第二基板102的均匀分离。在一些实施方式中，在键合之前柱118的厚度小于凸块键合件116的厚度。当第一基板和第二基板然后键合在一起时，用于键合两个基板的施加的力将首先使凸块键合件116变形(例如，减小它们的厚度)以匹配柱118的厚度，其中柱118充当变形的凸块厚度的“挡块”，并且可以设置基板到基板的分离距离。例如，在键合之前每个柱118可以形成为5μm厚，而在键合之前每个凸块键合件116可以形成为6μm厚。

[0035] 超导凸块键合件116的厚度和/或柱118的厚度可以被设置成使得当被配置在堆叠设备中时，第一基板100和第二基板102间隔预定量。在一些实施方式中，每个柱318的厚度和横截面积可以被设置成使得当基板键合在一起时，实现基板之间特定的配准(例如，分离距离)。校准过程可用于确定每个柱318的厚度，以实现特定的分离距离。例如，校准过程可以包括向不同厚度的柱318施加特定的力，直到在特定施加的力下对于特定厚度达到特定的分离距离。在一些实施方式中，可以选择柱118的厚度，以实现第一基板100上的电路元件和第二基板102上的电路元件之间的特定电磁耦合。图1C是示出堆叠设备140的示例的侧视图示意图。堆叠设备140包括键合到第二基板(例如，第二基板102)的第一基板(例如，第一基板100)，其中堆叠设备140还包括凸块键合件(例如，凸块键合件116)和柱(例如，柱118)。第一基板100可以从第二基板102分离该分离距离142。

[0036] 在一些实施方式中，第一基板100的表面面向第二基板102的相对表面之间的分离距离142可以被设置为在大约0.5μm到大约100μm之间(例如，大约1μm、大约5μm、大约10μm、大约20μm、大约50μm或大约75μm)。对于期望在第一基板上的量子信息处理器件和第二基板上的量子信息处理器件之间耦合的器件，可能优选地将分离距离142设置在前述范围的更低端，因为更小的分离距离可以允许器件之间更大的电磁耦合。例如，分离距离142可以在大约0.5μm到大约1μm的范围内。在第一基板上的器件和第二基板上的器件之间不期望耦合的其他实施方式中，分离距离142可以设置在前述范围的更高端，因为更大的距离可以减少器件之间的电磁耦合。例如，分离距离142可以在大约50μm到大约100μm的范围内。

[0037] 分离距离142可以通过一个或多个校准程序来设置。下面参考图3和图4进一步详细讨论校准程序。

[0038] 在一些实施方式中，堆叠内的基板还包括用于凸块键合件和/或柱的扩散阻挡层。例如，如图1所示，基板100包括扩散阻挡层108。扩散阻挡层108可以形成在基板100上的一个或多个电路元件106的表面上。替代地或附加地，扩散阻挡层108可以形成在电连接到元件106的互连或其他电路元件上。例如，扩散阻挡层108可以形成在互连焊盘的一部分上、共面波导上(例如，共面波导的中心线上)、接地面上、量子比特测量谐振器上、量子比特耦合器元件上或超导量子比特上以及其他类型的电路元件上。扩散阻挡层的目的是防止材料在凸块键合件(和/或柱)和其上形成凸块键合件(和/或柱)的下层之间扩散。例如，在一些情况下，当凸块键合件和/或柱由超导材料(诸如铟)直接在另一种不同的超导材料(诸如铝)上并与之接触地形成时，在铝和铟之间可能存在扩散，这会产生增加触点的退相干效应和/或机械故障的非超导合金。为了避免超导凸块键合件(和/或柱)和下面的超导层之间形成合金，扩散阻挡层可以由阻止凸块键合件材料(和/或柱材料)扩散到下面的超导层中的超导材料形成。可用于扩散阻挡层108的示例材料包括氮化钛(TiN)。TiN可用于防止由铟形成的凸块键合件和/或柱与由铝形成的下层之间的扩散。扩散阻挡层108的厚度可以在大约
1nm到大约100nm之间(例如，60nm厚)。

[0039] 替代地或另外地，扩散阻挡层形成在第二基板102上凸块键合件116和基板102之间。第二基板102上的扩散阻挡层可以形成在电路元件120的一部分上和/或形成在连接到电路元件120的互连上。例如，第二基板102上的扩散阻挡层可以形成在互连焊盘上、在共面波导上(例如，在共面波导的中心线上)、在接地面上、在量子比特测量谐振器上、在量子比特耦合器元件上或超导量子比特上以及其他类型的电路元件上。第二基板102上的扩散阻挡层可以例如由TiN形成，并且具有例如1nm至100nm之间的厚度。

[0040] 形成在第二基板102上的柱118的位置和数量可以变化。在一些实施方式中，柱118形成在第二基板102的外周附近。例如，柱118可以形成在基板102的各个拐角上(如图1B所示)。下面参照图5A-5C讨论第二基板102上的柱118的几何形状和布局的进一步细节。

[0041] 图2A-2H是示出用于在基板200(例如，第二基板102)上制造柱(例如，柱118)和凸块键合件(例如，凸块键合件116)的示例性过程的示意图。图2A示出了具有沉积在基板200表面上的第一抗蚀剂层202的基板200。第一抗蚀剂层可以使用例如旋涂工艺沉积在基板200的表面上。用于第一抗蚀剂层202的示例抗蚀剂材料可以包括正性或负性光致抗蚀剂，例如NR26-25000P。第一抗蚀剂层可以具有在大约100nm和大约100μm范围内的厚度203(例如，在该示例中垂直于基板200的表面延伸)。在一些实施方式中，部分基于形成在基板200的表面上的柱的预定厚度(例如，柱118的厚度为3-20μm)来选择第一抗蚀剂层202的厚度
203。在一些实施方式中，抗蚀剂层202形成在布置在基板表面上的下层电路元件上。例如，抗蚀剂层202可以形成在量子比特、量子比特测量谐振器、量子比特耦合器元件或量子比特控制元件上方。其上可以形成抗蚀剂层的电路元件可以包括例如超导材料(诸如铝)的薄膜层。

[0042] 烘焙第一抗蚀剂层202以去除溶剂，并且然后使用一种或多种曝光技术来图案化第一抗蚀剂层202以定义第一抗蚀剂层202内的柱的一个或多个尺寸(例如，宽度205)。曝光工艺可以包括电子束光刻、深紫外(deep-UV，DUV)光刻或用于曝光抗蚀剂层202的另一技术。

[0043] 在曝光第一抗蚀剂层202之后，用显影工艺来显影第一抗蚀剂层202，以去除抗蚀剂材料并形成开口204，其中柱将形成在开口204中(如图2B所示)。显影工艺(例如，用于显影抗蚀剂层的显影剂)可以部分取决于第一抗蚀剂层的材料(例如，负性抗蚀剂或正性抗蚀剂)。在一个示例中，使用AZ300MIF来显影第一抗蚀剂层202。开口204可以包括宽度205，其可以对应于柱的宽度(例如，500μm的宽度)。作为曝光和显影的替代，在一些实施方式中，可以使用干蚀刻(例如，使用等离子蚀刻)来形成开口。

[0044] 通过第一抗蚀剂层202中的开口204在基板200上执行第一沉积工艺，以形成柱206。图2C示出了包括柱206的第一沉积层。第一沉积工艺可以包括使用例如热蒸发的材料的第一沉积。第一沉积材料可以包括，例如，可以展示超导性质的材料，包括铟、铅、铼、钯等。在一些实施方式中，第一沉积材料可以包括例如非导电材料，包括硅、二氧化硅(SiO2)和氮化硅(SiN)。在一些实施方式中，沉积工艺可以包括形成第一扩散阻挡层，随后是形成材料层(该材料层形成柱)。例如，沉积工艺可以包括形成氮化钛扩散阻挡层(例如，在1nm和
100nm之间)，随后沉积形成柱的更厚的超导材料(诸如铟)。在沉积工艺中，多余的材料208可以沉积在第一抗蚀剂层202的上表面上。

[0045] 第一抗蚀剂层202和多余的沉积材料208例如用剥离工艺或通过回蚀工艺来去除。示例剥离工艺包括将基板和沉积层浸入溶剂(例如，丙酮，1165)中一段时间。如图2D所示，在剥离第一抗蚀剂层202和多余的沉积材料208之后，基板200保留形成在基板200上的柱
206。

[0046] 如图2E所示，第二抗蚀剂层210沉积在基板200的表面上。第二抗蚀剂层210可以使用例如旋涂工艺沉积在基板200的表面上。用于第二抗蚀剂层210的示例性抗蚀剂材料可以包括正性或负性光致抗蚀剂，诸如NR26-25000P。第二抗蚀剂层210可以具有在大约100nm和大约100μm的范围内的厚度211(例如，垂直于基板200的表面延伸)。在一些实施方式中，第二抗蚀剂层210的厚度211大于第一抗蚀剂层211的厚度203，使得随后形成的凸块键合件的厚度大于柱206的厚度。可以部分基于形成在基板200的表面上的凸块键合件的预定厚度(例如3μm)来选择第二抗蚀剂层210的厚度211。

[0047] 烘焙第二抗蚀剂层210以去除溶剂，并且然后使用一种或多种曝光技术来图案化第二抗蚀剂层210以定义第二抗蚀剂层210内的开口214的尺寸(例如，宽度212)，凸块键合件形成在开口中。曝光工艺可以包括电子束光刻、深紫外(DUV)光刻或用于曝光抗蚀剂层210的另一技术。在一些实施方式中，在第二抗蚀剂层210中定义的图案定义了与凸块键合件的预定尺寸对应的一个或多个尺寸。

[0048] 在图案化第二抗蚀剂层210之后，用显影工艺显影第二抗蚀剂层210，以去除抗蚀剂材料并形成通过其将形成凸块键合件的开口214(如图2F所示)。显影工艺，包括使用的显影剂，可以部分取决于第二抗蚀剂层210的材料(例如，负性抗蚀剂或正性抗蚀剂)。在一个示例中，使用AZ300MIF来显影第二抗蚀剂层210。可选地，在一些实施方式中，可以使用干蚀刻工艺来形成开口214。开口214可以包括宽度212，该宽度可以对应于凸块键合件的宽度。

[0049] 如图2G所示，通过第二抗蚀剂层210中的开口214在基板200上执行形成凸块键合件216的第二沉积工艺。第二沉积工艺可以包括使用例如热蒸发的材料的第二沉积。第二沉积材料可以是与第一沉积材料相同或不同的材料。第二沉积材料可以包括例如能够展示超导特性的材料，诸如铟、铅、铼、钯等。在一些实施方式中，沉积工艺可以包括形成扩散阻挡层，随后是形成凸块键合件的材料层。例如，沉积工艺可以包括形成氮化钛扩散阻挡层(例如，在1nm和100nm之间)，随后沉积形成凸块键合件的更厚的超导材料，诸如铟。沉积在开口214中的超导材料可用于与形成在基板200上且在第二抗蚀剂层210下方的电路元件(例如，量子比特、量子比特测量谐振器、量子比特耦合器元件、量子比特控制元件)形成电连接。

[0050] 第二抗蚀剂层210和多余的沉积材料218用剥离工艺来去除。示例剥离工艺包括将基板和沉积层浸入溶剂(例如，丙酮或1165)中一段时间。在剥离第一抗蚀剂层210和多余的沉积材料218之后，基板200保留形成在基板200上的凸块键合件206和柱216，如图2H所示。

[0051] 在一些实施方式中，扩散阻挡层被制造在柱206和基板200之间，以及凸块键合件216和基板200之间。扩散阻挡层防止凸块键合件216和柱206的材料(例如铟)腐蚀基板200上的金属(例如，铝)接触点(例如互连)。

[0052] 堆叠设备140中第一基板104和第二基板102之间的分离距离142可以通过一个或多个校准步骤来设置，该校准步骤利用一个或多个柱118来提高键合以形成堆叠设备的基板之间的分离距离的准确性和均匀性。

[0053] 用于键合基板的示例性过程可以包括以下步骤：(1)将具有凸块键合件但没有柱的第一测试基板与第二测试基板接触，直到获得基板之间的预定分离；(2)确定实现在测试基板之间的预定分离所需的力；(3)使用比步骤(2)中确定的量稍大的力将具有凸块键合件和柱的第一样品基板键合到第二样品基板。所施加的额外的力的量可以例如通过使用例如红外或边缘视图显微镜测量受压缩的柱的横向扩展来确定，这将参考图3A-3D和图4A-4B进行更详细的讨论。柱可以是任何形状(例如，圆形或方形横截面)。在一些情况下，柱可以形成为围绕基板外周的环形。

[0054] 图3A-3D是示出示例性对准校准过程300的示意图。如图3A所示，包括一个或多个凸块键合件304的第一基板302靠近第二基板306，使得第一基板302的表面和第二基板306的表面彼此平行。

[0055] 垂直于基板的力307施加在第一基板302和第二基板306之间，以获得第一基板302和第二基板306之间的预定分离距离309。力307可以施加在两个基板之间，在第二基板304保持固定时施加到第一基板302上(如图3B所示)，或者在第一基板302保持固定时施加到第二基板304上。在一些实施方式中，确定为实现第一基板302和第二基板306之间的预定分离距离309而施加的力307的大小。实现预定分离309所需的力307的大小部分地取决于键合过程期间凸块键合件304的变形量。

[0056] 在一些实施方式中，可以使用边缘视图显微镜测量第一基板302和第二基板306之间的分离距离309的量。可以从键合的基板的多个边缘视图进行测量，其中多个测量可以产生关于第一基板302和第二基板306之间的分离距离309的均匀性的信息。

[0057] 用于获得第一基板302和第二基板306之间的预定分离距离309的力307的大小可以用作校准力。可以在键合第一基板和第二基板之前确定校准力。例如，图3C示出了包括凸块键合件314的第一基板312和第二基板316。另外，第一基板312包括至少一个柱318，其中柱318具有厚度320。在一些实施方式中，厚度320等于预定分离距离309。柱318还具有平行于基板312表面定义的宽度322。第一基板312靠近第二基板316，使得第一基板312的表面平行于第二基板316的表面。

[0058] 如图3D所示，施加力311以键合第一基板312和第二基板316。柱318充当用于键合过程的挡块，使得柱318防止凸块键合件314的进一步压缩，并确保第一基板312和第二基板316之间的分离距离为309。压缩柱318以实现分离距离309可能引起柱318的宽度322变形(例如，横向扩展)。在一些实施方式中，力311施加在第一基板312和第二基板316之间，以将多个凸块键合件314压缩到与一个或多个柱318的厚度相同的厚度。在一些实施方式中，被施加以键合第一基板312和第二基板316的力311的大小大于力307的大小，例如比力307的大小大5％。

[0059] 被施加以键合第一基板312和第二基板316的额外的力的量可以例如通过测量在键合过程期间的柱318变形(例如，宽度322变形)来确定。图4A-4B是示出另一示例对准校准过程400的各种视图的示意图。图4A是键合到第二基板316的第一基板312的侧视图，而图4B是通过第二基板316观察的堆叠设备402的俯视图。柱318包括沿x轴定义的第一宽度322a和沿y轴定义的第二宽度322b，其中第一宽度322a。

[0060] 施加力404以键合第一基板312和第二基板316，并且可以进行宽度322a和宽度322b的测量。在一些实施方式中，力404的大小被施加以在第一基板312和第二基板316之间形成接触。在一个示例中，力404以逐渐增加大小的步骤被施加，以键合第一基板312和第二基板，例如，以力增加1％的步骤、力增加2％的步骤、力增加5％的步骤等。在每个步骤中进行宽度322a和宽度322b的测量，并且可以确定柱318的压缩前宽度322a和压缩后宽度322a之间的差与施加在基板之间的力404之间的关系。

[0061] 在一些实施方式中，力404的大小可以被选择为相对于力307的大小的1％-10％的额外的力，这在参考图3描述的校准过程中确定。在一个示例中，力404以逐渐增加的大小(例如，比力307的大小大1％，比力307的大小大2％，比力307的大小大5％)的步骤被施加，以键合第一基板312和第二基板316。

[0062] 宽度322a和宽度322b的测量可以例如通过使用红外显微镜或配备有红外相机的工业标准光学显微镜，通过堆叠设备402的z轴进行，并且其中顶部基板在红外(例如硅)下是透明的。

[0063] 在一些实施方式中，配准标记406(例如，同心环)可以在第二基板316(例如，包括量子信息处理器件的基板)的接地面上被图案化(例如，使用光刻的图案化铝)，其中配准标记间隔配准宽度408(例如，配准标记之间的1-10μm间距)。当第一基板和第二基板键合在一起时，通过测量柱相对于配准标记406的横向扩展，可以使用配准标记406来确定受压缩的柱的横向扩展。例如，柱的扩展可以与压缩的柱扩展达到的已知间距的同心环的数量相关，如使用红外显微镜通过堆叠设备的第一基板(例如，硅晶片)的抛光表面所观察到的。

[0064] 在一些实施方式中，配准标记406可以在第二基板316的接地面上被图案化为顶部基板的两个或多个位置(例如，在顶部基板的拐角处)。当第一基板和第二基板键合在一起时，可以使用相应配准标记406来测量每个拐角处的柱的横向扩展，使得柱的测量可以产生与第一基板312和第二基板316之间的分离距离309的均匀性相关的信息。

[0065] 在一些实施方式中，力404被选择为使得当力404被施加以键合堆叠设备402时，柱318变形了阈值量(例如，宽度322a和宽度322b增加阈值宽度变形)。阈值变形(例如，阈值宽度变形)可以在0-50μm的范围内

[0066] 在一些实施方式中，在校准过程期间，在每个柱318处测量第一基板和第二基板之间的分离距离309，例如，以确定跨堆叠设备402的分离距离309的均匀性。分离距离309可以通过测量围绕第一基板312外周的每个柱318的变形来确定。在一些实施方式中，每个柱318包括第一宽度322a和第二宽度322b。当每个柱(例如，柱318a、318b、318c和318d)的第一宽度322a的变形量和第二宽度322b的变形量相同时，第一基板和第二基板之间的分离距离可以理解为跨堆叠设备402是均匀的。

[0067] 在一些实施方式中，用于确定实现特定分离距离309所需的力的量的过程包括在键合过程期间当力404被施加到堆叠设备时测量柱318的厚度320(如图4A所示)。柱318在压缩之前和压缩之后的厚度320可以例如使用堆叠设备402的边缘视图显微镜(例如，沿着x轴或y轴)来测量。

[0068] 在一些实施方式中，用于确定实现特定分离距离309所需的力的量的过程包括测量多个柱318(例如，围绕堆叠设备402外周的柱)在压缩之前和压缩之后的厚度320，其中堆叠设备402中每个柱320在键合过程期间的相等变形(例如，相等厚度320)可以指示分离距离跨堆叠设备是均匀的。

[0069] 在一些实施方式中，用于确定实现特定分离距离309所需的力的量的过程包括在键合过程期间当力404被施加到堆叠设备时测量柱318的宽度322(如图4A所示)。柱318在压缩之前和压缩之后的宽度322可以例如使用堆叠设备402的边缘视图显微镜(例如，沿着x轴或y轴)来测量。

[0070] 在一些实施方式中，用于确定实现特定分离距离309所需的力的量的过程包括通过考虑压缩之前和压缩之后柱的总体积的守恒，测量多个柱318在压缩之前的厚度320(例如，使用边缘视图显微镜)和测量多个柱318在压缩之后的横向扩展(例如，使用红外显微镜和配准标记406)。

[0071] 在一些实施方式中，校准过程400包括原位测量，同时力404在键合过程期间主动施加到堆叠设备402。在一些实施方式中，校准过程400包括非原位测量，其中一个或多个测量(例如，对宽度322a、宽度322b和/或厚度320的测量)在键合过程之后并且当力404没有被施加到堆叠设备时进行。也可以进行原位和非原位测量的组合。柱318在图4A-4B中示出为具有矩形横截面，并且位于第一基板312的四个拐角上。柱318的其他几何形状和第一基板312上的柱318的其他配置是可以想到的。

[0072] 图5A-5C是示出第一基板的示例布局的俯视示意图。在一个示例中，如图5A所示，柱502是围绕一个或多个电路元件504(例如，量子信息处理器件)和一个或多个凸块键合件506的环形。环形柱502可以形成在第一基板(例如，基板100)上，使得当第一基板和第二基板(例如，基板102)以分离距离(例如，分离距离142)键合在一起(例如，堆叠设备140)时，环形柱502围绕至少一个量子信息处理器件(例如，量子比特)。在一些实施方式中，环形柱502可以用作法拉第笼(Faraday cage)，其中环形柱502围绕电路元件504并且电连接到接地面，使得环形柱502可以排除电磁场和静电场与电路元件504相互作用。

[0073] 在另一示例中，如图5B所示，柱512被布置成形成围绕一个或多个电路元件514和一个或多个凸块键合件516的非连续环形。

[0074] 在另一示例中，如图5C所示，柱522具有圆形横截面，并且位于围绕一个或多个电路元件524和一个或多个凸块键合件526的外周的拐角处。

[0075] 尽管本文给出的示例涉及仅包含两个彼此联接的基板的堆叠设备，但是原理和技术可以扩展到包含三个或更多个基板的堆叠设备。例如，堆叠设备可以包括具有量子信息处理器件的两个基板，其中每个基板使用本文描述的超导凸块键合件和柱彼此联接，并且其中两个基板之一也通过例如本文描述的超导凸块键合件和柱联接到包括量子信息处理器件或经典电路元件的第三基板。

[0076] 在一些实施方式中，以上提到的过程和表征技术中的一些或全部发生在受控环境中，该受控环境可以包括高纯度真空室、低于超导材料的超导温度的温度或其组合。

[0077] 可用于形成量子电路元件的超导材料的一个示例是铝。铝可以与电介质结合使用，以建立约瑟夫森结(Josephson junction)，约瑟夫森结是量子电路元件的常见组件。可以用铝形成的量子电路元件的示例包括诸如超导共面波导、量子LC振荡器、量子比特(例如，通量量子比特或电荷量子比特)、超导量子干涉器件(SQUID)(例如，RF-SQUID or DC-SQUID)、电感器、电容器、传输线、接地面等的电路元件。

[0078] 铝也可以用于超导经典电路元件的形成，该超导经典电路元件可以与超导量子电路元件以及基于互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)电路的其他经典电路元件互操作。可以用铝形成的经典电路元件的示例包括快速单通量量子(pid single flux quantum，RSFQ)器件、互易量子逻辑(reciprocal quantum logic，RQL)器件和作为不使用偏置电阻的RSFQ的节能版本的ERSFQ器件。其他经典电路元件也可以用铝形成。经典电路元件可以被配置为通过对数据执行基本的算术、逻辑和/或输入/输出操作来共同执行计算机程序的指令，其中数据以模拟或数字形式表示。

[0079] 本文描述的工艺可能需要一种或多种材料的沉积，诸如超导体、电介质和/或金属。取决于所选择的材料，这些材料可以使用沉积工艺来沉积，诸如化学气相沉积、物理气相沉积(例如，蒸发或溅射)、或外延技术以及其他沉积工艺。本文描述的工艺也可能需要在制造过程期间从设备中移除一种或多种材料。取决于要移除的材料，移除工艺可以包括例如湿法蚀刻技术、干法蚀刻技术或剥离工艺。

[0080] 本说明书中描述的量子主题和量子操作的实施方式可以在合适的量子电路中实施，或者更一般地，在量子计算系统中实施，包括本说明书中公开的结构及其结构等同物，或者在它们中的一个或多个的组合中实施。术语“量子计算系统”可以包括但不限于量子计算机、量子信息处理系统、量子密码系统或量子模拟器。

[0081] 术语量子信息和量子数据是指由量子系统承载、保持或存储在量子系统中的信息或数据，其中最小的非平凡系统是量子比特，例如定义量子信息的单位的系统。应当理解，术语“量子比特”包括在对应的上下文中可以适当近似为两级系统的所有量子系统。这种量子系统可以包括例如具有两级或更多级的多级系统。举例来说，这样的系统可以包括原子、电子、光子、离子或超导量子比特。在许多实施方式中，计算基础状态用基态和第一激励状态来识别，然而应当理解，计算状态用更高级的激励状态来识别的其他设置也是可能的。应当理解，量子存储器是能够以高保真度和高效率长时间存储量子数据的器件，例如光用于传输以及物质用于存储和保存量子数据的量子特征(诸如叠加或量子相干)的光-物质界面。

[0082] 量子电路元件可用于执行量子处理操作。也就是说，量子电路元件可以被配置成利用量子力学现象(诸如叠加和量子纠缠)以非确定性方式对数据执行操作。某些量子电路元件(诸如量子比特)可以被配置为同时表示和操作多于一种状态的信息。可以用本文公开的工艺形成的超导量子电路元件的示例包括电路元件，诸如共面波导、量子LC振荡器、量子比特(例如，通量量子比特或电荷量子比特)、超导量子干涉器件(SQUID)(例如，RF-SQUID或DC-SQUID)、电感器、电容器、传输线、接地面等。

[0083] 相反，经典电路元件通常以确定性的方式处理数据。经典电路元件可以被配置为通过对数据执行基本的算术、逻辑和/或输入/输出操作来共同执行计算机程序的指令，其中数据以模拟或数字形式表示。在一些实施方式中，经典电路元件可用于通过电或电磁连接向量子电路元件发送数据和/或从量子计算电路元件接收数据。可以用本文公开的工艺形成的经典电路元件的示例包括快速单通量量子(rapid single flux quantum，RSFQ)器件、互易量子逻辑(reciprocal quantum logic，RQL)器件和ERSFQ器件，它们是不使用偏置电阻器的RSFQ的节能版本。其它经典电路元件也可以用本文公开的工艺形成。

[0084] 在使用超导量子电路元件和/或超导经典电路元件(诸如本文所述的电路元件)的量子计算系统的操作过程中，超导电路元件在低温恒温器中被冷却到允许超导材料展示超导特性的温度。超导体(或者超导)材料可以理解为在超导临界温度或低于超导临界温度时表现出超导特性的材料。超导材料的示例包括铝(超导临界温度约为1.2开尔文)、铟(超导临界温度约为3.4开尔文)、钛化铌(NbTi，超导临界温度约为10开尔文)和铌(超导临界温度约为9.3开尔文)。因此，超导结构，诸如超导迹线和超导接地面，由在超导临界温度或低于超导临界温度时展示超导特性的材料形成。

[0085] 虽然本说明书包含许多具体的实施方式细节，但是这些细节不应被解释为对所要求保护的范围的限制，而是对特定于特定的实施方式的特征的描述。本说明书中在单独的实施方式的上下文中描述的某些特征也可以在单个实施方式中组合实施。相反，在单个实施方式的上下文中描述的各种特征也可以在多个实施方式中单独实施或以任何合适的子组合实施。此外，尽管上述特征可以被描述为在某些组合中起作用，并且甚至最初是这样要求保护的，但是在一些情况下，可以从所要求保护的组合中删除该组合中的一个或多个特征，并且所要求保护的组合可以指向子组合或子组合的变体。

[0086] 已经描述了许多实施方式。然而，应当理解，在不脱离本发明的精神和范围的情况下，可以进行各种修改。其他实施方式也在所附的权利要求的范围内。

标题	发布/更新时间	阅读量
一种二能级缺陷空间分布的测量方法及测量装置	2020-05-21	208
实现拓扑量子比特的装置和相应的制备方法	2020-05-23	621
氧化还原纳米药物量子点构成室温超导量子比特网络的方法	2020-05-16	53
可扩展的超导量子比特结构	2020-05-12	910
基于无氧铜矩形谐振腔的可调传输子量子比特系统	2020-05-22	160
多超导量子比特中任意两个比特耦合的方法及其系统	2020-05-15	813
用于超导通量量子比特的耦合架构	2020-05-12	815
在堆叠的量子计算装置中的集成电路元件	2020-05-26	213
用于超导量子比特的集成驱动和读出电路	2020-05-14	216
微波谐振腔耦合自组织锗硅纳米线量子点装置	2020-05-31	292

作为用于芯片间精确分离的挡块的柱

作为用于芯片间精确分离的挡块的柱

技术领域

背景技术

附图说明

具体实施方式

该功能需要专业版企业版VIP权限，您可以：