首页 / 专利库 / 电脑零配件 / 量子比特 / 超导量子比特 / 用于量子处理器架构的系统、装置、物品和方法

用于量子处理器架构的系统、装置、物品和方法

阅读:928发布:2020-06-22

专利汇可以提供用于量子处理器架构的系统、装置、物品和方法专利检索,专利查询,专利分析的服务。并且一种量子处理器的拓扑或 硬件 图可例如在嵌入问题之前例如通过创建 量子比特 链来进行 修改 ,其中操作为单量子比特或逻辑量子比特的每个链在量子处理器上强制实行逻辑图。 用户界面 (UI)允许用户选择适合于嵌入特定问题或特定类型的问题的拓扑,供应定义期望的拓扑的参数,或供应或 指定 问题图或问题定义,基于处理器的系统根据所述问题图或问题定义来确定或选择适当的拓扑或逻辑图进行强制实行。拓扑可于量子处理器或其多个部分上具有规律性和/或自相似性,所述部分可构成单位晶胞。在量子处理器上强制实行的逻辑图可采取超立方图的形式。UI允许用户指定超立方图的期望尺寸。,下面是用于量子处理器架构的系统、装置、物品和方法专利的具体信息内容。

1.一种供在量子处理中使用的系统,其包括:
至少一个非暂态处理器可读介质,其存储处理器可执行指令和数据中的至少一项;以及
至少一个处理器,其通信地耦合到所述至少一个非暂态处理器可读介质,并且其响应于执行处理器可执行指令或数据中的所述至少一项:
致使呈现包括一组用户可选逻辑图的用户界面,用户能够从所述一组用户可选逻辑图中进行选择以用于将第一问题嵌入于量子处理器中,所述一组用户可选逻辑图包括第一逻辑图和至少第二逻辑图,所述第二逻辑图不同于所述第一逻辑图;以及
响应于指示选择用户可选逻辑图中的一者的选择项,致使在量子处理器的硬件图中形成所述量子处理器的许多量子比特链,所述硬件图对应于逻辑图中的选定者。
2.如权利要求1所述的系统,其中所述至少一个处理器包括至少一个数字处理器,并且所述至少一个数字处理器致使呈现多个用户可选逻辑图的图形表示。
3.如权利要求1所述的系统,其中所述至少一个处理器包括至少一个数字处理器,并且所述至少一个数字处理器致使呈现多个用户可选逻辑图的文本表示。
4.一种供在量子处理中使用的系统,其包括:
至少一个非暂态处理器可读介质,其存储处理器可执行指令和数据中的至少一项;以及
至少一个处理器,其通信地耦合到所述至少一个非暂态处理器可读介质,并且其响应于执行处理器可执行指令或数据中的所述至少一项:
致使呈现包括许多个用户可设定参数的用户界面以指定用户定义的逻辑图;
响应于指定所述用户可设定参数,致使在量子处理器的硬件图中形成所述量子处理器的许多量子比特链,所述硬件图对应于指定的所述用户可设定参数。
5.如权利要求4所述的系统,其中至少一个处理器致使呈现包括作为所述许多个用户可设定参数的链长度、链形状和重复模式的所述用户界面以指定所述用户定义的逻辑图,并且致使至少部分地基于由所述用户指定的链长度值、链形状值和重复模式值在所述量子处理器的所述硬件图中形成所述量子处理器的所述许多量子比特链。
6.一种供在量子处理中使用的系统,其包括:
至少一个非暂态处理器可读介质,其存储处理器可执行指令和数据中的至少一项;以及
至少一个处理器,其通信地耦合到所述至少一个非暂态处理器可读介质,并且其响应于执行处理器可执行指令或数据中的所述至少一项:
致使呈现允许用户指定问题图的用户界面;
响应于由所述用户指定所述问题图,至少部分地基于所述问题图从多个逻辑图中选择逻辑图;以及
致使在量子处理器的硬件图中形成所述量子处理器的许多量子比特链,所述硬件图对应于逻辑图中的选定者。
7.如权利要求6所述的系统,其中所述至少一个处理器包括至少一个数字处理器,并且所述至少一个数字处理器致使呈现多个问题图的图形表示。
8.如权利要求6所述的系统,其中所述至少一个处理器包括至少一个数字处理器,并且所述至少一个数字处理器致使呈现多个问题图的文本表示。
9.如权利要求6所述的系统,其中所述至少一个处理器包括至少一个数字处理器,并且所述至少一个数字处理器致使呈现允许所述用户绘制所述问题图的表示的绘图模板。
10.一种供在量子处理中使用的系统,其包括:
至少一个非暂态处理器可读介质,其存储处理器可执行指令和数据中的至少一项;
至少一个处理器,其通信地耦合到所述至少一个非暂态处理器可读介质,并且其响应于执行处理器可执行指令或数据中的所述至少一项:
致使呈现允许用户在第一时间指定超立方图的尺寸的第一值的用户界面;以及至少部分地基于所述超立方图的所述尺寸的所述第一值,致使在量子处理器的硬件图中形成所述量子处理器的第一数目的量子比特链以在所述量子处理器的所述硬件图中实施第一逻辑图,所述第一逻辑图对应于具有由所述第一值指定的所述尺寸的所述超立方图。
11.如权利要求10所述的系统,其中所述至少一个处理器进一步:
致使呈现允许所述用户在第二时间指定超立方图的尺寸的第二值的用户界面,所述第二值不同于所述第一值并且所述第二时间不同于所述第一时间;以及
至少部分地基于所述超立方图的所述尺寸的所述第二值,致使在所述量子处理器的所述硬件图中形成所述量子处理器的第二数目的量子比特链以在所述量子处理器的所述硬件图中实施第二逻辑图,所述第二逻辑图对应于具有由所述第二值指定的所述尺寸的所述超立方图。
12.如权利要求10所述的系统,其中所述第二值小于所述第一值,并且所述至少一个处理器致使所述超立方图收拢。
13.如权利要求10所述的系统,其中所述第二值小于所述第一值,并且所述至少一个处理器致使所述超立方图展开。
14.如权利要求10所述的系统,其中所述至少一个处理器包括至少一个数字处理器,并且所述至少一个数字处理器致使呈现一组整数和一个整数输入字段中的至少一项以指定所述超立方图的所述尺寸。
15.如权利要求1、4、6和10中任一项所述的系统,其中所述至少一个处理器包括至少一个数字处理器,并且所述至少一个数字处理器致使在每个量子比特链的链长度与每个量子比特链在所述量子处理器的至少第一单位晶胞部分中的位置两方面有规律地在所述量子处理器上的所述硬件图中形成量子比特链。
16.如权利要求1、4、6和10中任一项所述的系统,其中所述至少一个处理器包括至少一个数字处理器,并且所述至少一个数字处理器致使所述量子处理器的多个耦合器中的每一者在所述量子比特链中的每一者中的相应数对量子比特之间施加强磁耦合以形成相应量子比特链。
17.如权利要求1、4、6和10中任一项所述的系统,其中所述至少一个数字处理器通信地耦合以经由将控制信号施加到所述耦合器的控制系统来控制所述量子处理器,所述控制信号中的至少一些被施加到所述耦合器以在将第一问题嵌入于所述量子处理器中之前建立所选的逻辑图。
18.如权利要求17所述的系统,其中所述至少一个数字处理器位于所述控制系统的远端、位于与所述控制系统不同的室中。
19.如权利要求15所述的系统,其中所述至少一个数字处理器致使在所述量子比特链中的至少一个量子比特链中的至少一对量子比特之间的耦合值被分布于通信地耦合所述一对量子比特中的量子比特的两个或更多个耦合器上。
20.如权利要求15所述的系统,其中所述量子比特链中的每一者包括相应的逻辑量子比特,并且所述至少一个数字处理器进一步致使将局部偏置值施加到所述逻辑量子比特中的每一者。
21.如权利要求20所述的系统,其中所述至少一个数字处理器进一步致使所述量子比特链中的至少一个量子比特链的所述局部偏置值被分布于相应量子比特链的所述量子比特中的两个或更多个上。
22.一种量子处理系统,其包括:
至少一个量子处理器,其包括多个量子比特和多个耦合器;
至少一个控制系统,其通信地耦合到至少一个所述量子处理器以在将问题嵌入于所述量子处理器的硬件图中之前选择性地形成量子比特链以将具有第一大小n的第一逻辑图嵌入于所述量子处理器的所述硬件图的至少一个单位晶胞中,其中能够用于嵌入所述问题的n
逻辑图中的量子比特的数目等于2,能够用于嵌入所述问题的所述量子比特之间的耦合器的数目等于n*2(n-1),并且在所述至少一个单位晶胞中且入射于所述至少一个单位晶胞中的每个量子比特上的边的数目是n。
23.如权利要求15所述的量子处理系统,其中所述第一逻辑图是具有大小n的超立方图。
24.如权利要求23所述的量子处理系统,其中所述超立方图具有大小4,并且能够用于将所述问题嵌入于所述第一逻辑图中的每个量子比特最接近四个耦合器,所述耦合器各自能够用于嵌入所述问题。
25.如权利要求15所述的量子处理系统,其进一步包括:
至少一个非暂态处理器可读介质,其存储处理器可执行指令和数据中的至少一项;以及
至少一个处理器,其通信地耦合到所述至少一个非暂态处理器可读介质,并且其响应于执行处理器可执行指令或数据中的所述至少一项致使呈现允许用户在将第一问题嵌入于所述第一逻辑图中之前指定所述第一逻辑图的至少一个方面的用户界面。
26.如权利要求25所述的量子处理系统,其中所述用户界面包括以下各项中的至少一项:
用于从一组用户可选逻辑图中进行选择的至少一个用户界面元件,所述用户能够从所述一组用户可选逻辑图中进行选择以用于将第一问题嵌入于量子处理器中;
用于指定用户定义的逻辑图的许多个用户可设定参数的至少一个用户界面元件;
用于指定问题图的至少一个用户界面元件;或
用于指定超立方图的尺寸的值的至少一个用户界面元件。
27.一种在混合型计算机中操作的方法,所述混合型计算机包括彼此通信地耦合的量子处理器与至少一个基于处理器的装置,所述量子处理器包括多个量子比特和多个耦合器,其中每个耦合器提供所述多个量子比特中的两者之间的可控通信耦合,所述方法包括:
致使呈现包括一组用户可选逻辑图的用户界面,用户能够从所述一组用户可选逻辑图中进行选择以用于将第一问题嵌入于量子处理器中,所述一组用户可选逻辑图包括第一逻辑图和至少第二逻辑图,所述第二逻辑图不同于所述第一逻辑图;以及
响应于指示选择用户可选逻辑图中的一者的选择项,根据逻辑图中的选定者在量子处理器的硬件图中形成许多量子比特链。
28.如权利要求27所述的方法,其中致使呈现用户界面包括:致使呈现多个用户可选逻辑图的图形表示。
29.如权利要求27所述的方法,其中致使呈现用户界面包括:致使呈现多个用户可选逻辑图的文本表示。
30.一种在混合型计算机中操作的方法,所述混合型计算机包括彼此通信地耦合的量子处理器与至少一个基于处理器的装置,所述量子处理器包括多个量子比特和多个耦合器,其中每个耦合器提供所述多个量子比特中的两者之间的可控通信耦合,所述方法包括:
致使呈现包括许多个用户可设定参数的用户界面以指定用户定义的逻辑图;
响应于指定所述用户可设定参数,在所述量子处理器的硬件图中形成许多量子比特链,所述硬件图对应于指定的所述用户可设定参数。
31.如权利要求30所述的方法,其中致使呈现用户界面包括:致使呈现包括作为所述许多个用户可设定参数的链长度、链形状和重复模式的呈现的所述用户界面以指定所述用户定义的逻辑图,并且至少部分地基于由所述用户指定的链长度值、链形状值和重复模式值在所述量子处理器的所述硬件图中形成所述许多量子比特链。
32.一种在混合型计算机中的操作方法,所述混合型计算机包括彼此通信地耦合的量子处理器与至少一个基于处理器的装置,所述量子处理器包括多个量子比特和多个耦合器,其中每个耦合器提供所述多个量子比特中的两者之间的可控通信耦合,所述方法包括:
致使呈现允许用户指定问题图的用户界面;
响应于由所述用户指定所述问题图,至少部分地基于所述问题图从多个逻辑图中选择逻辑图;以及
致使在量子处理器的硬件图中形成所述量子处理器的许多量子比特链,所述硬件图对应于逻辑图中的选定者。
33.如权利要求32所述的方法,其中致使呈现用户界面包括致使呈现多个问题图的图形表示。
34.如权利要求32所述的方法,其中致使呈现用户界面包括:致使呈现多个问题图的图形表示。
35.如权利要求32所述的方法,其中致使呈现用户界面包括:致使呈现允许所述用户绘制所述问题图的表示的绘图模板。
36.一种在混合型计算机中操作的方法,所述混合型计算机包括彼此通信地耦合的量子处理器与至少一个基于处理器的装置,所述量子处理器包括多个量子比特和多个耦合器,其中每个耦合器提供所述多个量子比特中的两者之间的可控通信耦合,所述方法包括:
致使呈现允许用户在第一时间指定超立方图的尺寸的第一值的用户界面;以及至少部分地基于所述超立方图的所述尺寸的所述第一值,致使在量子处理器的硬件图中形成所述量子处理器的第一数目的量子比特链以在所述量子处理器的所述硬件图中实施第一逻辑图,所述第一逻辑图对应于具有由所述第一值指定的所述尺寸的所述超立方图。
37.如权利要求36所述的方法,其中致使呈现用户界面包括:致使呈现允许所述用户在第二时间指定超立方图的尺寸的第二值的用户界面,所述第二值不同于所述第一值并且所述第二时间不同于所述第一时间,且所述方法进一步包括:
至少部分地基于所述超立方图的所述尺寸的所述第二值,致使在所述量子处理器的所述硬件图中形成所述量子处理器的第二数目的量子比特链以在所述量子处理器的所述硬件图中实施第二逻辑图,所述第二逻辑图对应于具有由所述第二值指定的所述尺寸的所述超立方图。
38.如权利要求36所述的方法,其进一步包括:当所述第二值小于所述第一值时,收拢所述超立方图。
39.如权利要求36所述的方法,其进一步包括:当所述第二值小于所述第一值时,展开所述超立方图。
40.如权利要求36所述的方法,其中致使呈现用户界面包括:呈现一组整数和一个整数输入字段中的至少一项以指定所述超立方图的所述尺寸。
41.一种在量子处理器中操作的方法,所述量子处理器包括多个量子比特和多个耦合器,其中每个耦合器提供所述多个量子比特中的两者之间的可控通信耦合,所述方法包括:
在将问题嵌入于所述量子处理器的硬件图中之前,选择性地形成量子比特链以将具有第一大小n的第一逻辑图嵌入于所述量子处理器的所述硬件图的至少一个单位晶胞中;
其中能够用于嵌入所述问题的逻辑图中的量子比特的数目等于2n,能够用于嵌入所述问题的量子比特之间的耦合器的数目等于n*2(n-1),并且在所述至少一个单位晶胞中且入射于所述至少一个单位晶胞中的每个量子比特上的边的数目是n。
42.如权利要求41所述的方法,其中所述第一逻辑图是具有大小n的超立方图。
43.如权利要求42所述的方法,其中所述超立方图具有大小4,并且能够用于将所述问题嵌入于所述第一逻辑图中的每个量子比特最接近四个耦合器,所述耦合器各自能够用于嵌入所述问题。
44.如权利要求41所述的方法,其进一步包括:
致使呈现允许用户在将第一问题嵌入于所述第一逻辑图中之前指定所述第一逻辑图的至少一个方面的用户界面。
45.如权利要求44所述的方法,其中致使呈现用户界面包括呈现包括以下各项中的至少一项的所述用户界面:
用于从一组用户可选逻辑图中进行选择的至少一个用户界面元件,所述用户能够从所述一组用户可选逻辑图中进行选择以用于将第一问题嵌入于量子处理器中;
用于指定用户定义的逻辑图的许多个用户可设定参数的至少一个用户界面元件;
用于指定问题图的至少一个用户界面元件;或
用于指定超立方图的尺寸的值的至少一个用户界面元件。
46.如权利要求27、30、32、36和41中任一项所述的方法,其中在所述硬件图中形成量子比特链包括:在每个量子比特链的链长度与每个量子比特链在所述量子处理器的至少第一单位晶胞部分中的位置两方面有规律地在所述量子处理器上的所述硬件图中形成量子比特链。
47.如权利要求27、30、32、36和41中任一项所述的方法,其中在所述硬件图中形成量子比特链包括:致使所述量子处理器的多个所述耦合器的子集中的每一者在所述量子比特链中的每一者中的相应数对量子比特之间施加强铁磁耦合以形成相应量子比特链。
48.如权利要求47所述的方法,其中所述至少一个基于处理器的装置通信地耦合以经由控制系统来控制所述量子处理器,并且所述方法进一步包括:将控制信号施加到所述耦合器,其中,所述控制信号中的至少一些被施加到所述耦合器以在将第一问题嵌入于所述量子处理器中之前建立所选的逻辑图。
49.如权利要求47所述的方法,其进一步包括:致使在所述量子比特链中的至少一个量子比特链中的至少一对量子比特之间的耦合值被分布于通信地耦合所述一对量子比特中的量子比特的两个或更多个耦合器上。
50.如权利要求27、30、32、36和41中任一项所述的方法,其进一步包括:将用于相应的逻辑量子比特的局部偏置值施加到所述相应的逻辑量子比特,所述相应的逻辑量子比特包括相应量子比特链。
51.如权利要求50所述的方法,其进一步包括:使用于所述相应的逻辑量子比特的所述局部偏置值分布于在所述相应量子比特链中的两个或更多个量子比特上,所述相应的逻辑量子比特包括所述相应量子比特链。
52.一种量子处理器,其包括:
多个单位晶胞,其平铺于区域上,这样使得每个单位晶胞定位成邻近于至少一个其他单位晶胞,每个单位晶胞包括:
第一组量子比特、第二组量子比特、第三组量子比特、第四组量子比特,所述第一组量子比特、所述第二组量子比特、所述第三组量子比特和所述第四组量子比特中的量子比特中的每一者具有相应主轴,所述第一组中的所述量子比特的所述主轴沿其长度的至少第一部分彼此平行,所述第二组中的所述量子比特的所述主轴沿其长度的至少第一部分彼此平行,所述第三组中的所述量子比特的所述主轴沿其长度的至少第一部分彼此平行,并且所述第四组中的所述量子比特的所述主轴沿其长度的至少第一部分彼此平行,所述第一组量子比特中的所述量子比特的所述主轴不平行于所述第二组量子比特中的所述量子比特的所述主轴,所述第二组量子比特中的所述量子比特的所述主轴不平行于所述第三组量子比特中的所述量子比特的所述主轴,所述第三组量子比特中的所述量子比特的所述主轴不平行于所述第四组量子比特中的所述量子比特的所述主轴,所述第一组量子比特中的每个量子比特与所述第二组量子比特中的至少一个量子比特和所述第四组量子比特中的至少一个量子比特交叉,所述第三组量子比特中的每个量子比特与所述第二组量子比特中的至少一个量子比特和所述第四组量子比特中的至少一个量子比特交叉,并且对于每个单位晶胞而言,相应单位晶胞的所述量子比特中没有一者与所述单位晶胞中的任一其他者的相应量子比特中的任一者交叉;
第一组晶胞内耦合器,其包括:
所述第一组晶胞内耦合器的第一子集,其中所述第一组晶胞内耦合器的第一子集中的每个耦合器定位成最接近相应点,在所述相应点处所述第一组量子比特中的相应一个量子比特与所述第二组量子比特中的所述量子比特中的一者交叉并提供所述第一组量子比特中的所述量子比特与所述第二组量子比特中的所述相应量子比特之间的可控通信耦合,所述第一组晶胞内耦合器的第二子集,其中所述第一组晶胞内耦合器的所述第二子集中的每个耦合器定位成最接近相应点,在所述相应点处所述第二组量子比特中的相应一个量子比特与所述第三组量子比特中的所述量子比特中的一者交叉并提供所述第二组量子比特中的所述量子比特与所述第三组量子比特中的所述相应量子比特之间的可控通信耦合,
所述第一组晶胞内耦合器的第三子集,其中所述第一组晶胞内耦合器的所述第三子集中的每个耦合器定位成最接近相应点,在所述相应点处所述第三组量子比特中的相应一个量子比特与所述第四组量子比特中的所述量子比特中的一者交叉并提供所述第三组量子比特中的所述量子比特与所述第四组量子比特中的所述相应量子比特之间的可控通信耦合,
所述第一组晶胞内耦合器的第四子集,其中所述第一组晶胞内耦合器的所述第四子集中的每个耦合器定位成最接近相应点,在所述相应点处所述第四组量子比特中的相应一个量子比特与所述第一组量子比特中的所述量子比特中的一者交叉并提供所述第四组量子比特中的所述量子比特与所述第一组量子比特中的所述相应量子比特之间的可控通信耦合;以及
第二组晶胞内耦合器,其中所述第二组晶胞内耦合器中的每个耦合器定位成最接近相应点,在所述相应点处相应一组量子比特中的每个至少一个量子比特与所述相应一组量子比特中的所述至少一个其他量子比特交叉并提供所述相应一组量子比特中的所述至少一个量子比特与所述相应一组量子比特中的所述至少一个其他量子比特之间的可控通信耦合。
53.如权利要求52所述的量子处理器,其中:
所述第一组的所述量子比特的所述主轴的所述长度的所述第一部分是大部分;
所述第二组的所述量子比特的所述主轴的所述长度的所述第一部分是大部分;
所述第三组的所述量子比特的所述主轴的所述长度的所述第一部分是大部分;以及所述第四组的所述量子比特的所述主轴的所述长度的所述第一部分是大部分。
54.如权利要求52所述的量子处理器,其中所述量子处理器包括多层式超导集成电路
55.如权利要求54所述的量子处理器,其中与所述第一组量子比特中的所述至少一个其他量子比特交叉的所述第一组量子比特中的所述至少一个量子比特具有基本上Z状轮廓。
56.如权利要求55所述的量子处理器,其中所述第一组量子比特中的所述至少一个量子比特所交叉的所述第一组中的所述至少一个其他量子比特具有基本上Z状轮廓,并且是所述第一组中的所述至少一个量子比特的所述Z状轮廓的镜像。
57.如权利要求52所述的量子处理器,其中
所述第一组量子比特中的每个量子比特的所述相应主轴线垂直于所述第二组量子比特中的每个量子比特的所述相应主轴线,这样使得所述第一组量子比特中的每个量子比特与所述第二组量子比特中的至少一个量子比特垂直地交叉。
58.如权利要求52所述的量子处理器,其进一步包括:
一组晶胞间耦合器,其中所述一组晶胞间耦合器中的每个晶胞间耦合器定位在至少一个邻近单位晶胞中的一对量子比特之间,并且提供所述至少一个邻近单位晶胞中的所述一对量子比特之间的可控通信耦合。
59.如权利要求52所述的量子处理器,其进一步包括:
一组晶胞间耦合器,其中所述一组晶胞间耦合器中的每个晶胞间耦合器定位在至少一个平或垂直邻近的单位晶胞中的一对量子比特之间,并且提供所述水平或垂直邻近的单位晶胞中的所述一对量子比特之间的可控通信耦合。
60.一种在混合型计算机中操作的方法,所述混合型计算机包括彼此通信地耦合的量子处理器与至少一个基于处理器的装置,所述量子处理器包括多个量子比特和经由所述至少一个基于处理器的装置用于所述量子处理器的多个耦合器,其中第一配置和第二配置对应于目标函数,所述方法包括:
经由演化子系统来使所述量子处理器演化;以及
经由读出子系统来读出所述量子处理器的所述多个量子比特中的量子比特的状态,其中所述多个量子比特中的量子比特的所述状态对应于第一多个样本中的样本。

说明书全文

用于量子处理器架构的系统、装置、物品和方法

技术领域

[0001] 本公开总体涉及用于包括量子比特耦合器的量子处理器的设计、布局和架构及用于操作这些量子处理器的技术。

背景技术

[0002] 量子装置是其中可观察到量子学效应的结构。量子装置包括其中电流输运被量子力学效应所支配的电路。这样的装置包括自旋电子装置(其中电子自旋用作资源)和超导电路。自旋与超导性两者都是量子力学现象。量子装置可以用于测量仪器、用在计算机械中等等。
[0004] 量子计算和量子信息处理是研究的活跃领域,并且限定多个类别的可销售产品。量子计算机是直接使用至少一种量子力学现象(诸如,叠加、隧穿和缠结)来对数据执行操作的系统。量子计算机的元件并非为二进制数字(比特),而是通常为量子二进制数字或量子比特。量子计算机有望为某些类别的计算问题(比如模拟量子物理)提供指数型的加速
对于其他类别的问题而言,可以存在有用的加速。
[0005] 存在几种类型的量子计算机。来自1981年费曼(Feynman)的早期提议包括创建人工自旋晶格。后来是更复杂的提议,包括量子电路模型(其中逻辑以时序性方式被施加到量子比特)。在2000年,引入了计算模型以解决可满足性问题;基于绝热定理,将这种模型称为绝热量子计算。据信这种模型对于解决难优化问题和潜在的其他问题是有用的。
[0007] 基于超导材料构成的电路,存在固态量子比特。构成超导量子比特如何操作的基础的有两种超导效应:磁通量子化和约瑟芬隧穿效应。
[0008] 磁通量经由阿哈罗诺夫-玻姆效应(Aharonov-Bohm effect)被量子化,其中电荷载体在横越被磁通量穿过的导电回路时逐渐获得拓扑相。对于超导回路而言,电荷载体是数对电子(称为库珀对)。对于具有足够厚的超导材料的回路而言,量子力学规定库珀对逐渐获得为2π的整数倍的相。这于是约束了回路中所允许的磁通量。磁通量被量子化。回路中的电流由单波函数管控,并且为使该波函数在回路中的任一点处均为单值,使内部磁通量子化。换句话说,超导性并不是简单地不存在电阻,而是量子力学效应。
[0009] 约瑟芬隧穿效应是这样一种过程,即库珀对通过该过程穿越两个超导电极之间的障碍物(诸如,几纳米的绝缘间隙)。电流的量正弦式地取决于电极中的库珀对的两个群体之间的相位差。也就是说,跨越障碍物的相位差
[0010] 这些超导效应存在于不同配置中,并且产生不同类型的超导量子比特(包括磁通量、相位、电荷和混合量子比特)。这些不同类型的量子比特取决于回路的拓扑、约瑟芬结的放置和电路各部分的物理参数,诸如,电感、电容和约瑟芬结临界电流。
[0011] 超导量子处理器
[0012] 超导量子处理器中可包括多个超导量子比特。超导量子处理器可包括多个量子比特和关联的局部偏置装置,例如两个或更多个超导量子比特。超导量子处理器还可采用耦合器(即,耦合装置或耦合结构)以提供量子比特之间的通信耦合。超导量子处理器还可包括用于读出和控制一个或多个量子比特的状态的控制和读出装置。
[0013] 绝热量子计算
[0014] 绝热量子计算通常涉及通过逐渐改变哈密顿量使系统从已知的初始哈密顿量(该哈密顿量是特征值为系统的允许能量的算符)演化为最终哈密顿量。绝热演化的简单实例是初始哈密顿量与最终哈密顿量之间的线性内插。下式给出实例:
[0015] He=(1-s)Hi+sHf  (1)
[0016] 其中Hi是初始哈密顿量,Hf是最终哈密顿量,He是演化或瞬时哈密顿量,且s是控制演化速率的演化系数。随着系统的演化,演化系数s从0变为1,这样使得在开始时(即,s=0)演化哈密顿量He等于初始哈密顿量Hi,并且在结束时(即,s=1)演化哈密顿量He等于最终最终哈密顿量Hf。在演化开始之前,系统通常被初始化成处于初始哈密顿量Hi的基态,并且目标是使系统演化成使得该系统在演化结束时以最终哈密顿量Hf的基态结束。如果演化太快,则系统可能转变到更高能态(诸如,第一激发态)。在本系统和装置中,“绝热”演化是满足以下绝热条件的演化:
[0017]
[0018] 其中 是s的时间导数,g(s)是作为s的函数的系统的基态与第一激发态之间的能量差(本文中也称为“间隙大小”),并且δ是远小于1的系数。一般地,初始哈密顿量Hi和最终哈密顿量Hf不交换。即,[Hi,Hf]≠0。
[0019] 可将在绝热量子计算中改变哈密顿量的过程称为演化。如果变化(例如,s的变化)的速率足够低以至于系统始终处于演化哈密顿量的瞬时基态,则避免了在反交叉点处(即,当间隙大小最小时)的转变。上文给出了线性演化程序的实例。其他演化程序是有可能的,包括非线性演化程序、参数演化程序等等。关于绝热量子计算系统、方法和设备的进一步细节描述于(例如)美国专利7,135,701和7,418,283中。
[0020] 量子退火
[0021] 量子退火是可用来找到系统的低能态(通常优选地,基态)的计算方法。在概念上类似于经典的模拟退火,该方法依赖于以下基本原理:由于更低的能态更稳定,所以自然系统倾向于更低的能态。然而,虽然经典退火使用经典热涨落来将系统引导到低能态和理想地其全局能量最小值,但量子退火可将量子效应(诸如,量子隧穿)用作无序源以比经典退火更准确地和/或更快地达到全局能量最小值。在量子退火中,热效应和其他噪音可出现在退火之中。最终低能态可非为全局能量最小值。
[0022] 可将绝热量子计算视为量子退火的特例,对于此特例系统理想上以其基态开始并贯穿绝热演化保持处于其基态。因此,本领域技术人员将了解,量子退火系统和方法可一般地在绝热量子计算机上实施。贯穿本说明书和所附权利要求书,对量子退火的任何提及旨在涵盖绝热量子计算,除非上下文另有明确要求。
[0023] 在退火过程期间,量子退火将量子力学用作无序源。目标函数(诸如,优化问题)被编码于哈密顿量HP中,并且算法通过加上不与HP交换的无序哈密顿量HD来引入量子效应。一个实例情况是:
[0024] HE∝A(t)HD+B(t)HP,  (3)
[0025] 其中A(t)和B(t)是具有时间依赖性的包络函数。例如,A(t)在演化期间从大值变为基本上零,并且HE可以被看作类似于上文在绝热量子计算的情境中所描述的He的演化哈密顿量。通过去除HD(即,减小A(t))来缓慢地去除无序。因此,量子退火类似于绝热量子计算,因为系统以初始哈密顿量开始并且通过演化哈密顿量演化到最终“问题”哈密顿量HP(其基态对问题的解进行编码)。如果演化足够慢,则系统可安定处于全局最小值(即,精确解),或处于在能量上接近于精确解的局部最小值。可经由残余能量(与使用目标函数的精确解的差异)对演化时间来评定计算性能。计算时间是产生低于某个可接受阈值的残余能量所需的时间。在量子退火中,HP可对优化问题进行编码,并且因此HP在对解进行编码的量子比特的子空间中可以是对的,但系统不必总是保持处于基态。可精心制作HP的能量图景,这样使得其全局最小值是待求解的问题的答案,并且低的局部最小值是良好的近似值。
[0026] 在量子退火中逐渐减少无序哈密顿量HD(即,减小A(t))可遵循被称为退火程序的已定义程序。不同于绝热量子计算(其中系统以其基态开始并贯穿演化保持处于其基态),在量子退火中,系统贯穿整个退火程序可不保持处于其基态。因而,可将量子退火实施为启发式技术,其中低能态(所具有的能量接近于基态的能量)可提供问题的近似解。无序哈密顿量HD的去除可在已加上相同的哈密顿量之后发生。即,接通无序哈密顿量且然后关闭。发明内容
[0027] 本文中所描述的系统、装置、物品和方法总体涉及包括量子比特和耦合器的量子处理器。
[0028] 一种供在量子处理中使用的系统可概括为包括:至少一个非暂态处理器可读介质,其存储处理器可执行指令和数据中的至少一项;以及至少一个处理器,其通信地耦合到该至少一个非暂态处理器可读介质,并且其响应于执行处理器可执行指令和数据中的至少一项:致使呈现包括一组用户可选逻辑图的用户界面,用户可从该组用户可选逻辑图中进行选择以用于将第一问题嵌入于量子处理器中,该组用户可选逻辑图包括第一和至少第二逻辑图,该第二逻辑图不同于该第一逻辑图;以及响应于指示选择用户可选逻辑图中的一者的选择项(selection),致使在量子处理器的硬件图中形成量子处理器的许多量子比特链,该硬件图对应于逻辑图中的选定者。
[0029] 至少一个处理器可包括至少一个数字处理器,并且至少一个数字处理器可致使呈现多个用户可选逻辑图的图形表示。至少一个处理器可包括至少一个数字处理器,并且至少一个数字处理器可致使呈现多个用户可选逻辑图的文本表示。至少一个处理器可包括至少一个数字处理器,并且至少一个数字处理器可致使在每个量子比特链的链长度与每个量子比特链在量子处理器的至少第一单位晶胞部分中的位置两方面有规律地在量子处理器上的硬件图中形成量子比特链。至少一个处理器可包括至少一个数字处理器,并且至少一个数字处理器可致使量子处理器的多个耦合器中的每一者在每个量子比特链中的相应数对量子比特之间施加强磁耦合以形成相应量子比特链。至少一个数字处理器可通信地耦合以经由将控制信号施加到耦合器的控制系统来控制量子处理器,这些控制信号中的至少一些被施加到耦合器以在将第一问题嵌入于量子处理器中之前建立所选的逻辑图。至少一个数字处理器可位于控制系统的远端、位于与控制系统不同的室中。至少一个数字处理器可致使在所述量子比特链中的至少一个量子比特链中的至少一对量子比特之间的耦合值被分布于通信地耦合这对量子比特中的量子比特的两个或更多个耦合器上。每个量子比特链可包括相应的逻辑量子比特,并且至少一个数字处理器可进一步致使将局部偏置值施加到逻辑量子比特中的每一者。至少一个数字处理器可进一步致使所述量子比特链中的至少一个量子比特链的局部偏置值被分布于相应量子比特链的两个或更多个量子比特上。
[0030] 一种供在量子处理中使用的系统可概括为包括:至少一个非暂态处理器可读介质,其存储处理器可执行指令和数据中的至少一项;以及至少一个处理器,其通信地耦合到该至少一个非暂态处理器可读介质,并且其响应于执行处理器可执行指令和数据中的至少一项:致使呈现包括许多个用户可设定参数的用户界面以指定用户定义的逻辑图;响应于指定用户可设定参数,致使在量子处理器的硬件图中形成量子处理器的许多量子比特链,该硬件图对应于指定的用户可设定参数。
[0031] 至少一个处理器可致使呈现包括作为许多个用户可设定参数的链长度、链形状和重复模式的用户界面,以指定用户定义的逻辑图,并且可致使至少部分地基于由用户指定的链长度值、链形状值和重复模式值在量子处理器的硬件图中形成量子处理器的许多量子比特链。至少一个处理器可包括至少一个数字处理器,并且至少一个数字处理器可致使在每个量子比特链的链长度与每个量子比特链在量子处理器的至少第一单位晶胞部分中的位置两方面有规律地在量子处理器上的硬件图中形成量子比特链。至少一个处理器可包括至少一个数字处理器,并且至少一个数字处理器可致使量子处理器的多个耦合器中的每一者在每个量子比特链中的相应数对量子比特之间施加强铁磁耦合以形成相应量子比特链。至少一个数字处理器可通信地耦合以经由将控制信号施加到耦合器的控制系统来控制量子处理器,这些控制信号中的至少一些被施加到耦合器以在将第一问题嵌入于量子处理器中之前建立逻辑图。至少一个数字处理器可位于控制系统的远端、位于与控制系统不同的室中。至少一个数字处理器可致使在所述量子比特链中的至少一个量子比特链中的至少一对量子比特之间的耦合值被分布于通信地耦合这对量子比特中的量子比特的两个或更多个耦合器上。每个量子比特链可包括相应的逻辑量子比特,并且至少一个数字处理器可进一步致使将局部偏置值施加到逻辑量子比特中的每一者。至少一个数字处理器可进一步致使所述量子比特链中的至少一个量子比特链的局部偏置值被分布于相应量子比特链的两个或更多个量子比特上。
[0032] 一种供在量子处理中使用的系统可概括为包括:至少一个非暂态处理器可读介质,其存储处理器可执行指令和数据中的至少一项;以及至少一个处理器,其通信地耦合到该至少一个非暂态处理器可读介质,并且其响应于执行处理器可执行指令或数据中的该至少一项:致使呈现允许用户指定问题图的用户界面;响应于由用户指定问题图,至少部分地基于问题图从多个逻辑图中选择一个逻辑图;以及致使在量子处理器的硬件图中形成量子处理器的许多量子比特链,该硬件图对应于逻辑图中的选定者。
[0033] 至少一个处理器可包括至少一个数字处理器,并且至少一个数字处理器可致使呈现多个问题图的图形表示。至少一个处理器可包括至少一个数字处理器,并且至少一个数字处理器可致使呈现多个问题图的文本表示。至少一个处理器可包括至少一个数字处理器,并且至少一个数字处理器可致使呈现允许用户绘制问题图的表示的绘图模板。至少一个处理器可包括至少一个数字处理器,并且至少一个数字处理器可致使在每个量子比特链的链长度与每个量子比特链在量子处理器的至少第一单位晶胞部分中的位置两方面有规律地在量子处理器上的硬件图中形成量子比特链。至少一个处理器可包括至少一个数字处理器,并且至少一个数字处理器可致使量子处理器的多个耦合器中的每一者在每个量子比特链中的相应数对量子比特之间施加强铁磁耦合以形成相应量子比特链。至少一个数字处理器可通信地耦合以经由将控制信号施加到耦合器的控制系统来控制量子处理器,这些控制信号中的至少一些被施加到耦合器以在将第一问题嵌入于量子处理器中之前建立所选的逻辑图。至少一个数字处理器可位于控制系统的远端、位于与控制系统不同的室中。至少一个数字处理器可致使在所述量子比特链中的至少一个量子比特链中的至少一对量子比特之间的耦合值被分布于通信地耦合这对量子比特中的量子比特的两个或更多个耦合器上。每个量子比特链可包括相应的逻辑量子比特,并且至少一个数字处理器可进一步致使将局部偏置值施加到逻辑量子比特中的每一者。至少一个数字处理器可进一步致使所述量子比特链中的至少一个量子比特链的局部偏置值被分布于相应量子比特链的两个或更多个量子比特上。
[0034] 一种供在量子处理中使用的系统可概括为包括:至少一个非暂态处理器可读介质,其存储处理器可执行指令和数据中的至少一项;至少一个处理器,其通信地耦合到该至少一个非暂态处理器可读介质,并且其响应于执行处理器可执行指令或数据中的该至少一项:致使呈现允许用户在第一时间指定超立方图的尺寸的第一值的用户界面;以及至少部分地基于超立方图的尺寸的第一值,致使在量子处理器的硬件图中形成量子处理器的第一数目的量子比特链以在量子处理器的硬件图中实施第一逻辑图,该第一逻辑图对应于具有由第一值指定的尺寸的超立方图。
[0035] 至少一个处理器可进一步:致使呈现允许用户在第二时间指定超立方图的尺寸的第二值的用户界面,该第二值不同于该第一值并且该第二时间不同于该第一时间;以及至少部分地基于超立方图的尺寸的第二值,可致使在量子处理器的硬件图中形成量子处理器的第二数目的量子比特链以在量子处理器的硬件图中实施第二逻辑图,该第二逻辑图对应于具有由第二值指定的尺寸的超立方图。该第二值可小于该第一值,并且至少一个处理器可致使超立方图收拢。该第二值可小于该第一值,并且至少一个处理器可致使超立方图展开。至少一个处理器可包括至少一个数字处理器,并且至少一个数字处理器可致使呈现一组整数和整数输入字段中的至少一项以指定超立方图的尺寸。至少一个处理器可包括至少一个数字处理器,并且至少一个数字处理器可致使在每个量子比特链的链长度与每个量子比特链在量子处理器的至少第一单位晶胞部分中的位置两方面有规律地在量子处理器上的硬件图中形成量子比特链。至少一个处理器可包括至少一个数字处理器,并且至少一个数字处理器可致使量子处理器的多个耦合器中的每一者在每个量子比特链中的相应数对量子比特之间施加强铁磁耦合以形成相应量子比特链。至少一个数字处理器可通信地耦合以经由将控制信号施加到耦合器的控制系统来控制量子处理器,这些控制信号中的至少一些被施加到耦合器以在将第一问题嵌入于量子处理器中之前建立所选的逻辑图。至少一个数字处理器可位于控制系统的远端、位于与控制系统不同的室中。至少一个数字处理器可致使在所述量子比特链中的至少一个量子比特链中的至少一对量子比特之间的耦合值被分布于通信地耦合这对量子比特中的量子比特的两个或更多个耦合器上。每个量子比特链可包括相应的逻辑量子比特,并且至少一个数字处理器可进一步致使将局部偏置值施加到逻辑量子比特中的每一者。至少一个数字处理器可进一步致使所述量子比特链中的至少一个量子比特链的局部偏置值被分布于相应量子比特链的两个或更多个量子比特上。
[0036] 一种量子处理系统可概括为包括:至少一个量子处理器,其包括多个量子比特和多个耦合器;至少一个控制系统,其通信地耦合到该至少一个量子处理器以在将问题嵌入于量子处理器的硬件图中之前选择性地形成量子比特链以将具有第一大小n的第一逻辑图嵌入于量子处理器的硬件图的至少一个单位晶胞中,其中可用于嵌入问题的逻辑图中的量子比特的数目等于2n,可用于嵌入问题的量子比特之间的耦合器的数目等于n*2(n-1),并且在至少一个单位晶胞中且入射于至少一个单位晶胞中的每个量子比特上的边的数目是n。
[0037] 第一逻辑图可以是具有大小n的超立方图。超立方图可以具有大小4,并且可用于将问题嵌入于第一逻辑图中的每个量子比特可最接近四个耦合器,这四个耦合器各自可用于嵌入问题。量子处理系统可进一步包括:至少一个非暂态处理器可读介质,其存储处理器可执行指令和数据中的至少一项;以及至少一个处理器,其通信地耦合到该至少一个非暂态处理器可读介质,并且其响应于执行处理器可执行指令和数据中的至少一项致使呈现允许用户在将第一问题嵌入于第一逻辑图中之前指定第一逻辑图的至少一个方面的用户界面。用户界面可包括以下各项中的至少一项:用于从一组用户可选逻辑图中进行选择的至少一个用户界面元件,用户可从该组用户可选逻辑图中进行选择以用于将第一问题嵌入于量子处理器中;用于指定用户定义的逻辑图的许多个用户可设定参数的至少一个用户界面元件;用于指定问题图的至少一个用户界面元件;或用于指定超立方图的尺寸的值的至少一个用户界面元件。
[0038] 一种在包括彼此通信地耦合的量子处理器(该量子处理器包括多个量子比特和多个耦合器,其中每个耦合器提供该多个量子比特中的两者之间的可控通信耦合)与至少一个基于处理器的装置两者的混合型计算机中操作的方法可概括为包括:呈现包括一组用户可选逻辑图的用户界面,用户可从该组用户可选逻辑图中进行选择以用于将第一问题嵌入于量子处理器中,该组用户可选逻辑图包括第一和至少第二逻辑图,该第二逻辑图不同于该第一逻辑图;以及响应于指示选择用户可选逻辑图中的一者的选择项,根据逻辑图中的选定者在量子处理器的硬件图中形成许多量子比特链。
[0039] 该方法可进一步包括:致使呈现多个用户可选逻辑图的图形表示。该方法可进一步包括致使呈现多个用户可选逻辑图的文本表示。该方法可进一步包括:致使在每个量子比特链的链长度与每个量子比特链在量子处理器的至少第一单位晶胞部分中的位置两方面有规律地在量子处理器上的硬件图中形成量子比特链。该方法可进一步包括:致使量子处理器的该多个耦合器的子集中的每一者在每个量子比特链中的相应数对量子比特之间施加强铁磁耦合以形成相应量子比特链。至少一个基于处理器的装置可通信地耦合以经由控制系统来控制量子处理器,并且该方法可进一步包括:将控制信号施加到耦合器,其中,这些控制信号中的至少一些被施加到耦合器以在将第一问题嵌入于量子处理器中之前建立所选的逻辑图。该方法可进一步包括:致使在所述量子比特链中的至少一个量子比特链中的至少一对量子比特之间的耦合值被分布于通信地耦合这对量子比特中的量子比特的两个或更多个耦合器上。该方法可进一步包括:将用于相应的逻辑量子比特的局部偏置值施加到该相应的逻辑量子比特,该相应的逻辑量子比特包括相应量子比特链。该方法可进一步包括:将用于相应的逻辑量子比特的局部偏置值分布于在相应量子比特链中的两个或更多个量子比特上,该相应的逻辑量子比特包括相应量子比特链。
[0040] 一种在包括彼此通信地耦合的量子处理器(该量子处理器包括多个量子比特和多个耦合器,其中每个耦合器提供该多个量子比特中的两者之间的可控通信耦合)与至少一个基于处理器的装置两者的混合型计算机中操作的方法可概括为包括:呈现包括许多个用户可设定参数的用户界面以指定用户定义的逻辑图;响应于指定用户可设定参数,在量子处理器的硬件图中形成许多量子比特链,该硬件图对应于指定的用户可设定参数。
[0041] 该方法可进一步包括:致使呈现包括作为许多个用户可设定参数的链长度、链形状和重复模式的呈现的用户界面,以指定用户定义的逻辑图,并且至少部分地基于由用户指定的链长度值、链形状值和重复模式值在量子处理器的硬件图中形成许多量子比特链。该方法可进一步包括:在每个量子比特链的链长度与每个量子比特链在量子处理器的至少第一单位晶胞部分中的位置两方面有规律地在量子处理器的硬件图中形成许多量子比特链。该方法可进一步包括:致使量子处理器的该多个耦合器的子集中的每一者在每个量子比特链中的相应数对量子比特之间施加强铁磁耦合以形成相应量子比特链。至少一个基于处理器的装置可通信地耦合以经由将控制信号施加到耦合器的控制系统来控制量子处理器,这些控制信号中的至少一些被施加到耦合器以在将第一问题嵌入于量子处理器中之前建立用户定义的逻辑。该方法可进一步包括:致使在所述量子比特链中的至少一个量子比特链中的至少一对量子比特之间的耦合值被分布于通信地耦合这对量子比特中的量子比特的两个或更多个耦合器上。该方法可进一步包括:将用于相应的逻辑量子比特的局部偏置值施加到该相应的逻辑量子比特,该相应的逻辑量子比特包括相应量子比特链。该方法可进一步包括:将用于相应的逻辑量子比特的局部偏置值分布于在相应量子比特链中的两个或更多个量子比特上,该相应的逻辑量子比特包括相应量子比特链。
[0042] 一种在包括彼此通信地耦合的量子处理器(该量子处理器包括多个量子比特和多个耦合器,其中每个耦合器提供该多个量子比特中的两者之间的可控通信耦合)与至少一个基于处理器的装置两者的混合型计算机中操作的方法可概括为包括:致使呈现允许用户在第一时间指定超立方图的尺寸的第一值的用户界面;以及至少部分地基于超立方图的尺寸的第一值,致使在量子处理器的硬件图中形成量子处理器的第一数目的量子比特链以在量子处理器的硬件图中实施第一逻辑图,该第一逻辑图对应于具有由第一值指定的尺寸的超立方图。
[0043] 该方法可进一步包括:致使呈现允许用户在第二时间指定超立方图的尺寸的第二值的用户界面,该第二值不同于该第一值并且该第二时间不同于该第一时间;以及至少部分地基于超立方图的尺寸的第二值,致使在量子处理器的硬件图中形成量子处理器的第二数目的量子比特链以在量子处理器的硬件图中实施第二逻辑图,该第二逻辑图对应于具有由第二值指定的尺寸的超立方图。该方法可进一步包括:当第二值小于第一值时,收拢超立方图,且至少一个处理器。该方法可进一步包括:当第二值小于第一值时,展开超立方图。该方法可进一步包括:呈现一组整数或整数输入字段中的至少一项以指定超立方图的尺寸。该方法可进一步包括:在每个量子比特链的链长度与每个量子比特链在量子处理器的至少第一单位晶胞部分中的位置两方面有规律地在量子处理器的硬件图中形成量子比特链。该方法可进一步包括:致使量子处理器的该多个耦合器的子集中的每一者在每个量子比特链中的相应数对量子比特之间施加强铁磁耦合以形成相应量子比特链。至少一个基于处理器的装置可通信地耦合以经由将控制信号施加到耦合器的控制系统来控制量子处理器,这些控制信号中的至少一些被施加到耦合器以在将第一问题嵌入于量子处理器中之前建立所选的逻辑图。至少一个基于处理器的装置可致使在所述量子比特链中的至少一个量子比特链中的至少一对量子比特之间的耦合值被分布于通信地耦合这对量子比特中的量子比特的两个或更多个耦合器上。该方法可进一步包括:将用于相应的逻辑量子比特的局部偏置值施加到该相应的逻辑量子比特,该相应的逻辑量子比特包括相应量子比特链。至少一个数字处理器可进一步致使所述量子比特链中的至少一个量子比特链的局部偏置值被分布于相应量子比特链的两个或更多个量子比特上。
[0044] 一种量子处理器可概括为包括:多个单位晶胞,该多个单位晶胞平铺于某个区域上,这样使得每个单位晶胞定位成邻近于至少一个其他单位晶胞,每个单位晶胞包括:第一组量子比特、第二组量子比特、第三组量子比特、第四组量子比特,第一组量子比特、第二组量子比特、第三组量子比特、第四组量子比特中的每一者具有相应主轴,第一组中的量子比特的主轴沿其长度的至少第一部分彼此平行,第二组中的量子比特的主轴沿其长度的至少第一部分彼此平行,第三组中的量子比特的主轴沿其长度的至少第一部分彼此平行,并且第四组中的量子比特的主轴沿其长度的至少第一部分彼此平行,第一组量子比特中的量子比特的主轴不平行于第二组量子比特中的量子比特的主轴,第二组量子比特中的量子比特的主轴不平行于第三组量子比特中的量子比特的主轴,第三组量子比特中的量子比特的主轴不平行于第四组量子比特中的量子比特的主轴,第一组量子比特中的每个量子比特与第二组量子比特中的至少一个量子比特和第四组量子比特中的至少一个量子比特交叉,第三组量子比特中的每个量子比特与第二组量子比特中的至少一个量子比特和第四组量子比特中的至少一个量子比特交叉,并且对于每个单位晶胞而言,相应单位晶胞的量子比特中没有一者与单位晶胞中的任一其他者的任一相应量子比特交叉;第一组晶胞内耦合器,其包括:第一组晶胞内耦合器的第一子集,其中第一组晶胞内耦合器的第一子集中的每个耦合器定位成最接近相应点,在该相应点处第一组量子比特中的相应一个量子比特与第二组量子比特中的量子比特中的一者交叉并提供第一组量子比特中的量子比特与第二组量子比特中的相应量子比特之间的可控通信耦合;第一组晶胞内耦合器的第二子集,其中第一组晶胞内耦合器的第二子集中的每个耦合器定位成最接近相应点,在该相应点处第二组量子比特中的相应一个量子比特与第三组量子比特中的量子比特中的一者交叉并提供第二组量子比特中的量子比特与第三组量子比特中的相应量子比特之间的可控通信耦合;第一组晶胞内耦合器的第三子集,其中第一组晶胞内耦合器的第三子集中的每个耦合器定位成最接近相应点,在该相应点处第三组量子比特中的相应一个量子比特与第四组量子比特中的量子比特中的一者交叉并提供第三组量子比特中的量子比特与第四组量子比特中的相应量子比特之间的可控通信耦合;第一组晶胞内耦合器的第四子集,其中第一组晶胞内耦合器的第四子集中的每个耦合器定位成最接近相应点,在该相应点处第四组量子比特中的相应一个量子比特与第一组量子比特中的量子比特中的一者交叉并提供第四组量子比特中的量子比特与第一组量子比特中的相应量子比特之间的可控通信耦合;以及第二组晶胞内耦合器,其中第二组晶胞内耦合器中的每个耦合器定位成最接近相应点,在该相应点处相应一组量子比特中的每个至少一个量子比特与该相应一组量子比特中的至少一个其他量子比特交叉并提供该相应一组量子比特中的至少一个量子比特与该相应一组量子比特中的至少一个其他量子比特之间的可控通信耦合。
[0045] 第一组的量子比特的主轴的长度的第一部分可以是大部分;第二组的量子比特的主轴的长度的第一部分可以是大部分;第三组的量子比特的主轴的长度的第一部分可以是大部分;并且第四组的量子比特的主轴的长度的第一部分可以是大部分。量子处理器可包括多层式超导集成电路。与第一组量子比特中的至少一个其他量子比特交叉的第一组量子比特中的至少一个量子比特可具有基本上Z状轮廓。该第一组量子比特中的至少一个量子比特所交叉的该第一组中的至少一个其他量子比特可具有基本上Z状轮廓,并且是该第一组中的至少一个量子比特的Z状轮廓的镜像。第一组量子比特中的每个量子比特的相应主轴可垂直于第二组量子比特中的每个量子比特的相应主轴,这样使得第一组量子比特中的每个量子比特与第二组量子比特中的至少一个量子比特垂直地交叉。量子处理器可进一步包括:一组晶胞间耦合器,其中该组晶胞间耦合器中的每个晶胞间耦合器定位在至少一个邻近单位晶胞中的一对量子比特之间,并且提供该至少一个邻近单位晶胞中的这对量子比特之间的可控通信耦合。量子处理器可进一步包括:一组晶胞间耦合器,其中该组晶胞间耦合器中的每个晶胞间耦合器定位在至少一个平或垂直邻近的单位晶胞中的一对量子比特之间,并且提供水平或垂直邻近的单位晶胞中的这对量子比特之间的可控通信耦合。
[0046] 一种在包括彼此通信地耦合的量子处理器(该量子处理器包括多个量子比特和经由至少一个基于处理器的装置用于该量子处理器的多个耦合器,其中第一配置和第二配置对应于目标函数)与至少一个基于处理器的装置两者的混合型计算机中操作的方法可概括为包括:经由演化子系统来使量子处理器演化;以及经由读出子系统来读出量子处理器的多个量子比特中的量子比特的状态,其中该多个量子比特中的量子比特的状态对应于第一多个样本中的一个样本。附图说明
[0047] 在附图中,相同的参考数字标识类似的元件或动作。附图中的元件的大小和相对位置未必按比例绘制。例如,各种元件的形状和角度未必按比例绘制,并且可任意放大和定位这些元件中的一些以改进附图易读性。此外,如所绘制的元件的特定形状未必旨在传达关于特定元件的实际形状的任何信息,并且可仅仅是为了在附图中易于辨认而被选择。
[0048] 图1是根据目前描述的系统、装置、物品和方法的示例性混合型计算系统的示意图,该混合型计算系统包括数字处理器和量子处理器。
[0049] 图2展示根据目前描述的系统、装置、物品和方法的示例性超导量子处理器的一部分。
[0050] 图3是根据目前描述的系统、装置、物品和方法的示例性单位晶胞的示意图,该单位晶胞形成量子处理器架构的基础。
[0051] 图4是展示根据目前描述的系统、装置、物品和方法的在图3的量子处理器架构中的量子比特之间实现的互连的量子比特图。
[0052] 图5至图7是展示根据目前描述的系统、装置、物品和方法的量子处理器架构中的量子比特的嵌入式拓扑的量子比特图。
[0053] 图8至图11是展示根据目前描述的系统、装置、物品和方法的逻辑图的相邻矩阵的曲线图,这些逻辑图分别对应于图4至图7中的嵌入式拓扑。
[0054] 图12是示出根据目前描述的系统、装置、物品和方法的通过成功地应用嵌入式拓扑方法来减少家族图的过程的示意图。
[0055] 图13是展示根据目前描述的系统、装置、物品和方法的量子处理器架构中的量子比特的嵌入式拓扑的量子比特图。
[0056] 图14是根据目前描述的系统、装置、物品和方法的示例性单位晶胞的示意图,该单位晶胞形成量子处理器架构的至少一部分。
[0057] 图15是示出根据目前描述的系统、装置、物品和方法的计算系统中的高级操作方法的流程图,该计算系统包括一个或多个量子处理器以校正该一个或多个量子处理器的耦合器中的偏置。
[0058] 图16是示出根据目前描述的系统、装置、物品和方法的计算系统中的高级操作方法的流程图,该计算系统包括一个或多个量子处理器以校正该一个或多个量子处理器的逻辑量子比特中的偏置。
[0059] 图17是示出根据目前描述的系统、装置、物品和方法的使用嵌入式拓扑用于量子处理器的方法的流程图。
[0060] 图18是示出根据目前描述的系统、装置、物品和方法的使用嵌入式拓扑用于量子处理器的方法的流程图。
[0061] 图19是示出根据目前描述的系统、装置、物品和方法的选择嵌入式拓扑用于量子处理器的方法的流程图。

具体实施方式

[0062] 在以下描述中,包括一些特定细节以提供对各种所公开的实施例的透彻理解。然而,相关领域技术人员将认识到,可在没有这些特定细节中的一者或多者的情况下或使用其他方法、部件、材料等实践实施例。在其他例子中,未详细示出或描述与量子处理器相关联的众所周知的结构(诸如,量子装置、耦合器和包括微处理器及驱动电路的控制系统)以避免不必要地模糊对本方法的实施例的描述。在本说明书和所附权利要求书通篇中,词语“(一个)元件”和“(多个)元件”用来涵盖但不限于与量子处理器相关联的所有此类结构、系统和装置以及此类结构、系统和装置的相关可编程参数。
[0063] 除非上下文另有要求,否则在以下的说明书和权利要求书通篇中,词语“包括”及其变体(诸如,“包含(comprises/comprising)”将从开放、包括性意义上解释,即解释为“包括但不限于”。
[0064] 本说明书通篇中对“一个实施例”、“一实施例”、“另一个实施例”、“一个实例”、“一实例”或“另一个实例”的提及意指关于该实施例或实例所描述的特定指涉物特征、结构或特性被包括在至少一个实施例或实例中。因此,在本说明书通篇中的各处出现短语“在一个实施例中”、“在一实施例中”、“在另一个实施例中”等等未必全部指代同一个实施例或实例。此外,在一个或多个实施例或实例中,特定特征、结构或特性可以任何合适的方式加以组合。
[0065] 应注意,如说明书和所附权利要求书中所使用,除非上下文另有明确指示,否则单数形式“一(a/an)”和“所述/该(the)”包括复数个指涉物。因此,例如,对包括“量子处理器”的问题求解系统的提及包括单个量子处理器或者两个或更多个量子处理器。还应注意,除非上下文另有明确指示,否则术语“或”一般地是在包括“和/或”的其意义上采用的。
[0066] 本文中提供的标题仅仅是为了方便,而非解释实施例的范围或意义。
[0067] 本系统、装置、物品和方法涉及包括量子比特和耦合器的量子处理器。在一些实例中,包括量子处理器的混合型计算机基于该量子处理器的硬件图向用户(或调用应用程序)呈现新的逻辑图。通过称为嵌入式拓扑的技术创建此新的逻辑图。在一些实例中,新的逻辑图包括更高的平均连接度。在一些实例中,新的逻辑图允许混合型计算机通过改变动态范围(由该动态范围指定内部的问题哈密顿量参数)来以增加的精确度定义量子处理器上的问题。
[0068] 本公开包括用于包括量子比特和耦合器的量子处理器的设计、布局和架构及用于操作这些量子处理器的技术。图1包括混合型计算机,该混合型计算机包括量子处理器。图2至图7包括量子处理器的部分的实例。具体地,图5至图7示出了嵌入式拓扑。图8至图11展示了对应于图4至图7中的拓扑的逻辑图的相邻矩阵。图12是示出使用嵌入式拓扑方法来减少家族图的过程的示意图。图13是附加的嵌入式拓扑。图14包括量子处理器的一部分的实例,该部分形成在本文中被命名为示例性超立方图的部分。图15和图16包括用于部分地定义量子处理器中的嵌入式拓扑的操作方法的实例。图17、图18和图19包括使用支持嵌入式拓扑的量子处理器的方法的实例。
[0069] 图1展示了根据本系统、方法和装置的计算系统10,该计算系统包括经由接口耦合到量子计算机150的数字计算机105。示出的是示例性数字计算机105,该数字计算机包括可用来执行本系统和方法中所描述的经典数字处理任务的数字处理器。相关领域技术人员将了解,可以使用其他数字计算机配置实践本系统和方法,这些其他数字计算机配置包括手持式装置、多处理器系统、基于微处理器或可编程消费者电子产品、个人计算机(“PC”)、网络PC、微型计算机、主计算机等等。有时将在本文中以单数提及数字计算机105,但这并非旨在将应用限制到单数数字计算机。也可以在分布式计算环境中实践本系统和方法,其中由远程处理装置执行任务或数组处理器可读指令,这些远程处理装置通过通信网络被链接。在分布式计算环境中,数组处理器可读指令可位于本端存储器存储装置与远端存储器存储装置两者中。
[0070] 数字计算机105可包括至少一个处理器(例如,中央处理器单元110)、至少一个系统存储器120和耦合各种系统部件(包括将系统存储器120耦合到中央处理器单元110)的至少一个系统总线117。
[0071] 处理器可以是任何逻辑处理单元,诸如一个或多个单核或多核微处理器、中央处理单元(“CPU”)、数字信号处理器(“DSP”)、专用集成电路(“ASIC”)、可编程逻辑单元、可编程门阵列等。除非另有描述,否则图1中示出的各种区的构造和操作具有常规设计。结果,本文中无需进一步详细描述此类区块,因为这些将为相关领域技术人员所理解。
[0072] 系统总线117可以采用任何已知的总线结构或架构,包括具有存储器控制器的存储器总线、外围总线和局部总线。系统存储器120可包括非易失性存储器(诸如,只读存储器(“ROM”))和易失性存储器(诸如,随机存取存储器(“RAM”)(未示出))。可以形成ROM的一部分的基本输入/输出系统(“BIOS”)121包含帮助在数字计算机105内的元件之间传递信息(诸如,在启动期间)的基本路径。
[0073] 数字计算机105还可包括其他非易失性存储器115。非易失性存储器115可采取多种形式,包括:用于从硬盘进行读取和写入到硬盘的硬盘驱动器、用于从可移除式光盘进行读取和写入到可移除式光盘的光盘驱动器和/或用于从磁盘进行读取和写入到磁盘的磁盘驱动器。光盘可以是CD-ROM或DVD,而磁盘可以是磁性软盘或软磁盘。非易失性存储器115可经由系统总线117与数字处理器通信,并且可包括耦合到系统总线117的适当接口或控制器116。非易失性存储器115可充当处理器可读指令(在一些实例中,其被安排在程序模块中)、数据结构和用于数字计算机105的其他数据的长期存储器。虽然已将数字计算机105描述为采用硬盘、光盘和/或磁盘,但相关领域技术人员将了解,可采用其他类型的非易失性计算机可读介质,诸如磁带盒、快闪存储卡、Bernoulli卡盘、快闪存储器、ROM、智能卡等。
[0074] 各种处理器可读指令和/或数据均可以存储在系统存储器120中。例如,系统存储器120可存储操作系统123和服务器模块127。在一些实例中,服务器模块127包括用于与远端客户端通信并对资源(包括数字计算机105和量子计算机150上的资源)的使用进行调度的指令。例如,网络服务器应用程序和/或网络客户端或浏览器应用程序用于准许数字计算机105经由互联网、公司内部网或其他网络与多个源以及与在服务器计算机上执行的其他服务器应用程序交换数据。
[0075] 在一些实例中,系统存储器120可存储计算模块131以向量子计算机150执行预处理、共处理和后处理。在一些实例中,根据一个不同模块中的数组指令来完成后处理。在一些实例中,计算模块131用来按照本文中公开的方法来请求、接收和使用来自量子计算机的结果。根据本系统和方法,系统存储器120可存储一组量子计算机接口模块135,该组量子计算机接口模块可操作以与量子计算机150交互。在一些实例中,计算机接口模块135包括用于编程子系统和/或演化子系统的数组处理器可读指令。虽然在图1中被示为存储在系统存储器120中,但所示出的模块和其他数据也可以存储在别处(包括存储在非易失性存储器115中)。
[0076] 量子计算机150被提供在隔离环境(未示出)中以庇护量子计算机的内部元件使其免遭热、磁场等等。量子计算机包括模拟处理器。模拟处理器的实例是包括本文中所论述的量子比特的量子处理器140。经由量子比特控制系统165来控制量子比特。经由控制系统160读出量子比特。量子计算机还包括耦合器。经由耦合器控制系统170来控制耦合器。在一些实例中,量子比特控制系统165和耦合器控制系统170用来对量子处理器140实施如本文中所描述的量子退火。读出量子比特产生了输出值或结果。这些结果被馈送到数字计算机105中的各种模块(包括服务器模块127、计算模块131或量子计算机接口模块135)、存储在非易失性存储器115中、通过网络被传回等等。在一些实例中,量子计算机(包括比如量子比特控制系统165的部件)位于数字计算机105的远端。例如,数字计算机105位于与控制系统165不同的室中。
[0077] 计算系统100可进一步包括指令的逻辑图集合或软件模块137,该指令的逻辑图集合或软件模块定义或/和使用量子处理器的逻辑。
[0078] 计算系统100可进一步包括指令的量子处理器误差校正集合或软件模块139。在一些实例中,指令的量子处理器误差校正集合或软件模块139对量子处理器的读出结果执行后处理。在一些实例中,指令的量子处理器误差校正集合或软件模块139执行对量子处理器的误差校正或“垫补”。指令的量子处理器误差校正集合或软件模块139可(例如)识别量子装置中朝+1或-1状态的偏置,并且校正此类偏置。指令的量子处理器误差校正集合或软件模块334可由多种基于处理器的装置执行,例如与特定量子处理器(其为误差校正的对象)相关联的控制系统或计算机。
[0079] 在一些实例中,数字计算机105可以在联网环境中使用至少一个客户端计算机系统的逻辑连接来操作。在一些实例中,数字计算机105经由逻辑连接耦合到至少一个数据库系统。可使用任何数字通信手段来形成这些逻辑连接,例如通过网络(诸如,局域网(“LAN”)或广域网(“WAN”)(包括例如互联网)。联网环境可包括有线或无线企业范围的计算机网络、内部网络、外联网和/或互联网。其他实例可包括其他类型的通信网络,诸如电信网络、蜂窝网络、寻呼网络和其他移动网络。经由逻辑连接所发送或接收的信息可以进行加密或可以不进行加密。当用于LAN联网环境中时,数字计算机101可通过适配器或网络接口卡(“NIC”)(通信地链接到总线117)连接到LAN。当用于WAN联网环境中时,数字计算机105可包括接口和数据机(未示出)或用于通过WAN建立通信的装置(诸如,NIC)。另外或替代性地,可采用非联网通信。
[0080] 根据目前描述的系统、装置、物品和方法的一些实例,量子处理器可设计成执行量子退火和/或绝热量子计算。在量子退火的一些实例中,可由演化哈密顿量对量子处理器建模。演化哈密顿量与第一项和第二项的和成比例,该第一项与问题哈密顿量成比例,且该第二项与无序哈密顿量成比例。如先前所论述,典型演化可由方程式(4)表示:
[0081] HE∝A(t)HD+B(t)HP  (4)
[0082] 其中HP是问题哈密顿量,无序哈密顿量是HD,HE是演化或瞬时哈密顿量,并且A(t)和B(t)是控制演化速率的演化系数的实例。一般而言,演化系数从0变化到1。在一些实施例中,将时变演化系数置于问题哈密顿量上。普通的无序哈密顿量是:
[0083]
[0084] 其中N表示量子比特的数目, 是第i个量子比特的泡利x矩阵,且Δi是第i个量子比特中引发的单量子比特隧穿劈裂。此处, 项是“非对角”项的实例。普通的问题哈密顿量包括与对角单量子比特项成比例的第一分量和与对角多量子比特项成比例的第二分量。问题哈密顿量(例如)可以具有以下形式:
[0085]
[0086] 其中N表示量子比特的数目, 是第i个量子比特的泡利z矩阵,hi是耦合到每个量子比特中的局部场(即,局部偏置值),Jij是耦合值,且ε是HP的某个特征性能量标度。此处,和 项是“对角”项的实例。前者是单量子比特项,且后者是双量子比特项。应注意,矩阵的乘积(诸如,泡利x矩阵和泡利z矩阵)是张量积。本说明书通篇中,术语“问题哈密顿量”和“最终哈密顿量”可互换地使用。可以多种不同方式来物理地实现诸如分别在方程式(5)和(6)中的HD和HP的哈密顿量。特定实例由超导量子比特的实施方式来实现。
[0087] 图2是示例性超导量子处理器200的一部分的示意图,该超导量子处理器设计成用于量子退火(和/或绝热量子计算)部件,这些量子退火部件可用来实施本系统和装置。图2中所示出的超导量子处理器200的这部分包括两个超导量子比特201和202。还示出了在量子比特201与202之间的可调谐耦合器210。耦合器210提供ZZ耦合或对角耦合。即,耦合器210提供可调谐的两两耦合件或2-局部互动件。虽然图2中所示出的量子处理器200的这部分仅包括两个量子比特201、202和一个耦合器210,但本领域技术人员将了解,量子处理器
200可包括任何数目的量子比特和任何数目的耦合其间的信息的耦合器。量子比特201、202通常采取包括超导材料的闭合路径或闭合回路的物理结构的形式,该闭合路径或闭合回路被一个或多个约瑟芬结(例如,复合约瑟芬结)中断。耦合器210通常采取包括超导材料的闭合路径或闭合回路的物理结构的形式,其具有最接近耦合器所通信地耦合的相应量子比特的结构或部分和插入到闭合路径或闭合回路中和/或离开闭合路径或闭合回路的一个或多个约瑟芬结。
[0088] 可实施图2中所示出的量子处理器200的这部分以物理地实现绝热量子计算和/或量子退火。量子处理器200包括用来配置和控制量子处理器200的状态的多个接口221-225。可由如展示的相应电感耦合结构将每个接口221-225实现为编程子系统和/或演化子系统的一部分。此类编程子系统和/或演化子系统可与量子处理器200分离,或其可被局部地包括(即,在具有量子处理器200的芯片上),如在(例如)美国专利7,876,248和8,035,540中所描述。
[0089] 在量子处理器200的操作中,接口221和224可各自用来将磁通量信号耦合到量子比特201和202的相应复合约瑟芬结231和232中,由此实现系统哈密顿量中的Δi项。此耦合x提供由方程式(5)描述的哈密顿量的非对角σ项,并且这些磁通量信号是“无序信号”的实例。类似地,接口222和223可各自用来将磁通量信号施加到量子比特201和202的相应量子比特回路中,由此实现局部偏置或系统哈密顿量中的hi项。此耦合提供方程式(6)的对角σz项。此外,接口225可用来将磁通量信号耦合到耦合器210中,由此在系统哈密顿量中实现Jij项。此耦合提供方程式(6)的对角σziσzj项。在图2中,每个接口221-225对系统哈密顿量的贡献分别在方框221a-225a中指示。如所示出,在图2的实例中,方框221a-225a是用于绝热量子计算和/或量子退火的时变哈密顿量的元件。
[0090] 本说明书和所附权利要求书通篇中,术语“量子处理器”用来一般地描述物理量子比特(例如,量子比特201和202)与耦合器(例如,耦合器210)的集合。物理量子比特201和202与耦合器210被称为量子处理器200的“可编程元件”,并且其对应参数(例如,量子比特hi值和耦合器Jij值)被称为量子处理器的“可编程参数”。在量子处理器的上下文中,术语“编程子系统”用来一般地描述用于将可编程参数(例如,hi和Jij项)应用于量子处理器200的可编程元件和其他关联的控制电路和/或指令的接口(例如,“编程接口”222、223和225)。
如先前所描述,编程子系统的编程接口可与其他子系统通信,这些其他子系统可与量子处理器分离或可局部地包括在处理器上。如稍后更详细地描述,编程子系统可配置成以量子处理器的机器语言接收编程指令,并且执行这些编程指令以根据这些编程指令对可编程元件进行编程。类似地,在量子处理器的上下文中,术语“演化子系统”用来一般地描述用于使量子处理器200的可编程元件和其他关联的控制电路和/或指令演化的接口(例如,“演化接口”221和224)。例如,演化子系统可包括退火信号线及其与量子比特(201,202)的对应接口(221,224)。
[0091] 量子处理器200还包括读出装置251和252,其中读出装置251与量子比特201相关联并且读出装置252与量子比特202相关联。在图2中所示出的实例中,读出装置251和252中的每一者包括电感地耦合到量子比特201和202的DC-SQUID。在量子处理器200的上下文中,术语“读出子系统”用来一般地描述用于读出量子处理器中的量子比特(例如,量子比特201和202)的最终状态以产生比特串的读出装置251、252。读出子系统还可包括其他元件,诸如路由电路(例如,存元件、移位寄存器或多路复用器电路),和/或可以替代性配置(例如,XY可寻址阵列、XYZ可寻址阵列)安排。也可使用替代性电路(诸如,PCT专利公开WO2012064974中所描述的电路)来执行量子比特读出。
[0092] 虽然图2仅展示了两个物理量子比特201、202、一个耦合器210和两个读出装置251、252,但量子处理器(例如,处理器200)可采用任何数目的量子比特、耦合器和/或读出装置,包括更大数目(例如,几百、几千或更多)量子比特、耦合器和/或读出装置。将本文中的教导应用于具有不同(例如,更大)数目的计算部件的处理器对于本领域普通技术人员而言应容易显而易见。
[0093] 超导量子比特的实例包括超导磁通量子比特、超导电荷量子比特等等。在超导磁通量子比特中,约瑟芬能量占主要地位或等于充电能。在电荷量子比特中,情况相反。可使用的磁通量子比特的实例包括:rf-SQUID,其包括被一个约瑟芬结中断的超导回路;持续电流量子比特,其包括被三个约瑟芬结中断的超导回路;以及等等。见以下各项中的rf-SQUID量子比特的实例:1997年Bocko等人的《IEEE应用超导性会刊》(IEEE Trans.on Appl.Supercond.)第7卷第3638页;2000年Friedman等人的《自然》(Nature)第406卷第43页;以及2010年Harris等人的《物理评论B》(Phys.Rev.B)第81卷第134510页,或以下各项中的持续电流量子比特的实例:1999年Mooij等人的《科学》(Science)第285卷第1036页;以及
1999年Orlando等人的《物理评论B》(Phys.Rev.B)第60卷第15398页。另外,也可使用混合型电荷-相位量子比特(其中能量相等)。可在以下各项中找到超导量子比特的进一步细节:
2001年Makhlin等人的《现代物理学评论》(Rev.Mod.Phys.)第73卷第357页;2004年Devoret等人的arXiv:cond-mat/0411174;2007年Zagoskin和Blais的《加拿大物理》(Physics in Canada)第63卷第215页;2008年Clarke和Wilhelm的《自然》(Nature)第453卷第1031页;
2009年Martinis的《量子信息处理》(Quantum Inf.Process.)第8卷第81页;以及2013年Devoret和Schoelkopf的《科学》(Science)第339卷第1169页。在一些实例中,量子比特和耦合器由芯片上系统来控制。可以在以下各项中找到芯片上控制电路的实例:美国专利7,
876,248;7,843,209;8,018,244;8,098,179;8,169,231;以及美国专利公开2012-0094838。
[0094] 量子处理器中的量子比特和耦合装置可安排成一种架构,这样使得一定数目的量子比特可摆开到量子比特的一个单位晶胞(下文中称为“单位晶胞”)中。单位晶胞是包括量子比特和耦合装置的量子处理器架构的重复的子部分。因此,平铺于量子处理器的某个区域上的多个单位晶胞产生某种量子处理器架构。
[0095] 单位晶胞中的每个量子比特可仅包括在一个单位晶胞中,这样使得没有量子比特可被包括在多个单位晶胞中并且没有量子比特可在多个单位晶胞当中共享。根据本系统和装置的新量子处理器架构可相对于已知的安排(诸如美国专利8,421,053中所描述的安排)采用不同的物理安排。如本文中及权利要求书中所使用,术语“交叉(cross)”及其变体(诸如,“crosses”或“crossing”)包括“上覆”、“下伏”和“叠置”。因此,“交叉”包括(例如)一个层或基板上的第一量子比特的一部分的轮廓从那个部分、层或基板投射(例如,垂直地)并且该投射与另一个层或基板上的第二量子比特的相应部分的轮廓相交。单位晶胞可包括至少四个量子比特。
[0096] 图3示出了根据本系统和装置的形成量子处理器架构的基础的示例性单位晶胞或子拓扑300。单位晶胞300包括第一组量子比特310a-310h(统称为310,图3中仅调出三个)和第二组量子比特320a-320h(统称为320,图3中仅调出三个)。虽然将每一组展示为具有八个量子比特,但此并非为限制性的。在其他实施方式中,单位晶胞中的每一组量子比特可具有更大或更小数目的量子比特,并且第二组中的量子比特的数目无需等于第一组中的量子比特的数目。在一些实例中,单位晶胞300由两部分构成。耦合器(诸如,耦合器331(图3中仅调出一个))提供第一组量子比特310与第二组量子比特320之间的可调谐耦合件。耦合器不提供第一组或第二组量子比特内的可调谐耦合件。单位晶胞300为非平面的,因为各种结构可位于多层基板的许多个基板平面或层中的每一者上。例如,第一组量子比特的量子比特310可主要地驻留在第一平面或层上,第一组量子比特的量子比特320可主要地驻留在第二平面或层上,并且耦合器331可主要地驻留在第三平面或层上(例如,在第一与第二平面或层之间)。
[0097] 第一组的量子比特310各自具有相应的纵向轴或主轴,使得第一组的相应量子比特310的超导路径或回路沿该纵向轴或主轴在量子比特的一般纵长方向上延伸。同样地,第二组的量子比特320各自具有相应的纵向轴或主轴,使得第二组的量子比特320的超导路径或回路沿该纵向轴或主轴在量子比特的纵长方向上延伸。第一组的量子比特310具有主要或基本上彼此平行的回路,其中相应的纵向轴或主轴至少从名义上说彼此平行。第二组的量子比特320具有主要或基本上彼此平行的回路,其中相应的纵向轴或主轴至少从名义上说彼此平行。量子比特310、320可以是超导量子比特。每个量子比特310a-310h可以是超导材料的相应回路,其中超导材料的每个回路的至少第一部分沿相应的主轴或纵向轴(其在图3图纸平面中沿水平轴延伸)伸长。每个量子比特310a-310h被至少一个相应的约瑟芬结340a-340d(图3中仅调出相应量子比特310a-310d的约瑟芬结340a-340d以减少杂波)中断。
[0098] 每个水平量子比特的至少第一部分被摆开成基本上彼此平行(即,相应的主轴或纵向轴彼此平行,且展示为平行于水平轴)。在一些实例中,第一部分是每个水平量子比特的大部分。每个垂直量子比特320的至少第一部分被摆开成基本上彼此平行(即,相应的主轴或纵向轴彼此平行,且展示为平行于图3图纸的垂直轴)。在一些实例中,第一部分是每个垂直量子比特的大部分。水平量子比特310的主轴或纵向轴基本上垂直于垂直量子比特320的主轴或纵向轴。每个水平量子比特310是在第一组量子比特中,并且每个垂直量子比特320是在第二组量子比特中。
[0099] 单位晶胞300包括耦合器。在一些实例中,单位晶胞包括提供该单位晶胞内的量子比特之间的通信耦合的第一组晶胞内耦合器。在一些实例中,第一组晶胞内耦合器中的每个耦合器可定位成最接近相应点,在该相应点处第一组量子比特(例如,310)中的量子比特与第二组量子比特(例如,320)中的量子比特交叉。第一组晶胞内耦合器中的耦合器提供在单位晶胞300内的第一组量子比特中的量子比特与第二组量子比特中的量子比特之间的可控通信耦合。耦合器的实例是位于最接近量子比特310a与量子比特320a的相交点处的耦合器331。
[0100] 可通过将问题嵌入到量子处理器中对一些问题求解,该量子处理器被很好地设计成用于嵌入特定问题。例如,采用与(例如)美国专利8,421,053中所描述的固定式量子处理器架构不同或经修改的固定式量子处理器架构可以是有利的。此类不同或经修改的架构可(例如)允许更好地嵌入某些问题和/或对某些问题求解。问题定义问题图GP。在问题图中,节点是变量,并且边是变量之间的两两相互作用。可以将问题图GP嵌入于逻辑图GL中。在逻辑图中,每个节点表示逻辑量子比特,且每个边表示用于将第一逻辑量子比特耦合到第二逻辑量子比特的可调谐耦合器。使用嵌入式拓扑方法,可以在工作图GW中定义逻辑图GL。工作图GW是量子处理器的硬件图GH上的一组工作量子比特和耦合器。可以将此表达为:
[0101] GP≤EGL≤ETGW≤CGH  (7)
[0102] 其中E是嵌入方法,ET是嵌入式拓扑方法,并且C是校准方法。在2014年4月23日提交的美国临时专利申请序列号61/983,370中进一步描述了问题图、工作图和硬件图之间的关系。
[0103] 美国专利8,421,053描述了一种量子处理器,其具有摆开到单位晶胞的架构(包括二分图,诸如K4,4)中的量子比特。在此类实例中,每个量子比特可通信地耦合到至少四个其他量子比特。架构中的一些量子比特可具有为6的物理连接度。取决于量子比特的可用数目及其相互作用,可将具有各种大小的问题嵌入到量子处理器中。
[0104] 图4示出了量子比特图400,其展示了在图3的量子处理器架构300中的量子比特之间实现的互连。图形400还包括顶点(例如,404)和边(例如,406、408)。如本文中所示出,每个顶点是黑点,每个顶点也对应于一个量子比特。每个菱形子图形(例如,402a)是包括类型和大小为K4,4(即,4×4单位晶胞)的二分图的单位晶胞(或子拓扑)。
[0105] 图4中仅调出单位晶胞402a、402b、402c、402d和402e以减少杂波。每个单位晶胞(诸如,402a、402b、402c、402d和402e)可表示诸如单位晶胞300、来自美国专利8,421,053的单位晶胞等等的单位晶胞。图4中的线是潜在耦合件,其分别表示可在同一个单位晶胞或邻近单位晶胞中的量子比特之间建立的晶胞内耦合器和晶胞间耦合器。晶胞内耦合件(例如,406)用对角线表示。晶胞间耦合件(例如,408)可在水平地邻近的单位晶胞和/或垂直地邻近的单位晶胞之间建立,并且用水平线和垂直线表示。如所展示,单位晶胞402a定位成在水平方向上紧邻单位晶胞402b并且两者之间没有其他单位晶胞,由此使单位晶胞402a和402b成水平地邻近。单位晶胞402a定位成在垂直方向上紧邻单位晶胞402e并且两者之间没有其他单位晶胞,由此使单位晶胞402b和402c成水平地邻近。如在量子处理器架构400中所示出,一个单位晶胞可与放置成通过晶胞间耦合件而水平地邻近或垂直地邻近的其他单位晶胞相互作用,除了位于量子处理器架构400的周边处的那些单位晶胞(它们可具有较少的邻近单位晶胞)之外。由耦合件412和414标记的晶胞间耦合件表示至未包括在图4中的单位晶胞的另外的耦合件。
[0106] 本领域技术人员将了解,对垂直方向和水平方向的这种指派是任意的、被用作方便的记号并且不旨在以任何方式限制本系统和装置的范围。还将了解,将晶胞间耦合件安排为水平和垂直线并且将晶胞内耦合件安排为对角线是惯例。
[0107] 图5是展示量子比特图形500的图。量子比特图形500是嵌入式拓扑方法的结果,并且包括量子处理器中的量子比特的嵌入式拓扑。图5包括单位晶胞、晶胞内耦合器和晶胞间耦合器。例如,单位晶胞包括402a、402b和402e。图形500还包括顶点(例如,404a、404b)和边(例如,406、408、502a、502b、502c)。如本文中所示出,每个顶点是黑点,每个顶点也对应于一个量子比特。每个菱形子图形(例如,402a)是包括类型和大小为K4,4的二分图的单位晶胞。
[0108] 图5包括由创建新逻辑量子比特的不同耦合器值定义的耦合件。逻辑量子比特具有与物理量子比特不同的性质。这些性质包括与隐含的物理量子比特相比针对逻辑量子比特的不同连接度。物理量子比特的实例是量子比特404a。在一些实例中,在物理量子比特之间存在两种类型的耦合器。第一组耦合器是本文中所论述的可编程耦合器,其用来嵌入特定问题(例如,在运行时)。第一组耦合器中的耦合器的实例是由接口(例如,图2的接口225)来控制的两个量子比特之间的两两耦合件,从而提供可编程的两两耦合件。第二组耦合器在嵌入问题之前(例如,在运行时之前或甚至在校准之前)被置于期望的状态中,从而在处理器的硬件图上强制实行逻辑图,使得可将问题嵌入到该逻辑图中。出于方便性,这些耦合器可以被可互换地命名为预定义的固定式耦合器、逻辑内量子比特耦合器或逻辑图实施耦合器,那些耦合器的状态是在嵌入问题之前定义的,以在量子处理器的硬件图上强制实行或实施逻辑图。预定义的固定式耦合器的实例是在图形500中耦合量子比特404a与量子比特404b的耦合件502e。
[0109] 混合型计算机将逻辑内量子比特耦合器固定在预定义状态(即,由其中将嵌入有问题的期望逻辑图定义的状态)。这给出了与隐含的耦合器相关联的固定耦合值。在一些实例中,逻辑内量子比特耦合器在校准时间被固定。在一些实例中,逻辑内量子比特耦合器在校准之后且在运行时之前被固定。固定耦合值的实例是铁磁耦合。在一些实例中,固定耦合值是强铁磁耦合。强铁磁耦合是耦合器上的设定,其在大小方面大于用于反铁磁耦合的耦合器上的设定。在一些实例中,固定耦合值的大小是反铁磁耦合的能量的大小的2倍。在一些实例中,固定耦合值在反铁磁耦合的能量的1.5倍与4倍之间。铁磁耦合与反铁磁耦合用符号区别。在一些实例中,逻辑内量子比特耦合器在初始化、退火和读出周期的持续时间内是固定的。在一些实例中,逻辑内量子比特耦合器在多个初始化、退火和读出周期内被固定到相同值。
[0110] 用于指定量子处理器上的问题哈密顿量的能量标度由MAFMIp2给出,其中MAFM是通过耦合器通信地耦合的两个超导装置(诸如,两个通信地耦合的量子比特)之间的反铁磁互感,并且Ip是这两个超导装置的平均持续电流。期望提高此能量标度以改进量子处理器的性能。然而,电感耦合器对两个通信地耦合的超导装置之间的互感具有上限,该上限由耦合器电感和装置至耦合器互感来设定。两个通信地耦合的超导装置之间的反铁磁互感由下式给出:
[0111] MAFM=M1M2XAFM  (8)
[0112] 其中M1是第一超导装置与耦合器之间的互感,M2是第二超导装置与耦合器之间的互感,且XAFM是耦合器的磁化率(即,耦合器将两个超导装置耦合在一起的强度)。耦合器的磁化率由耦合器的磁通偏置来设定,该磁通偏置由Φco给出。增大耦合器的临界电流Ic将使XAFM增加到1/Lco的上限,其中Lco指示耦合器的电感。因此,通过使量子处理器中的耦合器的持续电流增加较大倍数(例如,比持续电流大10倍以上),可以使XAFM几乎加倍。然而,增大耦合器的持续电流提高了耦合器的筛选参数或贝塔(表示超导回路(诸如,用于建模目的的量子比特或耦合器)的行为的一个方便的参数)。装置的贝塔(β)由下式给出:
[0113]
[0114] 其中Φ0是超导回路的磁通量子,并且LX是标记为X的装置的电感。例如,LCO将针对耦合器,且LQU将针对量子比特。增大耦合器贝塔提高了铁磁区域中的耦合器磁化率的斜率。因此,不牺牲铁磁/反铁磁耦合可以被指定达到的精确度,便无法增大耦合器临界电流。
[0115] 在一些实例中,使用芯片上控制电路来设定预定义的固定式耦合器。例如,可以将数字耦合值供应到数字模拟转换器,该数字模拟转换器将数字值转换成模拟值。在耦合器210的实例中,耦合器受磁通量的调节。对应的数字模拟转换器可为调节耦合器提供磁通偏置。
[0116] 这些逻辑内量子比特耦合器(即,具有设定成实现其中嵌入有问题的逻辑图的状态的耦合器)定义量子比特链。长度为2的链的实例是耦合量子比特404a和量子比特404b的逻辑内量子比特耦合器502e。所述量子比特链定义或形成逻辑量子比特。量子比特的铁磁耦合链是一种用于操作量子处理器的有用技术。量子比特的铁磁耦合链可以用来(例如)跨拓扑调节远程相互作用。这种方法的原理是:通过提供链中的量子比特之间的足够强的铁磁耦合,那些量子比特的自旋状态将保持锁定为平行,且因此可有效地将整个量子比特链视作单量子比特。量子比特的铁磁耦合链变成近似2级系统,因为铁磁耦合链已被限制为驻留在希尔伯特空间的两种铁磁对准的自旋状态横跨其中的那部分内。构成一条链的物理量子比特中的每一者可具有个别连接度,而完整的逻辑链可具有与该链中所包括的个别物理量子比特的个别连接度的和有关的有效连接度。例如,完整逻辑链的连接度是不超过链中所包括的个别物理量子比特的个别连接度的连接度和的值。针对进一步的细节,见美国专利第8,174,305号和专利申请公开第US 2015-0032993号。
[0117] 混合型计算机将逻辑内量子比特耦合器固定在预定状态(即,由期望的逻辑图定义)。可以通过垫补来确保预定状态的保真度。为了在量子处理器上实现特定伊辛自旋玻璃例子,可能需要将问题哈密顿量中所使用的参数hi和Jij解译成将被施加到芯片上的装置的磁通偏置。解译过程可涉及反转装置响应对磁通偏置的校准模型,以便确定所需的偏置。系统误差(例如,在校准的量子比特持续电流中)或取决于时间的波动(例如,低频噪音、1/f噪音、粉红色噪音、电子漂移)可将误差引入问题哈密顿量的表示中。
[0118] 本文中在图15和图16处所描述的实施方式提供了一种用于校正或“垫补”对量子处理器的校准以在延长的处理器操作内校正或减少这些误差的程序。特定地,该程序提供不太容易受到误差的影响的链。可以在任何逻辑量子比特上运行该程序。在实践中,量子的工作图中的任何两个邻近量子比特均可以形成逻辑量子比特。然而,通过仅识别来自一组可能的逻辑量子比特的逻辑量子比特子集,降低了垫补任务的复杂性。
[0119] 图形500包括逻辑内量子比特耦合器的多个实例。一个实例是在图形500中耦合量子比特404a与404b的耦合器502e。还包括逻辑内量子比特耦合器502a、502b、502c、502d、502e和502f。如图形500中所示出,实线表示逻辑内量子比特耦合器。将多个逻辑内量子比特耦合器共同地表示为520。在观察图形500中,在图形的剩余部分中逻辑内量子比特耦合器502a、502b、502c、502d、502e和502f的重复是明显的。在一些实例中,使用更复杂的交错,见(例如)图13和关联的描述。在一些实例中,预定义的固定耦合被设定在强铁磁耦合值中。
在一些实例中,由芯片上电路来控制预定义的固定式耦合器。芯片上电路将耦合器的偏置设定到强铁磁状态耦合值。
[0120] 图形500包括逻辑间量子比特耦合器,它们是逻辑量子比特之间的可调谐耦合件。在图5中,提供可调谐耦合件的耦合器是由虚线指示的晶胞内耦合器和晶胞间耦合器。在图形500中,物理量子比特的度(degree)、附随耦合器的数目与图形400保持不变。由两个物理量子比特形成的逻辑量子比特的度现为约10。即,对于图形500中的每个逻辑量子比特而言,最多有10条入射虚线离开图形500的周边。在图5中,对于由水平或垂直、预定义的固定耦合件定义的逻辑量子比特而言,度是10。对于由对角预定义的固定耦合件定义的逻辑量子比特而言,度是9,因为逻辑量子比特之间存在一个多余的耦合器。通过水平、垂直或对角来识别逻辑量子比特是为了更好地识别图形的特征,但不同的取向将支持相同的概念且方便性将建议对逻辑量子比特的重新标记。图形500为非平面的。如由物理量子比特(作为图形500的节点)定义的该图形为非平面的。其包括作为次要部分的完整图K5或完整的二分图K3,3。对于一对图形G和H而言,如果可以经由应用选自以下各项组成的群的零个或更多个操作从G获得H的副本,那么图形H是图形G的次要部分:节点删除、边删除和边收缩。由逻辑量子比特(作为图形的节点)和提供可调谐耦合件的逻辑间量子比特耦合器(作为图形的边)重新定义的图形500也为非平面的。例如,物理量子比特404a和404b以及耦合器502e用于一个逻辑量子比特。在逻辑量子比特上过于暴露的边是图形的边。
[0121] 图形500是规则性嵌入式拓扑的实例。嵌入式拓扑是图形中的次要嵌入。在一些实例中,次要嵌入产生具有不同拓扑(或连接度)的图形。图9是示出图形500的拓扑的相邻矩阵。次要嵌入以两种方式是有规律的,这两种方式中的一种是同构的。当创建嵌入式拓扑的量子比特链(例如,量子比特404a和404b及耦合器502e)都具有相同的长度时,规则性嵌入式拓扑是同构的。这两种方式中的另一种是当嵌入式拓扑具有链的位置规律性时。规则性嵌入式拓扑包括量子比特链在该拓扑上呈给定的模式。在该模式内,存在不同形状的链,这些链具有其自身的子模式。图形500是具有链长度2的规则性嵌入式拓扑的实例。针对具有相同和其他链长度的进一步实例,见图6、图7和图13。
[0122] 图6是展示包括量子处理器架构中的量子比特的嵌入式拓扑的图形600的图。图6包括被安排在单位晶胞中的量子比特、逻辑间量子比特耦合器(可调谐耦合器)和逻辑内量子比特耦合器。如本文中所示出,每个顶点是黑点,并且每个顶点对应于一个量子比特。每个菱形子图形是包括类型和大小为K4,4的二分图的单位晶胞。每条实线是逻辑内量子比特耦合器。这些逻辑内量子比特耦合器定义量子比特链(例如,602)。所述量子比特链定义逻辑量子比特。出于清晰的原因,可用的逻辑间量子比特耦合器在图6中并未展示,但其遵循图形400和500中示出的模式。图形600继续到垂直方向612和水平方向614上的看不到的量子比特。
[0123] 图形600包括多个链。例如,链602是水平链。链604是垂直链。链606和608交叉,但为长度是4的两个可分离链。链610与链606和608的形状不同。在图形600中,不同形状的链具有其自身的子模式。
[0124] 图形600与图形500共享一些性质。图形600为非平面的。图形600是规则性嵌入式拓扑。存在一些差异。在图形600中,远离周边的链的长度为4。图形600是如何使用长度为4的链从图形400创建规则性嵌入式拓扑的一个实例。图10中示出了图6中所示出的通过拓扑嵌入创建的逻辑图的相邻矩阵。
[0125] 图7是展示包括量子处理器架构中的量子比特的嵌入式拓扑的图形700的图。图7包括被安排在单位晶胞中的量子比特和逻辑内量子比特耦合器。图形700中并未示出没有用来创建嵌入式拓扑的可用耦合器。如本文中所示出的,每个顶点是黑点,每个顶点也对应于一个量子比特。实线是逻辑内量子比特耦合器。这些逻辑内量子比特耦合器定义量子比特链(例如,702)。所述量子比特链定义逻辑量子比特。图形700继续到垂直方向712上的看不到的量子比特和水平方向714上的看不到的量子比特。
[0126] 图形700包括长度为6的多个链。例如,链702是水平链。链704是垂直链。链706是十字形链。链708是三通形链。图形700中的链是树。图形700中的一些链是路径。这些包括链702和704。
[0127] 图形700与图形500和600共享一些性质。如由物理量子比特或逻辑量子比特定义的图形700为非平面的。图形700是规则性嵌入式拓扑。在图形700中,不同形状的链具有其自身的子模式。存在一些差异。在图形700中,远离周边的链的长度为6。图形700是如何使用长度为6的链从图形400创建规则性嵌入式拓扑的一个实例。
[0128] 图8是展示图4中所引入的量子比特拓扑的相邻矩阵800的曲线图。相邻矩阵、数据结构和可视化技术用于表示图形的哪些节点邻近于哪些其他节点。对于具有n个节点的图形而言,对应的矩阵是n×n。在矩阵中的非对角位置中的非零条目示出哪些节点连接到哪些节点。矩阵800在轴802上且再次在轴804上被安排有量子比特指数。在图8中,零条目是白色,并且非零条目是黑色。在矩阵800中,非零条目对应于量子比特之间的耦合件的可用性。矩阵800中示出了1152个量子比特。量子比特的数目1152对应于具有以下各项的量子处理器:4+4二分单位晶胞,其中每单位晶胞具有8个量子比特并且为12×12单位晶胞C8,8,4,4。示出了大约3360个非零条目。方框806展示了示出图11中的量子比特的数目的固定标度。
[0129] 图9是展示对应于图5中所引入的两两嵌入式拓扑的逻辑图的相邻矩阵的曲线图。矩阵900在轴902上且再次在轴904上被安排有量子比特指数。这些量子比特指数是任意的。
然而,此量子比特指数与矩阵800中的指数不同。在矩阵800中,指数是针对物理量子比特的。指数是针对逻辑量子比特的。在图9中,零条目是白色,且非零条目是黑色。在矩阵900中,非零条目对应于逻辑量子比特之间的耦合件的可用性。矩阵900中的逻辑量子比特少于矩阵800中的物理量子比特。与矩阵800的实例中的1152个物理量子比特相比,矩阵900中存在576个逻辑量子比特。然而,矩阵900的稀疏度小于矩阵800。矩阵800中的平均物理量子比特的连接度大约为6,而在矩阵900中,逻辑量子比特的连接度大约为9。方框906展示了示出图11中的量子比特数目的固定标度。
[0130] 图10是展示对应于图6中所引入的嵌入式拓扑的逻辑图的相邻矩阵1000的曲线图。图6中的嵌入式拓扑包括长度为4的链。矩阵1000在轴1002上且再次在轴1004上被安排有量子比特指数。在矩阵1000中,指数是针对逻辑量子比特的。矩阵1000中的逻辑量子比特少于矩阵800中的物理量子比特和矩阵900中的逻辑量子比特。在矩阵1000的实例中,与矩阵800的实例中的1152个物理量子比特相比,存在336个逻辑量子比特。在这些336个逻辑量子比特中,240个的长度为4,并且平衡性更短。平均长度大约是3.42个物理量子比特。然而,该矩阵的稀疏度小于矩阵800与矩阵900两者。矩阵1000中的逻辑量子比特的平均连接度大约为14,方框1006展示了示出图11中的量子比特数目的固定标度。
[0131] 图11是展示对应于图7中所引入的嵌入式拓扑的逻辑图的相邻矩阵1100的曲线图。图7中的嵌入式拓扑包括长度为6的链。矩阵1100在轴1102上且再次在轴1104上被安排有量子比特指数。在矩阵1100中,指数是针对逻辑量子比特的。矩阵1100中的逻辑量子比特少于矩阵800中的物理量子比特和矩阵900及1000中的逻辑量子比特。与矩阵800的实例中的1152个物理量子比特相比,矩阵1100中存在256个逻辑量子比特。在这些256个逻辑量子比特中,大约136个的长度为6,并且平衡性更短。平均长度是4.5个物理量子比特。对于更大的处理器而言,已编码拓扑受边效应支配的程度将较小并且导致更长的平均长度。然而,矩阵1100的稀疏度小于矩阵800、900和1000。矩阵1100中的逻辑量子比特的平均连接度大约为15。对于C24,24,4,4上的已编码拓扑而言,平均连接度将大约为17,且对于C36,36,4,4而言大约为18。
[0132] 图12是示出在嵌入式拓扑方法下图形家族的自相似性的示意图。一系列图形1200示出了收拢图形家族的过程,其中该系列中的每个图形是具有不同参数的家族成员。可以将家族成员之间的关系表达为:
[0133]
[0134] 其中f(GP)是对具有参数P的图形GP执行的收拢操作,并且包含在图形Gf’(P)中,其中f’()调整图形的参数。当家族图中的图形从家族的一个成员映射到家族的另一个成员时,则据称这些图形展现自相似性。
[0135] 图形1202是由标签G8给出的8×8平面晶格。节点是边的相交点。例如,节点1204是图形1202中的64个节点中的一者。在收拢操作下,具有四个节点和四条边的数个群组被收缩成一个节点。例如,子图形1206将收拢成一个节点。
[0136] 图形1212是由标签G4给出的4×4平面晶格。图形1212是对图形1202进行收拢操作的输出。节点是边的相交点。例如,节点1214是图形1212中的16个节点中的一者。在进一步应用收拢操作下,具有四个节点和四条边的数个群组被收缩成一个节点。例如,子图形1216将收拢成一个节点。
[0137] 图形1222是由标签G2给出的2×2平面晶格。图形1222是对图形1212进行收拢操作的输出。在进一步应用收拢操作1226下,具有图形1222的四个节点和四条边的这个群组被收缩成一个节点。
[0138] 图形1232是单个节点并且由标签G1给出。图形1232是对图形1232进行收拢操作的输出。因此,在系列1200中,通过三次应用相同的映射,8×8平面晶格被减小到一个节点。这个原理对于创建嵌入式拓扑是有用的。
[0139] 不同图形接纳不同的嵌入式拓扑。图5至图7中示出了嵌入式拓扑的一些实例。替代性嵌入式拓扑是有可能的。例如,考虑一种图形,诸如扩展为8个单位晶胞×8个单位晶胞的图形400,其中每个单位晶胞是4×4二分图K4,4并且这些单位晶胞连接到垂直和水平地邻近的单位晶胞。可以将此类图形标记为C8,8,4,4。可以创建长度为2的逻辑量子比特的嵌入式拓扑。
[0140] 图13是展示包括量子处理器架构中的量子比特的嵌入式拓扑的图形1300的图。图13包括被安排在单位晶胞中的量子比特、逻辑内量子比特耦合器和其他可用耦合器。如图
13中所示出,每个顶点是黑点,每个顶点也对应于一个量子比特。每个菱形子图形是包括类型和大小为K4,4的二分图的单位晶胞。每条实线是逻辑内量子比特耦合器。这些逻辑内量子比特耦合器定义量子比特链。所述量子比特链定义逻辑量子比特。
[0141] 在图形1300中,对逻辑内量子比特耦合器的安排是交错模式。多个耦合器1302a是逻辑内量子比特耦合器。多个耦合器1302a扩展图形1300的高度。多个耦合器1304a是可用耦合器。耦合器1304a扩展图形1300的高度。多个耦合器1302b邻近于耦合器1304a并且是逻辑内量子比特耦合器。这是1-跳转-1(1-on-skip-1)模式。
[0142] 1-跳转-1模式在垂直方向上被重复。多个耦合器1312a是逻辑内量子比特耦合器。多个耦合器1312a扩展图形1300的宽度。多个耦合器1314a是可用耦合器。多个耦合器1312b是在耦合器1304a后面,并且是逻辑内量子比特耦合器。这是在垂直方向上的1-跳转-1模式。
[0143] 此1-跳转-1模式在垂直与水平两个方向上将C8,8,4,4图形转换成C4,4,8,8图形。C8,8,4,4的实例将是一组8×8单元瓦(unit tile),每个单元瓦具有4+4二分单位晶胞。类似的2-跳转-1模式将C9,9,4,4图形转换到C3,3,12,12图形。类似的3-跳转-1模式将C8,8,4,4图形转换到C2,2,16,16图形。
[0144] 图14是示例性单位晶胞1400的示意图,该单位晶胞具有形成量子处理器架构的至少一部分的超立方图拓扑。单位晶胞1400包括第一组量子比特1402a-1402d(统称为1402)和至少第二组量子比特1404a-1404d(统称为1404)。虽然将每一组展示为具有四个量子比特,但此并非为限制性的。在其他实施方式中,单位晶胞中的每一组量子比特可具有更大或更小数目的量子比特,并且第二组中的量子比特的数目无需等于第一组中的量子比特的数目。单位晶胞1400进一步包括第三组量子比特1406a-1406d(共同地为1406)和第四组量子比特1408a-1408d(共同地为1408)。
[0145] 第一组的量子比特1402各自具有相应的纵向轴或主轴1432,使得第一组的相应量子比特1402的超导路径或回路沿该纵向轴或主轴在量子比特的一般纵长方向上延伸。如所展示,量子比特(诸如,量子比特1402a)的路径是线。同样地,第二组的量子比特1404各自具有相应的纵向轴或主轴1404,使得第二组的量子比特1404的超导路径或环沿该纵向轴或主轴在量子比特的纵长方向上延伸。第一组的量子比特1402具有主要或基本上彼此平行的回路,其中相应的纵向轴或主轴至少从名义上说彼此平行。第二组的量子比特1404具有主要或基本上彼此平行的回路,其中相应的纵向或主轴线至少从名义上说彼此平行。第一组的量子比特1402具有主要或基本上彼此平行的回路,其中相应的纵向轴或主轴至少从名义上说彼此平行。
[0146] 量子比特1402、1404等可以是超导量子比特。每个量子比特1402a-1402d可以是超导材料的相应回路,其中超导材料的每个回路的至少第一部分沿相应的主轴或纵向轴(其在图14图纸平面中沿水平轴延伸)伸长。每个量子比特1402a-1402d被至少一个相应的约瑟芬结(未示出以减少杂波)中断。
[0147] 水平量子比特1402和1406中的每一者的至少第一部分或大部分被摆开成基本上彼此平行(即,相应的主轴或纵向轴彼此平行,且展示为平行于水平轴)。垂直量子比特1404和1408中的每一者的至少第一部分或大部分被摆开成基本上彼此平行(即,相应的主轴或纵向轴彼此平行,且展示为平行于图14图纸的垂直轴)。例如,水平量子比特1402的主轴或纵向轴基本上垂直于垂直量子比特1404的主轴或纵向轴。每个水平量子比特1402是在第一组量子比特中,并且每个垂直量子比特1404是在第二组量子比特中。
[0148] 单位晶胞1400包括耦合器。在一些实例中,单位晶胞包括第一组晶胞内耦合器。在一些实例中,第一组晶胞内耦合器中的每个耦合器可定位成最接近相应点,在该相应点处第一组量子比特中的量子比特与第二组量子比特中的量子比特交叉(例如,在上面、在下面、在附近)。这组晶胞内耦合器1420是一组量子比特1402的第一组晶胞内耦合器的实例。第一组晶胞内耦合器中的耦合器提供在第一组量子比特中的量子比特与第二组量子比特中的量子比特之间的可控通信耦合。耦合器的实例是位于最接近量子比特1402a与量子比特1404a的相交点处的耦合器1442a。
[0149] 在一些实例中,单位晶胞包括第二组晶胞内耦合器。在一些实例中,第二组晶胞内耦合器中的每个耦合器可定位成最接近相应点,在该相应点处第一组量子比特中的量子比特与第二组量子比特中的量子比特交叉(例如,在上面、在下面、在附近)。一组耦合器1442是第二组晶胞内耦合器的实例。耦合器1442a是最接近其中第一组量子比特1402中的量子比特与第四组量子比特1408中的量子比特交叉的耦合器的实例。这组晶胞内耦合器1444是一组量子比特1402和一组量子比特1404的第二组晶胞内耦合器的实例。第二组晶胞内耦合器中的耦合器提供在一组量子比特中的量子比特与另一组量子比特中的量子比特之间的可控通信耦合。
[0150] 超立方图是包括许多节点和边的图形。对于超立方图而言,节点、边的数目和节点的度是明确定义的。例如,具有大小n的超立方图具有2n个节点和n*2(n-1)条边。超立方图中的节点的度是均匀的。对于每个节点而言,n条边碰到该节点。在边碰到节点的情况下,据称该边入射于该节点上。因此,单个参数n可以描述超立方图。
[0151] 单位晶胞1400是超立方图。单位晶胞1400包括16个节点—每一组量子比特1402、1404、1406和1408的四个量子比特。单位晶胞1400包括由耦合器(例如,数组耦合器1420、
1442和1444)形成的32条边。每个量子比特最接近4个耦合器,因此每个节点碰到4条边。因此,单位晶胞1400是具有大小4的超立方图。
[0152] 图15是示出根据本系统、装置、物品和方法的对耦合项(Jij)进行校准校正以提高量子处理器的性能的方法1500的流程图。可实施方法1500,以校正由量子处理器的电子设备供应的电流中的漂移或建构有效耦合项模型(“J模型”)的小误差,该等小误差会增加与耦合项有关的固有/控制误差。
[0153] 可通过存储在一个或多个非暂态处理器可读介质上的一系列或一组处理器可读指令来实施方法1500。方法A00的一些实例部分地由专用装置执行,诸如绝热量子计算机、或量子退火炉、或用于对绝热量子计算机或量子退火炉的操作进行编程或以其他方式进行控制的系统,例如包括至少一个数字处理器的计算机。方法1500包括各种动作,不过本领域技术人员将了解,在替代性实例中,可省略掉某些动作和/或可添加附加的动作。本领域技术人员将了解,仅出于示例性目的示出所展示的动作次序并且该次序可在替代性实例中改变。
[0154] 方法1500(例如)响应于来自另一例程的调用或其他调用而开始。在1504处,计算系统产生样本以使用量子处理器来对问题求解。本文中参考方法1700(图17)的动作1712-1716描述了用于产生问题的样本的实例动作,且出于简洁性此处不重复这些实例动作。
[0155] 在1506处,针对特定耦合器,基于处理器的装置相对于校准的零值将多个特定耦合器的耦合项设定到目标耦合项值(Jij)。在1508处,基于处理器的装置针对通过特定耦合器被耦合的两个量子比特的局部偏置项值hi和hj的范围而收集来自量子处理器的许多样本。例如,量子比特间耦合件的范围可以被限制为在-1≤Jij≤+1内,并且局部偏置项被限制为在-1≤hi≤+1内。因此,对于特定目标耦合项值(例如,Jij=-0.5)而言,针对hi的范围和hj的范围(例如,-1≤hi,hj≤+1)来收集样本。在1510处,基于处理器的装置使所收集的样本的统计数据拟合模型(例如,简单热模型)以提取有效温度和有效Jij。热模型的实例包括假设量子处理器的状态在有限温度下遵循玻尔兹曼分布的模型。
[0156] 在1512处,基于处理器的装置针对耦合器Jij值的范围(例如,1≤Jij≤+1)来重复动作1506、1508和1510,以获得许多有效耦合项值Jij,这些有效耦合项值各自对应于相应的目标耦合项值。
[0157] 在1514处,基于处理器的装置将目标耦合项值的范围与所确定的有效耦合项值相比较。在1516处,基于处理器的装置基于与提取的有效耦合项值的比较来调整目标耦合项值。例如,在一些实施方式中,基于处理器的装置可使用低阶多项式矫正以“垫补”或校正由问题所请求的耦合项。在校正到位的情况下,基于处理器的装置然后可将所请求的待求解的问题提交到量子处理器。
[0158] 方法1500在1516之后结束,直到再次开始。例如,可针对量子处理器中的每个耦合器来重复方法1500。也可在对获得量子处理器的更新的或“运行中”的校准参数有利的任何时候(例如,在量子处理器已在初始校准之后的一段延长时间内操作之后)来调用方法1500。
[0159] 本文中将耦合量子比特以形成逻辑量子比特的耦合器称为逻辑内量子比特耦合器,其中每个逻辑内量子比特耦合器具有铁磁地耦合相应一对物理量子比特(作为一个逻辑量子比特)的相应耦合强度。本文中将耦合相应的逻辑量子比特中的量子比特的耦合器称为逻辑间量子比特耦合器,其中每个逻辑间量子比特耦合器具有可控地耦合相应一对物理量子比特的相应耦合强度,其中该相应对中的物理量子比特各自属于这些逻辑量子比特中的两个不同者中的相应者,并且其中问题的两个变量被指派给两个相应的逻辑量子比特。
[0160] 当对逻辑间量子比特耦合器调谐时,意外的磁通偏移可被引入到将逻辑量子比特附接到其他逻辑量子比特耦合器。可提供基础架构以弥补这些磁通偏移,但可能依然有小的残余偏移。具体地,当用耦合器(每一者具有耦合强度Jij)来连接一组量子比特以形成逻辑量子比特时,该逻辑量子比特可在逻辑子空间中获得朝两种状态中的一者(例如,朝+1或-1)的有效偏置。
[0161] 图16是示出根据本系统、装置、物品和方法的用于对形成逻辑量子比特的量子比特的局部偏置值(hi)实施校准校正以提高量子处理器的性能的方法1600的流程图。具体地,可实施方法1600以弥补可由逻辑量子比特获得的前述有效偏置。
[0162] 可通过存储在介质上的一系列处理器可读指令来实施方法1600。方法1600的一些实例部分地由专用装置执行,诸如绝热量子计算机、或量子退火炉、或用于对绝热量子计算机或量子退火炉的操作进行编程或以其他方式进行控制的系统,例如包括至少一个数字处理器的计算机。方法1600包括各种动作,不过本领域技术人员将了解,在替代性实例中,可省略掉某些动作和/或可添加附加的动作。本领域技术人员将了解,仅出于示例性目的示出所展示的动作次序并且该次序可在替代性实例中改变。
[0163] 方法1600(例如)响应于来自另一例程的调用或其他调用而开始。
[0164] 在1604处,计算系统产生样本以使用量子处理器来对问题求解。本文中参考方法1700(图X)的动作1712-1716描述了用于产生问题的样本的实例动作,且出于简洁性此处不重复这些实例动作。
[0165] 在1606处,基于处理器的装置将所有局部偏置项(hi)设定到校准的零值,并相对于校准的零值将所有逻辑间量子比特耦合项(Jij)设定到目标值。在一些实施方式中,预期的目标值为非零的。可将逻辑内量子比特耦合器设定到足以形成逻辑量子比特(每一者包括多个量子比特)的耦合强度。
[0166] 在1608处,基于处理器的装置收集来自量子处理器的逻辑量子比特的许多样本。
[0167] 在1610处,基于处理器的装置在量子处理器的工作图中建构每个逻辑量子比特的群体的估计值,并且在1612处确定每个逻辑量子比特是否展现朝基态的偏置(例如,朝+1或-1的偏置)。在1614处,针对形成被确定为展现偏置的逻辑量子比特的一组量子比特中的每个量子比特,基于处理器的装置调整局部偏置项(hi)。可迭代地执行这个过程,直到量子处理器的逻辑量子比特中没有一者展现偏置,或至少直到满足某个终止准则(例如,超过校准时间、达到校准迭代的次数N,或满足最大偏置阈值)。在校正到位的情况下,基于处理器的装置然后可将所请求的待求解的问题提交到量子处理器。
[0168] 在一些实施方式中,使用以下动作来实施方法1600。首先,基于处理器的装置将偏置调整值设定到某个较小量(例如,0.3)。基于处理器的装置然后可使用量子处理器对问题的解取样,该量子处理器仅拥有具有非零值的逻辑内耦合器。如果逻辑量子比特在一个方向或其他方向被偏置,则基于处理器的装置可将形成逻辑量子比特的每个量子比特上的局部偏置(hi)修改该偏置调整值。基于处理器的装置可在量子过程中针对每个逻辑量子比特来重复这些动作。基于处理器的装置然后可减小偏置调整值的值(例如,一半),并在许多次(例如,七次)迭代中重复以上动作。然后可将最终局部偏置hi应用到待使用量子处理器求解的原始问题。
[0169] 方法1600可在1614之后结束,直到再次开始。针对进一步的细节,见2014年8月22日提交的美国专利申请序列号62/040,890。
[0170] 图17示出了方法1700,其可由电路执行以使用具有嵌入式拓扑的量子计算机。针对方法1700,和本文中教导的其他方法一样,可以与所展示和描述的次序不同的次序来执行各种动作。另外,这些方法可以省略掉一些动作,和/或采用附加的动作。这些动作中的一者或更多者可由或经由一个或多个电路执行,例如一个或多个处理器(例如,诸如微处理器的数字处理器、诸如量子处理器的模拟处理器、包括数字处理器和模拟处理器的混合型计算机)。类似地,混合型计算机可执行方法1700中的动作中的一者或更多者。
[0171] 在1702处,混合型计算机在接口内呈现逻辑图的一个或多个选项。在一些实例中,接口包括用于向用户进行呈现的客户端接口。在一些实例中,接口包括应用程序编程接口等等。逻辑图的实例包括图形400、500、600、700、1300等等。在一些实例中,混合型计算机致使呈现多个用户可选逻辑图的表示。在一些实例中,多个用户可选逻辑图的表示包括文本表示。在一些实例中,多个用户可选逻辑图的文本表示是半结构化表示。在一些实例中,混合型计算机将图形的文本表示转换成数据结构(诸如,相邻矩阵)。见图8至图11中的实例。
[0172] 在1704处,混合型计算机接收对逻辑图GL的选择。在一些实例中,该选择是默认的逻辑图。在一些实例中,默认是图形400。
[0173] 同样在1704处,混合型计算机接收待嵌入于逻辑图中的问题。问题的实例包括整数线性规划、离散优化问题、限制满足问题、数据库查询的优化、图像辨认和其他。见美国专利第7,877,333号;第8,386,554号;第8,032,474号;第8,655,828号;以及第8,700,689号。
[0174] 在1706处,混合型计算机创建针对逻辑图GL的问题的嵌入。一种将具有其自己的问题图GP的问题嵌入到逻辑图GL中的方法如下。在第一阶段中,连续产生数组连接的子图形,每一组包括问题图GP中的每个变量的相应子图形。将问题图中的相邻变量映射到逻辑图GL中的相应顶点。这些相应顶点通过逻辑图GL中的至少一条相应边而连接。在第二阶段中,改善所连接的子图形,这样使得顶点无非是表示单个变量而已。见美国专利申请公开第US 20140250288 A1号。
[0175] 在1708处,混合型计算机使问题中的变量的局部偏置值和耦合值分布于物理量子比特和隐含逻辑图GL的逻辑量子比特上。此处,混合型计算机增大了问题的动态范围。重新调用逻辑量子比特包括两个或更多个物理量子比特,逻辑量子比特的局部偏置值可被分布于该逻辑量子比特中的物理量子比特上。例如,第i个逻辑量子比特的逻辑偏置值h′i可以被分布于该逻辑量子比特中所包括的一个或多个物理量子比特上。例如,可使用以下关系:
[0176]
[0177] 其中 是第i个逻辑量子比特L(i)的第k个物理量子比特。逻辑量子比特上的局部偏置值反映了该逻辑量子比特中所包括的物理量子比特的所施加偏置的总体(aggregate)。
[0178] 存在用于使局部偏置值分布于逻辑量子比特中所包括的物理量子比特上的不同技术。在一些实例中,将局部偏置置于逻辑量子比特中的一个物理量子比特上。在一些实例中,使局部偏置值均匀地分布于逻辑量子比特中的所有物理量子比特上。即,受制于其中局部偏置可以应用到物理量子比特的精确度,将局部偏置值均匀地散布。例如,如果局部偏置值总体上为1并且四个物理量子比特包括在逻辑量子比特中,则每个物理量子比特被偏置四分之一的值。
[0179] 在一些实例中,使局部偏置值分布于逻辑量子比特中的物理量子比特的子集上。例如,均匀分布于所有物理量子比特上要求混合型计算机指定低于精确度的值(可以将偏置可以设定到该值),然后混合型计算机使总体性偏置分布在逻辑量子比特中的物理量子比特的子集上。或者,例如,如果被分布于所有物理量子比特或物理量子比特的子集上,那么总体性偏置值在物理量子比特上产生低于阈值δ的偏置值,然后可以在物理量子比特的子集或逻辑量子比特中所包括的物理量子比特的子集上设定局部偏置值。
[0180] 在一些实例中,使局部偏置不均匀地分布于逻辑量子比特中的所有物理量子比特上。在一些实例中,在逻辑量子比特末端处的物理量子比特的局部偏置值大于在中间的物理量子比特的局部偏置值。在一些实例中,在逻辑量子比特的中间的物理量子比特的局部偏置值大于在逻辑量子比特的中间的物理量子比特的局部偏置值。在一些实例中,将物理量子比特的局部偏置值设定成与定义逻辑量子比特链将要断裂的可能性成比例。
[0181] 例如,在第i个逻辑量子比特与第j个逻辑量子比特之间的耦合件的局部偏置值J′ij可以被分布于在逻辑量子比特之间的物理耦合器上。例如,可使用以下关系:
[0182]
[0183] 存在用于使耦合值分布于在一对逻辑量子比特之间的物理耦合器上的不同技术。在一些实例中,使耦合值均匀地分布于在一对逻辑量子比特之间的物理耦合器上。在一些实例中,使耦合值不均匀地分布于在一对逻辑量子比特之间的所有耦合器上。这些物理耦合器的耦合值的总体值等于这对逻辑量子比特之间的耦合件的预期值。
[0184] 在1710处,混合型计算机请求并接收来自实施问题的量子处理器的结果,例如如陈述为下文的1712和1714。
[0185] 同样在1712处,混合型计算机将量子处理器初始化到初始状态。例如,混合型计算机以初始哈密顿量的基态进行初始化。选择初始哈密顿量是因为其基态是可获得的。初始哈密顿量在动作1712期间是量子处理器的瞬时哈密顿量。实例初始化哈密顿量包括非对角单量子比特项。
[0186] 在1714处,使量子处理器(如由其瞬时哈密顿量所描述)朝问题哈密顿量HP演化。在1716处,量子处理器提供读出。在一些实例中,从量子处理器传回读出的结果。在一些实例中,存储读出的结果。
[0187] 在图17中,将动作1712、1714和1716共同地称为单动作1710。在1718处,可选地,混合型计算机对读出的结果进行后处理。即,混合型计算机执行或请求另一个处理器执行一个或多个后处理操作。在一些实例中,另一处理器是数字处理器。一个或多个后处理操作的实例包括:多数票决后处理操作、贪心下降(greedy descent)后处理操作、变量夹紧(variable clamping)后处理操作、变量分支后处理操作或局部场票决(local field voting)后处理操作。如果任一者定义逻辑图GL,则混合型计算机保存链。
[0188] 可在微处理器、数字信号处理器(DSP)、图形处理单元(GPU)、现场可编程门阵列(FPGA)或其他电路中的一者或更多者上实施后处理操作。见2014年8月22日提交的美国专利申请序列号62/040,643。在1720处,可选地,混合型计算机传回读出的结果。在一些实例中,混合型计算机传回读出的后处理结果。
[0189] 图18示出了方法1800,其可由电路执行以使用具有嵌入式拓扑的量子计算机。混合型计算机可执行方法1800中的动作中的一者或更多者。
[0190] 在1802处,混合型计算机在接口内呈现用于创建逻辑图的选项。在一些实例中,接口包括用于向用户进行呈现的客户端接口。在一些实例中,接口包括应用程序编程接口等等。逻辑图的实例包括图形400、500、600、700、1300等等。例如,向用户呈现用于针对硬件图创建逻辑图的选项。在一些实例中,混合型计算机在接口内呈现用户可设定参数以指定逻辑图。例如,用户可设定参数包括链长度、链形状和链的重复模式,以定义逻辑量子比特和逻辑图。
[0191] 在1804处,混合型计算机接收定义逻辑图的嵌入式拓扑。在动作1806处,混合型计算机更新量子处理器以定义创建逻辑图GL的预定义的固定式耦合件。
[0192] 在1808处,混合型计算机创建针对逻辑图GL的问题的嵌入。
[0193] 在1708处,混合型计算机使问题中的变量的局部偏置值和耦合值分布于物理量子比特和隐含逻辑图GL的逻辑量子比特上。此处,混合型计算机增大了问题的动态范围。
[0194] 在1710处,混合型计算机请求并接收来自实施问题的量子处理器的结果。混合型计算机将量子处理器初始化到初始状态。例如,混合型计算机以初始哈密顿量的基态来初始化量子处理器。使量子处理器(如由其瞬时哈密顿量所描述)朝问题哈密顿量HP演化。量子处理器提供读出。在一些实例中,从量子处理器传回读出的结果。在一些实例中,存储读出的结果。
[0195] 在1718处,可选地,混合型计算机对读出的结果进行后处理。在1720处,可选地,混合型计算机传回读出的结果。在一些实例中,混合型计算机传回读出的后处理结果。
[0196] 图19示出了方法1900,其可由电路执行以使用具有嵌入式拓扑的量子计算机。混合型计算机可执行方法1900中的动作中的一者或更多者。
[0197] 在1902处,混合型计算机在接口内呈现图形家族和针对待优化的元参数的请求。在一些实例中,接口包括用于向用户进行呈现的客户端接口。在一些实例中,接口包括应用程序编程接口等等。图12和图13中示出了图形家族的实例。待优化的元参数包括图形的大小、问题的动态范围和图形的连接度。
[0198] 在1904处,混合型计算机接收问题图和元参数。在1906处,混合型计算机检查图形家族中受制于元参数优化的合适图形。例如,如果问题图具有10的最大顶点度,则具有10的最大顶点度的逻辑图可以是合适图形。
[0199] 在1908处,混合型计算机创建针对逻辑图GL的问题的嵌入。即,混合型计算机创建从问题图到逻辑图的映射。在创建映射失败的情况下,混合型计算机可(例如)致使传回出错消息。
[0200] 处理在1708-1720(图18)处继续。
[0201] 可由量子处理器的任何特定实施例来求解的问题的类型以及此类问题的相对大小和复杂度通常取决于许多因素。两个此类因素可包括量子处理器中的量子比特的数目和量子处理器中的量子比特之间的连接度(即,通信耦合的可用性)。
[0202] 本公开包括与混合型计算机有关的系统、装置、物品和方法,这些混合型计算机包括处于通信耦合的一个或多个基于数字处理器的装置和一个模拟处理器(例如,量子处理器)。本公开包括用于包括量子比特和耦合器的量子处理器的设计、布局和架构及用于操作这些量子处理器的技术。量子处理器包括:量子比特;以及耦合器,其安排在这些量子比特之间以提供如由基于数字处理器的装置所引导的数对量子比特之间的通信耦合。同样,基于数字处理器的装置可以引导一组局部偏置施加到每个量子比特。见图1和图2。
[0203] 量子处理器包括硬件图—量子比特的特定拓扑。如图4至图7和图13以及相关描述中所示出,可以通过强迫所连接的数组量子比特充当单个逻辑量子比特来修改此拓扑。可以将逻辑量子比特称为链。物理地,将链内的耦合器设定到强铁磁耦合值。链的长度是该链内的量子比特的数目。这些逻辑量子比特和其间的耦合件定义逻辑图。针对转换成逻辑图的硬件图的实例,见图4和图5。针对基于硬件图的新颖逻辑图的相邻矩阵,见图9至图11。
[0204] 可以在至少两个参数方面有规律地来选择链:i)硬件图中的位置,和/或ii)链的长度。在一些实例中,链在硬件图中具有规则的重复模式(例如,重复的是形状、取向和距离)。同样,链具有相同的长度。然而,链形状可以在模式内的子模式内变化。见图4至图7和图13。此规律性允许对链进行垫补以改进性能。见图15和图16。
[0205] 在一些实例中,在解释了边效应之后,链是同构的或在长度方面被均匀地分布。有理由相信,这将促成量子退火平台的改进的和可预测的性能。图9至图11中给出了链长度的实例。
[0206] 同样,量子退火平台的用户在嵌入于逻辑图的问题中使能量标度有效提高。这也被称为增大动态范围。即,可以以更大的精确度来指定问题。例如,施加到逻辑量子比特的局部偏置可以是逻辑量子比特内的物理量子比特的分布。见(例如)图17。在一些实例中,两个逻辑量子比特之间的耦合值可以被分布于这些逻辑量子比特之间的多个物理耦合器上。见(例如)图17。
[0207] 另外,可以选择逻辑量子比特和相关的逻辑图,这样使得嵌入的问题的结构类似于硬件图的结构,但具有修改的参数。一个有用的参数是连接度。逻辑量子比特可以具有比物理量子比特更大的连接度。因此,可以比给定逻辑图所基于的硬件图更容易地将问题嵌入于该给定逻辑图中。
[0208] 如果硬件图展现自相似性,则可以在逻辑图上进行另外的嵌入以创建具有增大的动态范围和/或连接度的新颖图形。因此,图形可以依靠自己收拢。这在图12中的概述中示出。图14中示出了具有自相似性的单位晶胞的实例。如果第一个收拢操作未产生具有合适性质的逻辑图,则可将另一个收拢操作施加到图形。在图19和关联的描述中示出了对逻辑图的自动化选择。
[0209] 量子退火平台的用户可以以多种方式使用逻辑图。例如,用户可以选择逻辑图以嵌入问题。见图17。同样,用户可以从硬件图创建其自身的逻辑图。见图18。用户可以提供问题图,并且量子退火平台可以确定多个逻辑图中的哪个图形适合于问题图。见图19。在一些实例中,多个逻辑图是展现自相似性的图形家族。
[0210] 对所展示的实施例的以上描述(包括摘要中所描述的内容)并非旨在为详尽的或将实施例限制到所公开的精确形式。虽然本文中出于展示性目的描述了实例的特定实施例,但在不脱离本公开的精神和范围的情况下,可以作出各种等效的修改,如将由相关领域技术人员认识到。可以将各种实施例的本文中所提供的教导应用于其他量子计算方法而不必是上文通常描述的用于量子计算的示例性方法。
[0211] 上述各种实施例可以相组合以提供另外的实施例。本说明书中所引用和/或申请资料单所列举的所有美国专利、美国专利申请公开、美国专利申请、外来专利、外来专利申请和非专利申请包括具有以下序列号和提交日期的美国专利申请:2015年2月10日提交的第62/114,406号;2013年7月24日提交的第61/858,023号;2014年7月24日提交的第14/340,291号;2013年8月7日提交的第61/863,360号;2014年8月7日提交的第14/453,883号;2014年8月22日提交的第62/040,643号;2014年8月22日提交的第62/040,890号;2014年4月23日提交的第61/983,370号;2014年3月12日提交的序列号61/951,708;以上各者通过引用整体地结合于本文中。如必要,可以修改实施例的多个方面,以采用各种专利、申请和公开的系统、电路和概念来提供又另外的实施例。
[0212] 可以依据上文详细描述对实施例作出这些和其他变化。一般地,在以下权利要求中,所使用的术语不应解释为将权利要求限制到说明书和权利要求中所公开的特定实施例,而是应解释为包括所有可能的实施例连同此类权利要求所享有的等效物的完整范围。因此,权利要求不受本公开的限制。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈