1.一种基于电压跟随开关的多级并行式ADC及DAC，其特征是：用电压跟随开关作为信号开关，传递信号或阻断信号，电压跟随开关由跟随器电源开关两大模块组成，电源开关是置于该跟随器电源回路上的电子装置，可以通过控制字控制该跟随器电源回路的通断，该跟随器在电源通的状态下处于电压跟随状态，信号从同相端输入，其输出端的电压会精确等于其同相端的电压，使输入端的信号传送到输出端，为信号通，信号通时电压降极小，接近于理想化的短路导通；跟随器在电源断的状态下，其输出端就与其同相端呈信号阻断状态，为信号断，信号断时输出端与其同相端电阻值极大，接近于理想化的关断，
跟随开关在电源通时信号通，电源断时信号断，所以，跟随开关可以通过控制字来控制其跟随器电源回路的通断，从而控制其跟随器信号回路的通断。
2.根据权利要求1所述的基于电压跟随开关的多级并行式ADC及DAC，其进一步特征
是：通过对电源开关控制逻辑的设计，可以将跟随开关构造成临界开关Sλg，临界开关Sλg的逻辑关系为：当Iλg＝0或Iλ(g+1)＝1时，临界开关Sλg信号断；只有处于临界状态时，即，当Iλg＝1且Iλ(g+1)＝0时，临界开关Sλg信号通。
3.根据权利要求1所述的基于电压跟随开关的多级并行式ADC及DAC，其进一步特征
是：广义的无损临界开关，只有当Iλg＝1且Iλ(g+1)＝0时，使高电位导通电源开关KS1和KS3导通，并且使低电位导通电源开关KS0和KS2导通，才可以使Aλg电源通，使Aλg信号通；反之，只要Iλg＝0或Iλ(g+1)＝1，都会使使KS1和KS3截止或使KS0和KS2截止，会使得Aλg电源断，所以Aλg信号断，为了简化电路，KS0和KS2可以任意短路一个，KS1和KS3也可以任意短路一个。
4.根据权利要求1所述的基于电压跟随开关的多级并行式ADC及DAC，其进一步特征
是：一组临界开关构成级电位开关，级电位开关JDWKGλ包括临界开关组LJKGZλ和多路开关DLKGλ，临界开关组是将一组临界开关的输出端并联成公共端，这些临界开关所有的输入端构成临界开关组的输入端组，通过控制字直接选通其中的一个输入端为选通端；多路开关是由一个解码器与一个临界开关组构成，先通过解码器将数字信号解码成控制字后，再通过控制字选通临界开关组中的一个输入端为选通端与公共端连通。
5.根据权利要求1所述的基于电压跟随开关的多级并行式ADC及DAC，其进一步特征
是：q位多路开关，其中Sλ0～Sλ(Q-1)为第λ级0阶～(Q-1)阶临界开关，解码器JMλ将控制端dλ0～dλ(q-1)的数字信号解码为第λ级0阶～(Q-1)阶控制字Iλ0～Iλ(Q-1)，得到第
0阶～(Q-1)阶输入端电位Vλ0～Vλ(Q-1)的选通端。
6.根据权利要求1所述的基于电压跟随开关的多级并行式ADC及DAC，其进一步特征
是：基于跟随开关的m级*q位等电阻式对数ADC，原始输入交流信号uαy经过前置电路QZDL处理后，成为第α级输入电压Uαy;第λ级输入电压Uλy的范围为0～Vp，第λ级子级AD#λ对 第λ级输入电压Uλy进行AD转换，由四大模块及过程完成：
q
(1)、级电位VλG形成模块，Q＝2，第λ级并行器的分压电阻链Rλ(Q-1)～Rλ0形成第λ级电位参考点Vλ(Q-1)～Vλ0，对应接到并行器中比较器Cλ(Q-1)～Cλ1的反相端，第λ级输入电压Uλy接到并行器中比较器Cλ(Q-1)～Cλ1的同相端，与电位参考点Vλ(Q-1)～Vλ0进行比较，得到第λ级比较值Iλ(Q-1)～Iλ1为Iλ(Q-1)～Iλ(G+1)＝0，IλG～Iλ1＝1，IλQ为恒
0值，Iλ0为恒1值，即得知Vλ(G+1)＞Uλy＞VλG,形成级电位为VλG；令比较值Iλ(Q-1)～Iλ1通过编码器BMλ进行编码后，得到级电位VλG的数字输出值为Dλ(q-1)～Dλ0;至此，以级电位VλG为桥梁，输入电压Uλy转换为级电位VλG进而转换为数字信号Dλ(q-1)…Dλ0; (2)、级电位VλG取出模块，AD##中，除了末级以外，都需要将级电位VλG取出为进行下级转换作准备；完成该项工作的模块就是级电位开关，包括临界开关组LJKGZλ和多路开关DLKGλ两类，参考电位点Vλ(Q-1)～Vλ0逐个与开关点Sλ(Q-1)～Sλ0进行算术连接；AD#α中的虚线框LJKGZα框住的为临界开关组符号图，通过前述的临界开关的选通控制，确定选通点SλG;AD#β中的实线框DLKGβ框住的为多路开关符号图，通过前述的多路开关的选通控制，确定选通点SλG;AD#γ中的实线框JDWKGγ框住的器件组包含了多路开关和临界开关组两种符号图，通配两类开关，通过前述的两类开关的选通控制，确定选通点SλG;选通点SλG对应于级电位VλG。
(3)、级间运算模块，第λ级的输入电压Uλy经过第λ级采保器CBλ后成为稳态电压U’λY级间采保器CBλ的作用是使各子级的输入电压在一个采样周期内独立和稳定，从而使m个子级能够并行运行，形成流水线式转换。取出级电位的目的是进行下一级的转换，设每q
个子级转换位数都为q位，Q＝2，电阻链将电压Vp分为Q等分，每等分电压ΔV为固定值ΔV＝Vp/Q；级电位V λG是小于并最接近于输入电压Uλy的参考电位点，在第λ级的测量精度以内，认为VλG＝Uλy,由求和器∑λ完成求尾数电压运算Uλx＝Uλy-VλG,尾数电压Uλx的范围为0～ΔV，再由放大器FDλ将尾数电压信号放大Q倍，得到U(λ+1)γ＝Uμy＝Q*Uλx，所以Uμy的范围扩大至满量程0～Vp，成为第μ级的输入电压，进入μ级ADCμ进行高一级精度的测量和转换。
(4)、对数转换模块，该例的对数转换模块有模拟式转换和数字式转换两种，数字式转换的前提是将总输入电压Uαy转换成了高位数等量化间距的数字信号，然后将该高位数字信号通过对数查表器转换成低位数对数量化间距的数字信号；模拟式转换是在第α级输入前，用模拟式对数转换器将线性输入电压转换成对数输入电压，而ADC实际上是将对数输入电压转换成了对数量化间距数字信号。
7.根据权利要求1所述的基于电压跟随开关的多级并行式ADC及DAC，其进一步特征
是：基于跟随开关的m级*q位等电阻式对数DAC，N位数字信号按m级*q位分配如下： (D(N-1)、…、D0)＝(Dα(q-1)、…、Dα0)、(Dβ(q-1)、…、Dβ0)、…、(Dm(q-1)、…、Dm0)，D对d输 送到对应的级电位开关控制端：(dα(q-1)、…、dα0)、(dβ(q-1)、…、dβ0)、…、(dm(q-1)、…、dm0)，第λ级子级DACλ对第λ级数字信号(Dλ(q-1)、…、Dλ0)进行DA转换由四大模块及过程完成：
q
(1)、级电位VλG形成模块，Q＝2，第λ级并行器的分压电阻链Rλ(q-1)～Rλ0,形成第λ级电位参考点Vλ(Q-1)～Vλ0,接收到数字信号(Dλ(Q-1)、…、Dλ0)后，对应于数字信号的参考电位点VλG为级电位；
(2)、级电位VλG取出模块，需要将每个级的级电位VλG取出，为求取每级的输出电压VΦΨ做准备；与实施例2.1中的级电位VλG取出模块及过程相同；
(3)、级间运算模块，级电位VλG与输出电压VφΨ及缩减倍数ψλ三者关系为：VΦψ＝(Φ-1) (Φ-1)
VλG/ψλ，其中ψλ＝Q ，即第λ级缩减器ψΦ的缩减倍数为ψΦ＝Q ，Φ通配α、β、γ、…、m，而α、β、γ、…用数值表示则为α＝1、β＝2、γ=3、…，所以，用Φ表
2
示为第几级，例如，第γ级即第3级，Φ＝3，则Ψγ＝Q ；补偿器∑Φγ和缩减器ψΦ也可以用一个加法-比例电路∑ψΦ完成；将所有级别的VΦψ用总求和器∑ψ求和，得到总输出模拟电压Vψ；
(4)、对数转换模块，该例的对数转换模块也是有模拟式转换和数字式转换两种，数字式转换是在接收到低位数对数量化间距的数字信号后，将该对数数字信号通过反对数查表器转换成高位等量化间距数字信号，为了提高信噪比，可以对参考电位点作半阶化处理，将反对数查表器改为提高半阶量化间距的反对数查表器，该对数数字信号通过该查表器转换成高位等量化间距数字信号，再用高位数等量化间距的DAC转换成模拟信号；模拟式转换是在DAC完成了数模转换后，再将该对数模拟信号用模拟式反对数转换器转换成线性输出电压；线性DAC为了提高信噪比，也可以对参考电位点作半阶化处理，最小量化间距ΔV＝m
VP/Q，将各级的参考电位点都上调ΔV/2，为此，只要在各级零电位上面增加一个半阶电阻m-α＊ m-β＊ m-m＊
RλΔ，分别为：RαΔ＝Rα1/(Q 2)，RβΔ＝Rβ1/(Q 2)，……，RmΔ＝Rα1/(Q 2)。
8.根据权利要求1所述的基于电压跟随开关的多级并行式ADC及DAC，其进一步特征
是：基于跟随开关的两级对数链ADC，该对数链ADC包括两个子级：LAD#α和LAD#β，LAD#α为首级对数链子ADC，LAD#β为次级对数链子ADC；前置电路无需Log模块；
首级LAD#α完成q位转换，对数律电阻链RQ～R1和Rθ将电压0～VP分为Q+1大段，
q
共Q+2个电位点，排除掉0点和VP后，剩下VQ-1～Vθ为参考电位点，为Q＝2 阶，将参考电位链VQ-1～Vθ设计成对数律，VQ-1～V1接入对应的首级比较器CQ-1～C1的反相端，首级输入电压Uαy接入各首级比较器的同相端，得到首级比较值IQ-1～I1，再经过首级编码器BM编码后，产生首级对数律数字输出信号Dq-1～D0；由首级比较值IQ-1～I1或数字输出信号Dq-1～D0，控制级电位开关JDWKG而得到对应于输入电压Uαy的级电位VG，即先测出输入电压Uαy是属于首级电位链中的哪一大段，得到Uαy的粗测结果；输入电压Uαy接入首级求和器∑Q-1～∑0充当被减数，参考电位点VQ-1～Vθ对应 接到∑Q-1～∑0充当减数，得到差值电压UX(Q-1)～UX0，差值电压UX(Q-1)～UX0再通过首级放大器FQ-1～F0，得到运算电压Uy(Q-1)～Uy0,对应于级电位VG的差值电压称为尾数电压UXG,对应于级电位VG的运算电压称为运算级电压UyG；求和器求出尾数电压UXG＝Uαy-VG，UXG的变化范围为(0～ΔVG)，ΔVG称为级电位的量化间距，ΔVG＝(V(G+1)-VG)，令放大器FG的放大倍数为Vp/ΔVG，经过放大器FG后得到运算级电压UγG,UyG＝UXG*Vp/ΔVG，放大成UyG后，电压变化范围扩大至满量程0～Vp，级电位开关将运算级电压UyG取出送至开关总线Sα向次级输出。UyG经过采保器CBβ采保后成为次级输入电压Uβy，再交给次级进行精测，级间采保器CBβ的作用是使两级的输入电压在一个采样周期内独立和稳定，从而使两个子级能够并行运行，形成流水线式转换； 次级LAD#β主要部分是次级对数链并行器LBXQβ，次级对数式电阻链R’T～R’1形成电位点VP和V’T-1～V’0，排除VP后，V’T-1～V’0为次级对数式参考电位点，V’T-1～V’1接到次级比较器C’T-1～C’1对应的反相端，次级输入电压Uβy接到各次级比较器同相端，得到次级比较值I’T-1～I’1，经过次级编码器BM’编码，得到次级对数律数字输出信号D’t-1～D’0；LAD#α和LAD#β两级共完成q+t位对数律的数字信号转换，Dq-1～D0为高位，D’t-1～D’0为低位；
为了提高信噪比和信号动态范围值，拟采用对数律的电阻链，令两个子级LAD#α和
LAD#β的电阻链采用对数律设计；首级和次级电阻链的对数化设计分析：
首级电阻链的对数化设计：LAD#α的电阻链阻值是常数，所以链电流Iα是常数，令基础电位Vθ等于传感器有效探测的最小值，令基础电阻Rθ＝Vθ/Iα，RA/Rθ＝η-1，RA为并不T
存在的虚拟起步电阻，首级链电阻都以RA为起点按大比值η 递增，称大比值电阻链：R1＝T *T (Q-3)*T (Q-2 *T (Q-1)*T
RA*η、R2＝RA*η2 、……、RQ-3＝RA*η 、RQ-2＝RA*η ) 、RQ-1＝RA*η ，大比值T T 2*T
电阻链Rθ～RQ产生了大比值电位链(Vj+1/Vj＝η)为：地、Vθ、V1＝Vθ*η、V2＝Vθ*η 、
3*T (Q-2)*T (Q-1)*T ηQ*T
V3＝Vθ*η 、......、VQ-2＝Vθ*η 、VQ-1＝Vθ*η 、VQ＝Vθ* =VP，排除VQ＝VP点后，共Q个参考电位点(又称量化点)为：Vθ、V1、……、VQ-1，因为小于Vθ的区域为传感器探测无效区域，所以(V1～Vθ～0)以Vθ为量化点，标记为(V1～Vθ～0)→Vθ，其它量化点的量化区间为：(V2～V1]→V1、(V3～V2]→V2、……、(VQ-1～VQ-2]→VQ-2，、(VQ～T
VQ-1]→VQ-1；首级的量化点为大比值η 粗犷型的，所以中间要插入T个小比值η的次级精细型量化点；
t
次级电阻链的对数化设计：LAD#β的电阻链有T＝2 个电阻R’1～R’T，在首级中，已经G*T
求出尾数电压UXG＝Uαy-VG，UXG的变化范围为(0～ΔVG)，ΔVG＝(V(G+1)-VG)，VG＝Vθ*η 、(G+1)*T
V(G+1)＝Vθ*η ，ΔVG为首级级电位VG的量化步长；理论上VG～V(G+1)中要插入次级中G*T 1
的T个精细量化点，VG～V(G+1)的精细量化点为：V”0＝VG＝Vθ*η 、V”1＝VG*η、V”2＝
2 3 (T-2) (T-1)
VG*η、V”3＝VG*η、……、V”T-2＝VG*η 、V”T-1＝VG*η ，按照比值η等比递增，T
(V”T＝VG*η ＝VG+1为首级中下一阶量化点，排除在插入点之外)，这说明次级电阻链只要满足等比关系η并乘一个系数，就可以实现对尾 数电压的对数转换；实际上次级转换不是把精细量化点插入到VG～V(G+1)中，而是把首级的尾数电压UXG取出来，UXG的变化范围为(0～ΔVG)，经过对应放大器FG放大后首级尾数电压UXG扩大成首级运算级电压UyG，令放大器FG的放大倍数为Vp/ΔVG，UyG＝UXG*Vp/ΔVG，电压变化范围扩大至次级的满量程0～Vp；
运算级电压UyG经过采保器CBβ采保后成为次级输入电压Uβy；而次级电阻链中构造对数律量化点是关键，次级电阻链中，RB为任意设定的虚拟电阻，T个链电阻按照比值η等比递
1 2 3 (T-2) (T-1)
增：R’1＝RB*η、R’2＝RB*η、R’3＝RB*η、……、R’T-2＝RB*η 、R’T-1＝RB*η 、T 1
R’T＝RB*η，自然形成T个按照比值η等比递增的电位量化点：0、V’1＝VB*η、V’2＝
2 3 (T-2) (T-1)
VB*η、V’3＝VB*η、……、V’T-2＝VB*η 、V’T-1＝VB*η ，其量化区间为：(V’1～
0]→0、(V’2～V’1]→V’1、(V’3～V’2]→V’2、……、(V’T-1～V’T-2]→V’T-2，、(V’T～V’T-1]→V’T-1；而V’T＝VP被排除在该组量化点之外；
至此，该两级对数链ADC将模拟信号转换成了对数式数字信号，如果在此基础上，将基础电阻Rθ调整为调整电阻R*θ，R*θ＝Rθ～Rθ/15，并且令R*θ＝探测器最小有效信号，将调整电阻R*θ减小，会使信噪比曲线在小信号端有些下降，但是使动态范围增加。
9.根据权利要求1所述的基于电压跟随开关的多级并行式ADC及DAC，其进一步特征
是：基于跟随开关的两级对数链DAC，该DAC的电阻链和参考电位链都是对数关系；接收的对数律数字信号为：高位Dq-1～D0，低位D’t-1～D’0；高位Dq-1～D0对应送到首级多路开关控制端dq-1～d0，得到首级级电位VG；低位D’t-1～D’0对应送到次级多路开关控制端d’t-1～d’0，得到次级级电位V’B，令b等于(0～T-1)中的某个点，V’b称为次级第b阶参考电位点，其中被选通的电位点为次级级电位V’B；
LDA#β包括三部分：DZLβ、JDWKG’和∑βU；DZLβ为次级对数电阻链，包括：次级对数式电阻链R’T～R’1，次级对数式参考电位点V’’T-1～V’0，次级电阻链的对数化设计同实施例4.1；
次级电阻链形成T个参考电位点V’T-1、V’T-2、…V’1、V’0，其量化区间为：(V’1～
0]→V’0、(V’2～V’1]→V’1、(V’3～V’2]→V’2、……、(V’T-1～V’T-2]→V’T-2，、(V’T～V’T-1]→V’T-1；可知V’b的量化步长或称阶差ΔV’b＝V’b+1-V’b；次级级电位开关JDWKG’控制端d’t-1～d’0接收到低位数字信号D’t-1～D’0后，在次级开关点S’T-1～S’0中确定一个选通点S’b，该选通点特别标记为S’B，选通点S’B对应的电位点V’b为次级级电位VβB，次级级电位VβB的变化范围为T个电位点V’0、V’1、…、V’T-2、V’T-1，各个点的量化区间分别为：(V’1～V’0]→V’0、(V’2～V’1]→V’1、(V’3～V’2]→V’2、……、(V’T-1～V’T-2]→V’T-2，、(V’T～V’T-1]→V’T-1,所以次级级电位VβB对应的模拟电压变化范围为0～VP；
LDA#α包括四部分：DZLα、SJQH、JDWKG和∑AU；DZLα为首级对数电阻链，包括首级对数式电阻链RQ～R1和Rθ，首级对数式参考电位点VQ-1～Vθ，首级电阻链的对数化设计与实施例4.1 相同；令g等于0～(Q-1)中任意数，每个首级电位点Vg对应接三个器件：求和器∑g、缩减器ψg和开关点Sg，称为g支路，电位点Vg与电位点Vg+1的电压称为电位点Vg阶差ΔVg，三者关系为ΔVg＝Vg+1-Vg；
在与首级级电位VG相加时，次级级电位VβB应该是以级电位VG的尾数电压身份出现，注意到次级级电位VβH对应的模拟电压变化范围为0～VP，而电压变化范围应该为0～ΔVG才合理，所以对应于第g阶电位，应该将VβB的变化范围由0～VP缩减成0～ΔVg，就需要用一个缩减器ψg来完成这项任务，还要注意到每阶的ΔVg是不相等的，而是等比变化的，所以每阶缩减器Ψg的缩减比例ψg也是等比变化的，令ψg＝ΔVg/VP，则次级级电位VβB变成了缩减值Vψg，缩减计算为：Vψg＝VβB*ψg＝VβB*ΔVg/VP，所以电压变化范围由VβB的
0～VP缩减成了Vψg的0～ΔVg,缩减电压Vψg就是首级参考电位点VQ-1～Vθ中第g阶的尾数电压，等待选通；首级参考电位Vg作为粗犷模拟值，而对应的缩减电压Vψg作为Vg的尾数电压是精细模拟值，Vg与Vψg通过求和器∑g相加，得到首级粗犷模拟值Vg和次级精细模拟值Vψg之和，称参考电位求和值V∑g，首级每个考电位Vg都对应存在一个参考电位求和值V∑g等待输出；当首级级电位开关JDWKG控制端dq-1～d0接收到高位数字信号Dq-1～D0后，确定了首级选通点SG，将对应的参考电位求和值V∑g作为级电位求和值U∑G输出到汇总器∑αU，汇总器∑αU实际上只接收到唯一的级电位求和值U∑G，作为数模转换值Uαβ输出；至此，两级对数链DAC转换完成。
10.根据权利要求1所述的基于电压跟随开关的多级并行式ADC及DAC，其进一步特征
是：基于跟随开关的半阶式量化点的两级对数链DAC，在于参考电位点的设定进行了半阶化处理，首级半阶参考点Ug，首级半阶电阻Pg，次级半阶参考点U’b，次级半阶电阻P’b；与原电阻链的对应关系为：Ug→Vg，Pg→Rg，U’b→V’b，P’b→R’b；所谓半阶就是令参考电位点在原有基础上上移半阶，计算方法为：
参考电位点全部上调半阶，变为：首级半阶参考点Ug＝(Vg+Vg*η)/2，首级半阶电
阻Pg＝(Rg+Rg*η)/2；次级半阶参考点U’b＝(V’b+V’b*η)/2，次级半阶电阻：P’b＝(R’b+R’b*η)/2；这样，参考电位点和电阻全部上调半阶。