本发明涉及进行从虚拟地址到物理地址的变换的地址变换装置，具体涉及附属于操作虚拟存储系统的中央处理装置(CPU：CentralProcessing Unit)而被使用的存储器管理单元(MMU：MemoryManagement Unit)内的地址变换用的翻译后援缓冲器(以下称为TLB(Translation Lookaside Buffer))。

操作虚拟存储系统的CPU，在对命令与数据存取时输出逻辑存储空间上的虚拟存储地址。但是，由于实际的命令与数据保持在物理空间上的物理地址中，采用MMU进行从虚拟地址到物理地址的变换。此时，为了高速进行地址变换，采用设于MMU内的TLB。
作为使用虚拟存储系统的半导体装置的传统技术，例如，在日本专利文献特开平4-262436号公报(第1栏～第2栏，图3、4)中，公开了采用相联存储器(CAM：Content Addressable Memory)单元为标记(tag)部分加以使用的地址变换缓冲电路的结构。换言之，公开了在标记部分上，在用以对多重虚拟存储空间中的各空间进行识别的过程识别号和用以存取的有效地址之间加以比较的结构。
并且，在日本专利文献特开平7-282587号公报(第13栏～第14栏，图4)中，公开了为实现从虚拟地址到物理地址的地址变换中所使用的TLB的高速化而降低匹配线的寄生电容的CAM的结构例。
对于高速进行从虚拟地址到物理地址的地址变换请求，一直以来，虽然用降低匹配线的寄生电容等方法实现地址变换的高速化，实际上却未达到足够的高速。

本发明旨在解决上述课题，提供以较少的电力损耗能够进行从虚拟地址到物理地址的变换的TLB。
本发明第一方面的地址变换装置是一种进行从虚拟地址到物理地址的地址变换的地址变换装置，其中设有：保持所述物理地址的数据的数据输入部分；以及作为所述数据输入部分的标记，将地址空间标识符与虚拟地址加以存储的标记输入部分。所述标记输入部分包括：保持所述地址空间标识符的地址空间标识符保持部分；将保持在所述地址空间标识符保持部分中的地址空间标识符保持值和新输入的地址空间标识符输入值加以比较的地址空间标识符比较判定部分；保持所述虚拟地址的虚拟地址保持部分；以及将保持在所述虚拟地址保持部分中的虚拟地址保持值和新输入的虚拟地址输入值加以比较的虚拟地址比较判定部分。所述虚拟地址比较判定部分设有，给其输出线充电的充电电路与禁止给所述输出线充电的充电禁止电路。该部分基于所述地址空间标识符保持值和所述地址空间标识符输入值之间的比较结果，控制所述输出线的电位状态，规定地址变换时的所述虚拟地址保持值和所述虚拟地址输入值的比较操作的执行或不执行。
本发明第二方面的地址变换装置是一种进行从虚拟地址到物理地址的地址变换的地址变换装置，其中设有：保持所述物理地址的数据的数据输入部分；以及作为所述数据输入部分的标记，将地址空间标识符与虚拟地址加以存储的标记输入部分。所述标记输入部分包括：将关于所述标记输入部分的数据是否有效的信息加以保持的有效位部分；保持所述地址空间标识符的地址空间标识符保持部分；将保持在所述地址空间标识符保持部分中的地址空间标识符保持值与保持在所述有效位部分中的有效位保持值和新输入的地址空间标识符输入值与有效位输入值加以比较的地址空间标识符比较判定部分；保持所述虚拟地址的虚拟地址保持部分；以及将保持在所述虚拟地址保持部分中的虚拟地址保持值和新输入的虚拟地址输入值加以比较的虚拟地址比较判定部分。所述虚拟地址比较判定部分，基于所述地址空间标识符保持值和所述地址空间标识符输入值的比较结果与关于所述标记输入部分的数据是否有效的所述信息，规定地址变换时的所述虚拟地址保持值和所述虚拟地址输入值的比较操作的执行或不执行。
附图说明
图1是说明本发明实施例1的TLB的结构的方框图。
图2是ASID比较判定部分的结构示图。
图3是虚拟地址比较判定部分的结构示图。
图4是CAM单元的结构示图。
图5是说明本发明实施例2的TLB的结构的方框图。
图6是说明本发明实施例3的TLB的结构的方框图。
图7是虚拟地址比较判定部分的结构示图。
图8是说明本发明实施例4的TLB的结构的方框图。
图9是说明有效位部分的结构的变形例的示图。
图10是说明有效位部分的结构的变形例的示图。
(符号说明)102、102A、501     ASID比较判定部分；104、104A    虚拟地址比较判定部分；105、401    ASID匹配线；106、402    虚拟地址匹配线；107    ASID有效信号；202    锁存器；203    ASID比较控制信号；304、602     OR门；502    测试数据控制信号；503测试数据输入信号；601    选择器；808    标记输入部分；809    数据输入部分；810    ASID保持部分；811    虚拟地址保持部分；812有效位部分；813        CAM单元；1002    虚拟地址比较控制信号。

(A.实施例1)(A-1.装置结构)(A-1-1.整体结构)首先，参照图1，就本发明实施例1的翻译后援缓冲器(称为TLB)100的结构进行说明。
如图1所示，TLB100中主要设有：控制操作的控制部分805、保持虚拟地址的标记部分806、保持与在标记部分806中保持的虚拟地址对应的物理地址数据部分807等。
通过虚拟地址输入通路801，向控制部分805供给由位于外部的CPU(未作图示)输出的虚拟地址，并且，从保持表示其存取与哪个地址空间对应的地址空间标识符(称为ASID)的ASID寄存器802，经由ASID输入通路803供给ASID。再有，向控制部分805通知ASID寄存器802的内容变更的ASID寄存器变更通知信号101，由ASID寄存器802供给。
经由物理地址输出通路804，从控制部分805向外部输出物理地址。
并且，控制部分805和标记部分806之间经由如下各通路相连：从控制部分805向标记部分806输入ASID的ASID发送通路814，控制ASID比较判定操作的ASID比较控制信号203的发送通路103，从控制部分805向标记部分806输入虚拟地址的虚拟地址发送通路815，从控制部分805向标记部分806输入有效位数据的有效位数据发送通路816，以及从控制部分805向标记部分806输入对比较判定操作加以控制的虚拟地址比较控制信号1002的控制信号发送通路818。
并且，控制部分805和数据部分807之间，经由将由数据部分807读出的物理地址送到控制部分805的物理地址发送通路821相连。
(A-1-2.标记部分的结构)
标记部分806设有多个保持成组的ASID与虚拟地址的标记输入部分808。
标记输入部分808内包括：保持ASID的ASID保持部分810；保持虚拟地址的虚拟地址保持部分811；将保持在标记输入部分808中的数据是否有效的信息加以保持的有效位部分812；对已输入的ASID和在标记输入部分808内的ASID保持部分810上的保持内容加以比较判定的ASID比较判定部分102；对已输入的虚拟地址和在标记输入部分808内的虚拟地址保持部分811上的保持内容以及已输入的有效位数据和在有效位部分812上的保持内容加以比较判定的虚拟地址比较判定部分104。
ASID比较判定部分102与虚拟地址比较判定部分104在每个标记输入部分808上各设置一个。
这里，ASID保持部分810与虚拟地址保持部分811由多个相联存储器单元(称为CAM单元)813构成，而有效位部分812由一个CAM单元构成。另外，有效位部分812用以通过比较简单的信息明示保持在标记输入部分808上的数据是否有效，例如，在完全没有数据的标记输入部分808中，将数据0保持在有效位部分812的CAM单元813上，在某些有数据的标记输入部分808中，在有效位部分812的CAM单元813上保持数据1等。
在标记输入部分808内的ASID保持部分810的多个CAM单元813，通过ASID匹配线105并联连接，同时与ASID比较判定部分105相连。另外。ASID匹配线105在ASID的比较操作时被使用。
并且，在标记输入部分808内的虚拟地址保持部分811的多个CAM单元813与有效位部分812内的CAM单元813，通过虚拟地址匹配线106并联连接，同时跟与该标记输入部分808对应的虚拟地址比较判定部分104相连。再有，虚拟地址匹配线106在虚拟地址与有效位的比较操作时被使用。
并且，还从ASID比较判定部分102向虚拟地址比较判定部分104供给ASID有效信号107。
(A-1-3.数据部分的结构)数据部分807设有多个保持一个物理地址的数据的数据输入部分809，该数据输入部分809的个数与标记部分806的标记输入部分808相同，一个数据输入部分809和一个标记输入部分808成对操作。
换言之，对各数据输入部分809起标记作用的部分是与之成对的标记输入部分808，在标记部分806内的各标记输入部分808的虚拟地址匹配线106的值，经由比较结果通知通路820送到数据部分807，并供给与标记输入部分808成对的数据输入部分809。
(A-1-4.ASID比较判定部分的结构)图2是一例ASID比较判定部分102的电路结构。如图2所示，ASID比较判定部分102中设有P沟道型MOS晶体管201和锁存器202。
MOS晶体管201的源极与电源PS相连，而漏极与ASID匹配线105相连。并且，MOS晶体管201的栅极被供给控制ASID比较操作的ASID比较控制信号203(比较控制信号)。
锁存器202的控制输入端子(C)上，被供给ASID比较控制信号203，数据输入端子(D)与ASID匹配线105相连。
从锁存器202的输出端子(O)输出ASID有效信号107，供给虚拟地址比较判定部分104。
(A-1-5.虚拟地址比较判定部分的结构)图3是一例虚拟地址比较判定部分104的电路结构。如图3所示，虚拟地址比较判定部分104中设有：P沟道型MOS晶体管301、N沟道型MOS晶体管302、倒相器303和OR门304。
MOS晶体管301的源极与电源PS相连，漏极与虚拟地址匹配线106相连；而MOS晶体管302的源极与接地端GND相连，漏极与虚拟地址匹配线106相连。
倒相器303的输入端被供给ASID有效信号107，其输出端与MOS晶体管302的栅极与OR门304的一个输入端相连。
并且，OR门304的另一输入端上被供给控制比较操作的虚拟地址比较控制信号1002(比较控制信号)，其输出端与MOS晶体管301的栅极相连，而倒相器303的输出端与N沟道型MOS晶体管302的栅极相连。这里，虚拟地址比较控制信号1002是从控制部分805经由控制信号发送通路818，供给与标记部分806的各标记输入部分808对应的虚拟地址比较判定部分104的信号。
(A-1-6.CAM单元的结构)图4是一例CAM单元813的电路结构。如图4所示，CAM单元813中设有：根据TLB100的操作状态，保持ASID、虚拟地址和有效位数据中的任意一种的存储电路901；CMOS传输门(以下称为TG)903A与903B；以及N沟道型MOS晶体管905。
存储电路901中设有：其栅极与字线WL连接的N沟道型MOS晶体管9011与9013，以及反相并联连接的倒相器9013与9014。
倒相器9013的输入端与倒相器9014的输出端与MOS晶体管9011的源极相连，MOS晶体管9011的漏极与位线BL1相连。并且，倒相器9013的输出端和倒相器9014的输入端与MOS晶体管9012的源极相连，MOS晶体管9012的漏极与位线BL2相连。
从MOS晶体管9011的源极输出表示存储电路901所保持的值的正逻辑值的存储正信号902A，并且，从MOS晶体管9012的源极输出表示存储电路901所保持的值的负逻辑值的存储负信号902B。
存储负信号902A被供给构成TG903A的P沟道型MOS晶体管的栅极与构成TG903B的N沟道型MOS晶体管的栅极。
并且，存储负信号902B被供给构成TG903A的N沟道型MOS晶体管的栅极与构成TG903B的P沟道型MOS晶体管的栅极。
而且，TG903A的源极被供给比较正信号904A，TG903B的源极被供给比较负信号904B，而TG903A与TG903B的漏极与MOS晶体管905的栅极相连。
这里，比较正信号904A是表示从控制部分805输入的ASID或虚拟地址或有效位数据的正逻辑值的信号。
而比较负信号904B是表示从控制部分805输入的ASID或虚拟地址或有效位数据的负逻辑值的信号。
再有，MOS晶体管905的漏极与ASID匹配线105(或虚拟地址匹配线106)相连，其源极与接地端GND相连。
(A-2.装置操作)接着，参照图1～图3，就TLB100的操作进行说明。
首先，TLB100未进行地址变换操作时，从控制部分805经由ASID比较控制信号发送通路103向标记部分806的各标记输入部分808的ASID比较判定部分102供给的ASID比较控制信号成为L电平(低电位电平)。
因此，ASID比较判定部分102(图2)的MOS晶体管201成为导通状态，ASID匹配线105被充电至H电平(高电位电平)。
在ASID寄存器802的内容已被改写时，用ASID寄存器变更通知信号101向控制部分805通知ASID寄存器802的内容被改写的情况。
ASID寄存器802的内容被改写的情况已通知到控制部分805时，或者标记部分806的某些标记输入部分808的ASID保持部分810的保持内容已被变更时，控制部分805开始ASID比较操作。
具体说，若以ASID寄存器802的内容已被改写时为例，控制部分805对多个标记输入部分808的全部，执行被改写的ASID寄存器802的内容(ASID输入值)和ASID保持部分810的保持内容(ASID保持值)的比较操作(ASID比较操作)。
所谓ASID保持部分810的保持内容被加以变更的场合，是指改写标记输入部分808内的数据的场合，其操作与ASID寄存器802的改写不同。
进行ASID比较操作时，保持在ASID寄存器802中的ASID经由ASID输入通路803输入到控制部分805。并且，进行ASID比较操作时，从控制部分805经由ASID比较控制信号发送通路103向标记部分806的各标记输入部分808的ASID比较判定部分102供给的ASID比较控制信号成为H电平。
ASID比较控制信号成为H电平时，ASID比较判定部分102的P沟道型MOS晶体管201成为截止状态。
接着，ASID从控制部分805经由ASID发送通路814被供给标记部分806，然后被供给各标记输入部分808的ASID保持部分810的多个CAM单元813。
被供给ASID保持部分810的ASID被供给各对应的CAM单元813(图4)，其正逻辑值以比较正信号904A供给，其负逻辑值以比较负信号904B供给。
(A-2-1.CAM单元、标记部分的操作)在CAM单元813中，存储电路901保持数据1时，存储正信号902A成为H电平，存储负信号902B成为L电平；而存储电路901保持数据0时，存储正信号902A成为L电平，存储负信号902B成为H电平。
在存储电路901保持数据1时TG903A成为截止状态，TG903B成为导通状态；而保持数据0时TG903A成为导通状态，TG903B成为截止状态。
因而，存储电路901保持数据1时，比较负信号904B经由TG903B供给MOS晶体管905的栅极；保持数据0时，比较正信号904A经由TG903A供给MOS晶体管905的栅极。
因此，在存储电路901保持数据1的场合，比较值为1时，即比较正信号904A为H电平且比较负信号904B为L电平时，MOS晶体管905的栅极成为L电平，MOS晶体管905成为截止状态。
并且，在存储电路901保持数据0的场合，比较值为0时，即比较正信号904A为L电平且比较负信号904B为H电平时，MOS晶体管905的栅极成为L电平，MOS晶体管905成为截止状态。
另一方面，在存储电路901保持数据1的场合，比较值为0时，即比较正信号904A为L电平且比较负信号904B为H电平时，MOS晶体管905的栅极成为H电平，MOS晶体管905成为导通状态。
并且，在存储电路901保持数据0的场合，比较值为1时，即比较正信号904A为H电平且比较负信号904B为L电平时，N沟道型MOS晶体管905的漏极成为H电平，MOS晶体管905成为导通状态。
换言之，存储电路901的保持值和比较值一致时，MOS晶体管905成为截止状态，不一致时MOS晶体管905成为导通状态。
结果，ASID匹配线105在ASID保持部分810内的所有CAM单元813上存储电路901的保持值和比较值相一致时，各CAM单元813内的MOS晶体管905成为截止状态，因此，维持H电平。另一方面，在ASID保持部分810内的多个CAM单元813中，至少有一个存储电路901的保持值和比较值不一致时，该不一致的CAM单元813内的MOS晶体管905成为导通状态，因此，从H电平放电至L电平。
例如，在ASID保持部分810中，保持的ASID和被输入的ASID全部一致时，ASID匹配线105维持H电平，而保持的ASID和输入的ASID中至少有一个不一致时，ASID匹配线105就放电至L电平。
同样，在虚拟地址保持部分811中，保持的虚拟地址和输入的虚拟地址全部一致时，虚拟地址匹配线106维持H电平，而保持的虚拟地址和输入的虚拟地址中至少有一个不一致时，虚拟地址匹配线106放电至L电平。
(A-2-2.ASID比较判定部分、虚拟地址比较判定部分的操作)
从控制部分805经由ASID比较控制信号发送通路103供给标记部分806的ASID比较控制信号为H电平时，与各标记输入部分808内的ASID比较判定部分102相连的ASID比较控制信号203(图2)成为H电平。
在ASID比较判定部分102内的锁存器202，获取ASID匹配线105的值，并在ASID比较操作结束且ASID比较控制信号203成为L电平时，保持取得的ASID匹配线105的值。
从锁存器202的输出端子(O)输出ASID有效信号107，然后该信号输入到对应于有该ASID比较判定部分102的标记输入部分808设置的虚拟地址比较判定部分104。
换言之，在ASID比较操作的结果显示输入的ASID和保持的ASID相一致的标记输入部分808中，该ASID匹配线105维持H电平，H电平的ASID有效信号107被输入到对应的虚拟地址比较判定部分104。
另一方面，在输入的ASID和保持的ASID不一致的标记输入部分808中，该ASID匹配线105放电至L电平，L电平的ASID有效信号107被输入到对应的虚拟地址比较判定部分104。
在虚拟地址比较判定部分104中，ASID有效信号107为L电平时，经由倒相器303(图3)与OR门304，向MOS晶体管301的栅极供给H电平的信号，并且，经由倒相器303向MOS晶体管302的栅极供给H电平的信号。
因此，MOS晶体管301成为截止状态，而MOS晶体管302成为导通状态，虚拟地址匹配线106经由MOS晶体管302放电而成为L电平。
并且，ASID有效信号107为H电平时，经由倒相器303向MOS晶体管302的栅极供给L电平的信号，并且，经由OR门304向MOS晶体管301的栅极供给与虚拟地址比较控制信号1002相同电平的信号。
因此，MOS晶体管302成为截止状态，MOS晶体管301在虚拟地址比较控制信号1002为L电平时成为导通状态，在虚拟地址比较控制信号1002为H电平时成为截止状态。
再有，TLB100不进行地址变换操作时，虚拟地址比较控制信号1002成为L电平。
因此，在与ASID有效信号107为H电平的标记输入部分808对应的虚拟地址比较判定部分104中，MOS晶体管301成为导通状态，虚拟地址匹配线106被充电至H电平。
另一方面，在与ASID有效信号107为L电平的标记输入部分808对应的虚拟地址比较判定部分104中，MOS晶体管302成为导通状态，虚拟地址匹配线106放电至L电平。
再有，由电源PS、MOS晶体管301以及连接它们并将MOS晶体管301的漏极连接在虚拟地址匹配线106的布线等构成的电路，可称为用以给功能上可为输出线的虚拟地址匹配线106充电的充电电路，并且，由OR门304及其输入线与输出线等构成的电路，可称为禁止向功能上可为输出线的虚拟地址匹配线106充电的充电禁止电路。
(A-2-3.从虚拟地址到物理地址的变换)在进行从虚拟地址到物理地址的变换之前，在虚拟地址比较判定部分104中进行虚拟地址的比较操作。
为此，首先虚拟地址经由虚拟地址输入通路801输入控制部分805。接着，从控制部分805经由控制信号发送通路818向各虚拟地址比较判定部分104供给的虚拟地址比较控制信号1002成为H电平，MOS晶体管301(图3)成为截止状态。此时，由于MOS晶体管302已成为截止状态，虚拟地址匹配线106在H电平被维持的状态下成为浮动状态。
接着，虚拟地址从控制部分805经由虚拟地址发送通路815输入到标记部分806的各标记输入部分808，并供给各虚拟地址保持部分811的多个CAM单元813。
并且，有效位数据从控制部分805经由有效位数据发送通路816输入到标记部分806，并供给各标记输入部分808的有效位部分812的CAM单元813。
再有，供给虚拟地址保持部分811与有效位部分812的虚拟地址与有效位数据，被供给各自对应的CAM单元813，正逻辑值以比较正信号904A供给，负逻辑值以比较负信号904B供给。
在虚拟地址保持部分811与有效位部分812内的CAM单元813中，用已说明的操作进行保持值和比较值的比较。
具体说，在该标记输入部分808的虚拟地址保持部分811与有效位部分812所包含的所有CAM单元813中，存储电路901的保持值和比较值一致时，各标记输入部分808的虚拟地址匹配线106维持H电平，在至少有一个不一致时被放电至L电平。
在每个标记输入部分808中保持的虚拟地址和有效位数据，与输入的虚拟地址和有效位数据全部一致时，虚拟地址匹配线106维持H电平，而至少有一个不一致时，虚拟地址匹配线106就被放电至L电平。在虚拟地址比较判定部分104中的比较操作的结果为虚拟地址匹配线106维持H电平时，该标记输入部分808成为有与输入的ASID和虚拟地址对应的物理地址的数据输入部分809的标记。
若虚拟地址的比较操作结束，在预定的定时，虚拟地址匹配线106的值(这里为H电平)经由比较结果通知通路820供给数据部分807，而被供给H电平的数据输入部分809上保持的物理地址，经由物理地址发送通路821传送给控制部分805，再经由物理地址输出通路804输出，实现从虚拟地址到物理地址的变换。再有，输出的物理地址被供给外部的超高速缓冲存储器或外围电路。
还有，虚拟地址的比较操作的结果表示保持值和比较值不一致时，虚拟地址匹配线106被放电至L电平，该标记输入部分808不成为有与输入的ASID和虚拟地址对应的物理地址的数据输入部分809的标记。并且，由于虚拟地址匹配线106为L电平，即使向数据部分807供给也不会进行地址变换。
以上，说明了在虚拟地址保持部分811与有效位部分812中的保持值和比较值不一致时，虚拟地址匹配线106被放电至L电平的情况，但也可采用在一致时被放电至L电平的结构，本发明也适用于这种情况。
(A-3.效果)如以上说明，在TLB100中，设置了将输入ASID保持部分810的ASID和保持的ASID的比较结果输出的ASID匹配线105，同时设置了将输入虚拟地址保持部分811和有效位部分812的虚拟地址和有效位数据与保持的虚拟地址和有效位数据的比较结果输出的虚拟地址匹配线106，并在ASID匹配线105上连接ASID比较判定部分102，因此，在ASID寄存器802的内容被改写的场合，或者某些标记输入部分808的ASID保持部分810的保持内容被变更的场合，能够只对ASID进行比较操作。
并且，在进行从虚拟地址到物理地址的变换操作时，只对虚拟地址与有效位数据进行比较操作。
结果，进行从虚拟地址到物理地址的变换操作时，可以只放电与虚拟地址保持部分811和有效位部分812的匹配线电容以及与放电晶体管(各CAM单元813内的MOS晶体管905)的漏极电容相对应的电荷，能够不放电与ASID保持部分810的匹配线电容与放电晶体管的漏极电容对应的电荷而完成操作，从而能够减少耗电，并且还能提高比较速度。
并且，将ASID比较结果作为ASID有效信号107供给虚拟地址比较判定部分104，在ASID的比较结果不一致时，将虚拟地址匹配线106固定于L电平，因此，在进行从虚拟地址到物理地址的变换操作时，虚拟地址比较判定部分104只将ASID的比较结果一致的标记输入部分808作为虚拟地址的比较对象，从而能够削减由ASID的比较结果不一致的标记输入部分808的虚拟地址匹配线106的放电造成的耗电。
(B.实施例2)(B-1.装置结构)参照图5，就本发明实施例2的TLB200的结构进行说明。另外，与图1所示的TLB100相同的结构采用相同的符号，不再重复说明。
如图5所示，在TLB200的各标记输入部分808中，通过ASID匹配线401，并联连接ASID保持部分810的多个CAM单元813和有效位部分812的CAM单元813，同时也与ASID比较判定部分102A相连。
并且，通过虚拟地址匹配线402连接虚拟地址保持部分811的多个CAM单元813和与含有该虚拟地址保持部分811的标记输入部分808对应的虚拟地址比较判定部分104A。
这里，ASID比较判定部分102A进行被输入标记输入部分808的ASID和有效位数据和在ASID保持部分810与有效位部分812上的保持内容之间的比较判定，而虚拟地址比较判定部分104A进行被输入标记输入部分808的虚拟地址和虚拟地址保持部分811的保持内容之间的比较判定。
再有，ASID比较判定部分102A的结构与参照图2说明的ASID比较判定部分102相同，只是用ASID匹配线401取代了ASID匹配线105。
并且，虚拟地址比较判定部分104A的结构与参照图3说明的虚拟地址比较判定部分104相同，只是用虚拟地址匹配线402取代了虚拟地址匹配线106。
(B-2.装置操作)接着参照图5，就TLB200的操作进行说明。另外，不进行地址变换操作时的操作与TLB100相同，因此省略说明。
ASID寄存器802的内容被改写时，用ASID寄存器变更通知信号101向控制部分805通知ASID寄存器802的内容被改写的情况。
ASID寄存器802的内容被改写的情况已通知到控制部分805时，或者标记部分806的某些标记输入部分808的ASID保持部分810的保持内容已被变更时，控制部分805开始ASID比较操作。
进行ASID比较操作时，在ASID寄存器802中保持的ASID，经由ASID输入通路803输入到控制部分805。并且，进行ASID比较操作时，从控制部分805经由ASID比较控制信号发送通路103向标记部分806的各标记输入部分808的ASID比较判定部分102供给的ASID比较控制信号成为H电平。
ASID比较控制信号成为H电平时，ASID比较判定部分102的P沟道型MOS晶体管201成为截止状态。
接着，ASID从控制部分805经由ASID发送通路814被供给标记部分806，并供给各标记输入部分808的ASID保持部分810的多个CAM单元813。
并且，有效位数据从控制部分805经由有效位数据发送通路816被输入到标记部分806，并供给各标记输入部分808的有效位部分812的CAM单元813。
再有，供给ASID保持部分810与有效位部分812的ASID与有效位数据，被供给各自对应的CAM单元813(图4)，其正逻辑值以比较正信号904A供给，其负逻辑值以比较负信号904B供给。
另外，在ASID保持部分810与有效位部分812内的CAMI单元813中，以上述的操作进行保持值和比较值之间的比较。
换言之，在该标记输入部分808的ASID保持部分810与有效位部分812所包含的所有CAM单元813中，存储电路901的保持值和比较值一致时，各标记输入部分808的ASID匹配线401维持H电平，在CAM单元813中至少有一个与存储电路901的保持值与比较值不一致时被放电至L电平。
即，在每个标记输入部分808上保持的ASID和有效位数据与输入的ASID和有效位数据一致时，ASID匹配线401维持H电平，不一致时，ASID匹配线401放电至L电平。
另外，ASID比较判定部分102A的操作与实施例1中说明的ASID比较判定部分102相同，不再重复说明。但是，在ASID比较操作的结果显示输入的ASID和有效位数据与保持的ASID和有效位数据一致的标记输入部分808中，该ASID匹配线401维持H电平，H电平的ASID有效信号107被输入对应的虚拟地址比较判定部分104A。
另一方面，在输入的ASID和有效位数据与保持的ASID和有效位数据不一致的标记输入部分808中，该ASID匹配线401被放电至L电平，L电平的ASID有效信号107被输入对应的虚拟地址比较判定部分104A。
再有，不进行地址变换操作时的虚拟地址比较判定部分104A的操作与实施例1中说明的虚拟地址比较判定部分104相同，不再重复说明。
在进行从虚拟地址到物理地址的变换之前，在虚拟地址比较判定部分104A中进行虚拟地址的比较操作。为此，首先通过虚拟地址输入通路801，向控制部分805输入虚拟地址。接着，从控制部分805经由控制信号发送通路818供给各虚拟地址比较判定部分104A的虚拟地址比较控制信号1002成为H电平，P沟道型MOS晶体管301(图3)成为截止状态。此时，由于MOS晶体管302已成为截止状态，虚拟地址匹配线402在维持H电平的状态下成为浮动状态。
接着，虚拟地址从控制部分805经由虚拟地址发送通路815输入到标记部分806的各标记输入部分808，并供给各虚拟地址保持部分811的多个CAM单元813。
再有，供给虚拟地址保持部分811的虚拟地址被供给各自对应的CAM单元813，其正逻辑值以比较正信号904A供给，其逻辑值以比较负信号904B供给。
然后，在虚拟地址保持部分811内的CAM单元813中，用已说明的操作进行保持值和比较值之间的比较。
具体说，在该标记输入部分808的虚拟地址保持部分811内的所有CAM单元813中，存储电路901的保持值和比较值一致时，各标记输入部分808的虚拟地址匹配线402维持H电平，而CAM单元813中至少有一个存储电路901的保持值和比较值不一致时被放电至L电平。
虚拟地址的比较操作结束时，按预定的定时，虚拟地址匹配线402的值(这里为H电平)，经由比较结果通知通路820供给数据部分807，被供给H电平的数据输入部分809上保持的物理地址，经由物理地址发送通路821传送给控制部分805，再经物理地址输出通路804输出，于是，从虚拟地址到物理地址的变换结束。
以上，说明了虚拟地址匹配线402在虚拟地址保持部分811中的保持值和比较值不一致时被放电至L电平的情形，但也可采用一致时放电至L电平的结构，本发明也适用这种情况。
(B-3.效果)如以上说明，在TLB200中，设置了将输入ASID保持部分810及有效位部分812的ASID和有效位数据与被保持的ASID和有效位数据的比较结果加以输出的ASID匹配线401，同时设置了将输入虚拟地址保持部分811的虚拟地址和被保持的虚拟地址之间的比较结果输出的虚拟地址匹配线402，在ASID匹配线401上连接ASID比较判定部分102A，因此，ASID寄存器802的内容被改写的场合，或者某些标记输入部分808的ASID保持部分810的保持内容或有效位部分812的保持内容被变更的场合，能够只对ASID和有效位数据进行比较操作。
并且，在进行从虚拟地址到物理地址的变换操作时，能够只对虚拟地址进行比较操作。
结果，在进行从虚拟地址到物理地址的变换操作时，只将与虚拟地址保持部分811的布线电容和放电晶体管(各CAM单元813内的MOS晶体管905)的漏极电容对应的电荷放电，而无需将与ASID保持部分810的布线电容和放电晶体管的漏极电容对应的电荷放电就可完成变换操作，因此，能够减少耗电，并能提高比较速度。
再有，ASID寄存器802被变更的频度少于进行从虚拟地址到物理地址的变换操作的频度，即使进行对ASID与有效位数据的比较操作，因耗电的增加产生的影响也很少。
并且，ASID比较时除了ASID外还进行有效位数据的比较，因此，只在各标记输入部分808内保持内容有效且保持的ASID与ASID寄存器802的内容一致时，ASID有效信号107可被设为H电平，在其它情况下设为L电平。
通过将这种ASID有效信号107送到虚拟地址比较判定部分104A，在保持内容无效或被保持的ASID与ASID寄存器802的内容不一致时，虚拟地址匹配线402可被固定于L电平。因此，在进行从虚拟地址到物理地址的变换操作时，虚拟地址比较判定部分104A只将保持内容有效且保持的ASID与ASID寄存器802的值一致的标记输入部分808设为虚拟地址的比较对象。通过这种结构的虚拟地址比较判定部分104A，能够削减因保持内容无效或保持的ASID的比较结果不一致的标记输入部分808的虚拟地址匹配线402的放电导致的耗电。
(C.实施例3)(C-1.装置结构)(C-1-1.整体结构)参照图6，就本发明实施例3的TLB300的结构进行说明。另外，与图1所示的TLB100相同结构采用相同符号，不再重复说明。
如图6所示，TLB300设有ASID比较判定部分501，以取代TLB100的ASID比较判定部分102。测试数据控制信号502(选择控制信号)与测试数据输入信号503(外部信号)被供给ASID比较判定部分501。
这里，测试数据控制信号502与测试数据输入信号503，是例如从设于半导体芯片上的测试用电路或芯片外部的测试器等供给的TLB操作测试用信号。
在ASID比较判定部分501中，与ASID比较判定部分102同样地生成ASID有效信号107，但ASID有效信号107不仅供给虚拟地址比较判定部分104，也向外部输出。
另外，将向外部输出ASID有效信号107的通路和从外部输入测试数据输入信号503的通路统称为测试数据输入输出通路504。
(C-1-2.ASID比较判定部分的结构)图7是一例ASID比较判定部分501的电路结构。如图7所示，ASID比较判定部分501包括：P沟道型MOS晶体管201、锁存器202、选择器601与OR门602。
MOS晶体管201的源极与电源PS相连，漏极与ASID匹配线105相连。并且，MOS晶体管201的栅极被供给控制ASID比较操作的ASID比较控制信号203。
选择器601上被输入测试数据控制信号502作为选择操作的控制信号，被供给ASID匹配线105的信号与测试数据输入信号503作为输入信号，其输出被供给锁存器202的数据输入端子(D)。
OR门602被供给测试数据控制信号502与ASID比较控制信号203，其输出被供给锁存器202的控制输入端子(C)。
从锁存器202的输出端子(O)输出ASID有效信号107，并供给虚拟地址比较判定部分104。
(C-2.装置操作)接着参照图6与图7，就TLB300的操作进行说明。由于基本操作与TLB100相同，不再重复说明，只以ASID比较判定部分501的操作为中心进行说明。
在作为测试数据控制信号502提供L电平的信号时，选择器601选择ASID匹配线105，ASID匹配线105的信号输入锁存器202的数据输入端子(D)。并且，测试数据控制信号502为L电平时，OR门602的输出与ASID比较控制信号203一致。
因此，作为测试数据控制信号502提供L电平的信号时，实际上与实施例1的TLB100的结构相同，进行与TLB100相同的ASID比较操作和从虚拟地址到物理地址的变换操作。
另一方面，作为测试数据控制信号502提供H电平的信号时，选择器601选择测试数据输入信号503，测试数据输入信号503输入锁存器202的数据输入端子(D)。
在测试数据控制信号502为H电平时，锁存器202获取数据输入端子的值即测试数据输入信号503的值，并作为ASID有效信号107加以输出。
被供给ASID有效信号107即测试数据输入信号503的虚拟地址比较判定部分104上，基于测试数据输入信号503的电平，能够任意设定虚拟地址匹配线106的充电或放电。
(C-3.效果)如上说明，在TLB300中，能够用测试数据控制信号502，将ASID比较判定部分501的锁存器202的输出强制变更为测试数据输入信号503的值，因此，即使不进行ASID比较操作时也能变更锁存器202的输出，也能够容易地进行从虚拟地址到物理地址的变换操作的测试。
并且，由于将ASID有效信号107经由测试数据输入输出通路504向TLB外部输出，能够在TLB外部直接观测ASID比较操作，能够有效地对连续进行的虚拟地址比较操作和从虚拟地址到物理地址的变换操作进行测试。
(D.实施例4)(D-1.装置结构)(D-1-1.整体结构)参照图8，就本发明实施例4的TLB400的结构进行说明。另外，与图5所示的TLB200和图6所示的TLB300相同的结构采用相同符号，不再重复说明。
如图8所示，TLB400设有ASID比较判定部分501A，以取代TLB200中的ASID比较判定部分102A。ASID比较判定部分501A上，被供给测试数据控制信号502与测试数据输入信号503。
再有，ASID比较判定部分501A的结构与参照图7说明的ASID比较判定部分501A基本相同，故不再重复说明。但取代ASID匹配线105的值而被供给ASID匹配线401的值，作为选择器601的输入数据。
(D-2.装置操作)接着参照图7与图8，就TLB400的操作进行说明。另外，基本操作与TLB200相同，不再重复说明，只以ASID比较判定部分501A的操作为中心进行说明。
在作为测试数据控制信号502供给L电平的信号时，选择器601选择ASID匹配线401，ASID匹配线401的信号输入锁存器202的数据输入端子(D)。并且，测试数据控制信号502为L电平时，OR门602的输出与ASID比较控制信号203一致。
因此，作为测试数据控制信号502供给L电平的信号时，实际上与实施例2的TLB200的结构相同，进行与TLB200相同的ASID和有效位数据的比较操作和从虚拟地址到物理地址的变换操作。
另一方面，作为测试数据控制信号502供给H电平的信号时，选择器601选择测试数据输入信号503，测试数据输入信号503被输入锁存器202的数据输入端子(D)。
并且，测试数据控制信号502为H电平时，锁存器202获取数据输入端子的值，即测试数据输入信号503的值，并作为ASID有效信号107输出。
供给ASID有效信号107即测试数据输入信号503的虚拟地址比较判定部分104中，能够基于测试数据输入信号503的电平，任意地设定虚拟地址匹配线402的充电或放电。
(D-3.效果)如上说明，在TLB400中，用测试数据控制信号502，将ASID比较判定部分501A的锁存器202的输出强制变更为测试数据输入信号503的值，因此，即使在进行ASID与有效位数据的比较操作的场合也能变更锁存器202的输出，能够容易地对从虚拟地址到物理地址的变换操作进行测试。
并且，将ASID有效信号107经由测试数据输入输出通路504向TLB外部输出，因此，能够在TLB外部直接观测ASID与有效位数据的比较操作，能够有效地对连续进行的虚拟地址比较操作与从虚拟地址到物理地址的变换操作进行测试。
(E.有效位部分的变形例)(E-1.适用实施例1与3的场合)参照图1与图6分别说明的、本发明实施例1与3的TLB100与300中，对有效位部分812由一个CAM单元813构成进行了说明，而对CAM单元813的结构，则参照图4进行了说明。
但是，在有效位部分812中，可以采用普通的SRAM(静态RAM)单元，以取代CAM单元813。这种情况下，采用如图9所示的虚拟地址比较判定部分104的结构。
以下，参照图9，就用SRAM单元构成有效位部分812时的理想的虚拟地址比较判定部分104的结构进行说明。
如图9所示，作为构成有效位部分812的SRAM单元，能够采用参照图4说明的存储电路901。
从MOS晶体管9011的源极输出表示存储电路901所保持的值的正逻辑值的存储正信号902A，并且，从MOS晶体管9012的源极输出表示存储电路901所保持的值的负逻辑值的存储负信号902B。
图9所示的虚拟地址比较判定部分104包括：P沟道型MOS晶体管301、N沟道型MOS晶体管302、OR门304以及NAND门305。
MOS晶体管301的源极与电源PS相连，漏极与虚拟地址匹配线106相连，而MOS晶体管302的源极与接地端GND相连，漏极与虚拟地址匹配线106相连。
NAND门305的一个输入端被供给ASID有效信号107，另一输入端被供给从存储电路901输出的存储正信号902A，NAND门305的输出端与MOS晶体管302的栅极和OR门304的一个输入端相连。
OR门304的另一输入端被供给控制比较操作的虚拟地址比较控制信号1002(比较控制信号)，OR门304的输出端与MOS晶体管301的栅极相连。
假设有效位部分812中，存储正信号902A为H电平、存储负信号902B为L电平的场合为“valid(有效)”，而存储正信号902A为L电平、存储负信号902B为H电平的场合为“invalid(无效)”，则有效位部分812为“invalid”时，虚拟地址匹配线106被强制设为L电平。
另一方面，有效位部分812为“valid”时，根据虚拟地址的比较结果的逻辑值出现在虚拟地址匹配线106上。
(E-2.适用实施例2与4的场合)在本发明实施例2与4的TLB200与400中，也可以用普通的SRAM单元取代有效位部分812中的CAM单元813。这种情况下，采用如图10所示的ASID比较判定部分102A的结构。
以下，参照图10，就用SRAM单元构成有效位部分812时理想的ASID比较判定部分102A的结构进行说明。
如图10所示，作为构成有效位部分812的SRAM单元，可以采用参照图4说明的存储电路901。另外，对于存储电路901的结构，前面已作说明，故省略。
图10所示的ASID比较判定部分102A包括：P沟道型MOS晶体管2011、N沟道型MOS晶体管2012、OR门204和锁存器202。
MOS晶体管2011的源极与电源PS相连，漏极与ASID匹配线401相连，MOS晶体管2012的源极与接地端GND相连，漏极与ASID匹配线401相连。
OR门204的一个输入端被供给从存储电路901输出的存储负信号902B，OR门204的另一输入端被供给控制ASID比较操作的ASID比较控制信号203。OR门204的输出端与MOS晶体管2011的栅极相连。并且，MOS晶体管2012的栅极被供给从存储电路901输出的存储负信号902B。
并且，锁存器202的控制输入端子(C)被供给ASID比较控制信号203，数据输入端子(D)与ASID匹配线401相连。从锁存器202的输出端子(0)输出ASID有效信号107。
假设在有效位部分812中，存储正信号902A为H电平、存储负信号902B为L电平的场合为“valid(有效)”，而存储正信号902A为L电平、存储负信号902B为H电平的场合为“invalid(无效)”，则有效位部分812在“invalid”时，ASID匹配线401被强制设为L电平，从而ASID有效信号107成为L电平。
另一方面，有效位部分812为“valid”时，根据ASID的比较结果的逻辑值出现在ASID匹配线401上。
通过采用如图10所示的结构，有效位部分812为“invalid”的场合，也不进行经MOS晶体管2011对ASID匹配线401的预充电，因此，能够进一步降低耗电。
发明效果依据本发明第一方面的地址变换装置，虚拟地址比较判定部分设有用以对该输出线充电的充电电路与禁止对所述输出线的充电的充电禁止电路，基于地址空间标识符保持值和所述地址空间标识符输入值的比较结果控制输出线的电位状态，规定地址变换时的所述虚拟地址保持值和虚拟地址输入值的比较操作的执行或不执行，因此，通过地址空间标识符的比较结果，在虚拟地址比较判定部分上无需进行比较操作，从而能够削减耗电。并且，进行从虚拟地址到物理地址的变换操作时，地址空间标识符保持部分与地址空间标识符比较判定部分未被使用的状态下完成变换操作，因此，能够削减耗电，并且能够降低寄生电容，因此能提高比较速度。
依据本发明第二方面的地址变换装置，虚拟地址比较判定部分，基于地址空间标识符保持值和地址空间标识符输入值的比较结果和标记输入部分的数据是否有效的信息，规定地址变换时的虚拟地址保持值和虚拟地址输入值的比较操作的执行或不执行，因此，通过地址空间标识符的比较结果与标记输入部分的数据是否有效的信息，在虚拟地址比较判定部分上不进行比较操作就可完成，从而能够削减耗电。并且，关于标记输入部分的数据是否有效的信息也作为判断材料使用，因此，标记输入部分的数据的有效性也成为判断对象，能够提高比较精度。并且，在进行从虚拟地址到物理地址的变换操作时，地址空间标识符保持部分与地址空间标识符比较判定部分未被使用的状态下完成变换操作，因此，能够削减耗电，并且也能降低寄生电容，因此也能提高比较速度。