技术领域
[0001] 本
发明涉及
半导体制造工艺，特别涉及一种相变存储器元件及其制作方法。
背景技术
[0002]
相变材料(例如Ge-Sb-Te相变材料)通过电脉冲引起的局部发热而将其相态转变为晶态和非晶态，相变存储器元件就是利用这一特性存储二进制信息的半导体器件。相变存储器元件是基于
电阻的存储器，通过相变材料在晶态和非晶态间的转换而相应呈现低阻和高阻的电阻特性来达到存储二进制信息的目的。在相变存储器元件中，存储二进制信息的存储器元件包括相变层和
电极。
[0003] 图1是
现有技术的相变存储器元件的截面图。如图1所示，相变存储器元件100包括底部电极101、相变层102和顶部电极103。不同强度的
电流流经相变层102，通过电流流过相变层102所产生的热效应将相变材料由晶态(SET态)转变为非晶态(RESET态)，即可以对相变材料进行复位(RESET)操作。而将相变材料由非晶态转变为晶态的操作相应称为置位(SET)。当进行SET操作时，需要施加一个长且强度中等的
电压或电流脉冲，使相变材料的
温度升高到结晶温度以上、
熔化温度以下，并保持一定的时间(一般大于50ns)，使相变材料由非晶态转化为晶态，由高
阻变为低阻。当进行RESET操作时，需要施加一个短而强的电流脉冲，将
电能转变成
热能，使相变材料的温度升高到熔化温度以上，经快速冷却就可以实现相变材料的由晶态向非晶态的转化，即由低阻变为高阻，从而实现基于电阻的存储器功能。
[0004] 在相变存储器元件中，相变层从晶态到非晶态的转变过程需要较高的温度。一般情况下，通过底部电极对相变层进行加热，顶部电极仅仅起到互连的作用，因此，底部电极对相变层的加热效果的好坏直接影响到相变存储器元件的读写速率。为了获得良好的加热效果，相变存储器元件一般采用较大的驱动电流，其写操作电流要达到1mA左右，但是驱动电流不能无限制地上升，大驱动电流会造成外围驱动
电路以及逻辑器件的小尺寸化困难。还有一种提高加热效果的方法是，缩小底部电极与相变层的
接触面积，提高接触电阻。然而现有工艺中，底部电极的形成过程主要是先在层间介电层中形成孔，然后填充金属。通常
刻蚀形成孔的顶部宽度都大于底部宽度，导致所形成的底部电极呈倒喇叭状，因此难以进一步缩小底部电极与相变层之间的接触面积。另外，由于
光刻机曝光极限的限制，仅由光刻无法定义出满足工艺要求的底部电极。
[0005] 因此，需要一种在底部电极与相变层之间具有较小接触面积的相变存储器元件及其制作方法，来提高底部电极对相变层的加热效率，从而提高相变存储器元件的读写速度。
发明内容
[0006] 在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007] 本发明提供了一种相变存储器元件，包括：底部电极；纳米颗粒，所述纳米颗粒位于所述底部电极的上表面；绝缘层，所述绝缘层形成在所述底部电极的上表面未被所述纳米颗粒
覆盖的区域；相变层，所述相变层形成在所述纳米颗粒和所述绝缘层之上，并且位于所述底部电极的正上方；以及顶部电极，所述顶部
电极形成在所述相变层上对准所述底部电极的
位置，其中，所述纳米颗粒用于电连接所述底部电极和所述相变层。
[0008] 根据本发明一个方面，所述纳米颗粒的平均直径为1-10nm。
[0009] 根据本发明一个方面，所述纳米颗粒由金属制成，所述金属包括铂、金、
钛、
钒、铬、锰、
铁、钴、镍、
铜、镓、锆、铌、钼、
银、铟、
锡、锑、钽、钨中的一种或多种。
[0010] 根据本发明一个方面，所述底部电极的材料为Si或掺杂多晶
硅。
[0011] 根据本发明一个方面，所述绝缘层的厚度大于等于1.5nm，并且与所述纳米颗粒的平均直径之间的差异小于等于10nm。
[0012] 本发明还提供了一种制作相变存储器元件的方法，包括：提供前端器件结构，所述前端器件结构包括第一介电层和露出表面的底部电极，所述第一介电层包围所述底部电极的四周；在所述前端器件结构的上表面形成纳米颗粒；在所述底部电极的上表面未被所述纳米颗粒覆盖的区域形成绝缘层；在所述前端器件结构上形成第二介电层和相变层，其中，所述相变层位于所述底部电极的正上方，所述第二介电层包围所述相变层的四周；在所述第二介电层和相变层上形成第三介电层和顶部电极，其中，所述第三介电层包围所述顶部电极的四周，且所述顶部电极形成在所述相变层上对准所述底部电极的位置。
[0013] 根据本发明另一个方面，所述纳米颗粒是通过
原子层沉积法结合
退火工艺形成的。
[0014] 根据本发明另一个方面，所述原子层沉积法结合退火工艺包括：在所述前端器件结构上形成厚度为5-30埃的
薄膜；进行快速退火，其中，退火温度为500-1100℃。
[0015] 根据本发明另一个方面，所述底部电极的材料为Si或掺杂
多晶硅。
[0016] 根据本发明另一个方面，所述绝缘层是通过
氧化工艺或氮化工艺形成的。
[0017] 根据本发明另一个方面，所述氧化工艺为
等离子体氧化工艺，所述氮化工艺为等离子体氮化工艺。
[0018] 根据本发明另一个方面，所述离子体氧化工艺或所述等离子体氮化工艺的反应温度小于等于200℃，反应腔室内的压
力为3-40毫托。
[0019] 根据本发明另一个方面，所述反应温度为室温至70℃，反应腔室内的压力为10毫托。
[0020] 根据本发明另一个方面，所述
等离子体氧化工艺或所述等离子体氮化工艺中还可以通入惰性气体。
[0021] 根据本发明另一个方面，所述等离子体氧化工艺或所述等离子体氮化工艺中，功率为100-3000瓦，反应时间为10-200秒。
[0022] 根据本发明另一个方面，在形成所述绝缘层的步骤后，还包括在还原气氛下退火的步骤。
[0023] 根据本发明另一个方面，所述在还原气氛下退火过程中，通入氢气或一氧化
碳。
[0024] 根据本发明另一个方面，所述氢气的流速为10-100sccm。
[0025] 根据本发明另一个方面，所述在还原气氛下退火过程中，还通入惰性气体。
[0026] 根据发明相变存储器元件及其制作方法，能够有效减小底部电极与相变层之间的接触面积，提高底部电极对相变层的加热效率，从而提高相变存储器元件的读写速度。
附图说明
[0027] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的
实施例及其描述，用来解释本发明的原理。在附图中，
[0028] 图1是现有技术的相变存储器元件的截面图；
[0029] 图2A是根据本发明形成的纳米颗粒的顶视图；
[0030] 图2B是根据本发明的相变存储器元件的截面图；
[0031] 图3A-3E是根据本发明一个实施例制作相变存储器元件的方法流程中各步骤的截面图；
[0032] 图4是根据本发明一个实施例制作相变存储器元件的工艺
流程图。
具体实施方式
[0033] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0034] 为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何来制作相变存储器元件的。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0035] 为了缩小底部电极与相变层的接触面积，提高接触电阻，本发明在底部电极的上表面形成离散分布的、导电的纳米颗粒，然后在底部电极表面未被纳米颗粒覆盖的区域上形成绝缘层。相变层位于绝缘层和纳米颗粒之上，与底部电极之间仅通过纳米颗粒导电，因此，可以缩小底部电极与相变层的接触面积。图2A是根据本发明形成的纳米颗粒的顶视图。如图2A所示，在前端器件结构200上形成有离散分布的纳米颗粒201，其中前端器件结构200可以为形成有底部电极、接触孔和栅极等的衬底。图2A所示的纳米颗粒201的排列方式为示意性的，工艺上形成的纳米颗粒可能呈不规则排列。
[0036] 图2B是根据本发明的相变存储器元件的截面图。如图2B所示，相变存储器元件210包括底部电极202a、纳米颗粒201、绝缘层203、相变层204a以及顶部电极205a。
[0037] 在底部电极202a的上表面形成有纳米颗粒201，纳米颗粒201用于电连接底部电极202a和相变层204a。纳米颗粒201的平均直径为1-10nm，主要由金属材料制成。所述金属可以包括铂(Pt)、金(Au)、钛(Ti)、钒(V)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、铜(Cu)、镓(Ga)、锆(Zr)、铌(Nb)、钼(Mo)、银(Ag)、铟(In)、锡(Sn)、锑(Sb)、钽(Ta)、钨(W)等中的一种或多种。
[0038] 在底部电极202a的上表面未被纳米颗粒201覆盖的区域形成有绝缘层203。相变层204a形成在所述纳米颗粒和所述绝缘层的上表面，并且位于底部电极202a的正上方。顶部电极205a形成在相变层204a上对准底部电极202a的位置。此外，底部电极202a周围具有第一介电层202；相变层204a周围具有第二介电层204；顶部电极205a周围具有第三介电层205。第一介电层202、第二介电层204和第三介电层205用于使相变存储器元件
210与周围的器件彼此绝缘。
[0039] 下面将具体描述根据本发明一个实施方式的相变存储器元件的制作方法。图3A-3E是根据本发明制作相变存储器元件的方法流程中各步骤的截面图。
[0040] 如图3A所示，提供前端器件结构300。首先，提供形成有栅极、源极、漏极等结构的基底301，为简化起见，所述结构在图中均未示出。此外，基底301还可以包括层间介质层(未示出)，层间介质层材料可以选择低
介电常数(k)材料。层间介质层中具有至少一个露出上表面的由导电材料做成的导电插销，例如钨插销。然后，在基底301的上表面形成第一介电层302和露出表面的底部电极302a。其中，第一介电层302包围底部电极302a的四周，且底部电极302a与导电插销对准。第一介电层302的材料可以是氧化物，例如氧化硅，形成方式可以是
化学气相沉积法(CVD)等。底部电极302a的材料可以是Si或掺杂多晶硅。形成底部电极的方法可以为先在第一介电层302中定义出底部电极图案的开口，然后将底部电极材料填充到开口中，以形成底部电极302a。基底301以及位于同一层的底部电极302a和第一介电层302共同构成前端器件结构300。
[0041] 如图3B所示，在前端器件结构300上形成如图2所示的纳米颗粒303。纳米颗粒303的平均直径为1-10nm，主要由金属材料制成。所述金属可以包括铂(Pt)、金(Au)、钛(Ti)、钒(V)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、铜(Cu)、镓(Ga)、锆(Zr)、铌(Nb)、钼(Mo)、银(Ag)、铟(In)、锡(Sn)、锑(Sb)、钽(Ta)、钨(W)等中的一种或多种。纳米颗粒303可以采用
离子注入、
磁控溅射结合快速退火、
电子束
蒸发结合快速退火、化学气相沉积、原子层沉积结合退火工艺以及
旋涂等方法形成。根据本发明一个优选实施方式，采用原子层沉积法结合退火工艺形成纳米颗粒303。具体地，在前端器件结构300上形成厚度为5-30埃的金属薄膜，然后进行快速退火，退火温度为500-1100℃。在退火过程中，较薄的金属薄膜会聚集形成1-10nm的颗粒，从而在前端器件结构300上形成纳米颗粒303。原子层沉积法可以在每个周期内精确地沉积一个原子层，能够在纳米尺度上对沉积工艺进行完全控制，以形成具有几个纳米厚的超薄薄膜。因此，可以准确控制退火后形成的纳米颗粒的尺寸。另外，采用原子层沉积法形成的纳米颗粒尺寸均匀，有利于相变层和底部电极之间的均匀接触。
[0042] 如图3C所示，在底部电极302a的上表面未被纳米颗粒303覆盖的区域形成绝缘层304。根据本发明的实施方式，底部电极的材料为硅，因此可以采用氧化或氮化工艺在底部电极302a上直接形成绝缘层304。氧化/氮化工艺包括热氧化/氮化工艺以及等离子体氧化/氮化工艺。热氧化/氮化工艺是将具有纳米颗粒303的前端器件结构300放置于氧/氮蒸气环境中加热到一定温度来形成氧化物/氮化物。等离子体氧化/氮化工艺是将具有纳米颗粒303的前端器件结构300放置于氧/氮的等离子体中，并在一定温度来下反应形成氧化物/氮化物。
[0043] 为了实现底部电极和相变层之间仅通过纳米颗粒303导电，绝缘层304须具有一定的厚度，但最大只能略大于纳米颗粒303的平均尺寸，通常要求所形成的绝缘层304的厚度大于等于1.5nm，并且与纳米颗粒303的平均直径之间的差异小于等于10nm。绝缘层304的厚度由氧化或氮化工艺的反应时间、功率以及反应气体的流速等条件来控制。根据本发明一个实施方式，采用等离子体氧化或氮化工艺来形成绝缘层304。反应温度小于等于200℃，优选为室温至70℃；反应腔室内的压力为3-40毫托，优选为10毫托；功率为100-3000瓦；反应时间为10-200秒；反应气体包含O2或N2，另外，还可以包含氦气或氩气等惰性气体，以起到稀释反应气体的作用。其中，sccm是标准状态下，也就是1个
大气压、
3
25摄氏度下每分钟1立方厘米(1cm/min)的流量。
[0044] 如图3D所示，在还原气氛下退火，以保证纳米颗粒的
导电性。所述还原工艺中需通入还原性气体，例如，氢气(H2)、
一氧化碳(CO)等。另外，还可以通入惰性气体，例如，氦气(He)、氩气(Ar)等。通入保护气体的目的在于，一方面可以保持反应室内的压力，另一方面可以稀释反应气体。根据本发明一个实施方式，在还原工艺中通入氢气和氦气来还原纳米颗粒。氢气的流速为10-100sccm，优选地为20sccm。氦气的流速为50-200sccm，优选地为100sccm。气体的通入时间为20s，反应温度为250℃。
[0045] 根据纳米颗粒的材料，所述还原气氛下退火的步骤为可选的。具体地，当纳米颗粒为易氧化的材料制成时，在形成绝缘层304过程中，其表面容易形成一层氧化膜，从而影响纳米颗粒的导电性，因此需进行还原处理，以保证纳米颗粒的导电性。相反，如果纳米颗粒为铂、金或镍基
合金等高温下不易氧化的材料形成时，所述还原工艺可以省略。
[0046] 如图3E所示，在前端器件结构300上形成第二介电层305和相变层305a，此时的前端器件结构300上形成有纳米颗粒303和绝缘层304。其中，相变层305a位于底部电极302a的正上方，在相变层305a和底部电极302a之间具有纳米颗粒303和绝缘层304。第二介电层305包围相变层305a的四周。接着，在第二介电层305和相变层305a上形成第三介电层306和顶部电极306a，其中，第三介电层306包围顶部电极306a的四周，且顶部电极306a形成在相变层305a上对准底部电极302a的位置。从而完成相变存储器元件的制作。
[0047] 根据本发明的实施方式制作的相变存储器元件，在相变层和底部电极之间形成纳米颗粒和绝缘层共同存在的特殊结构，即相变层和底部电极之间仅通过纳米颗粒来导电，从而可以缩小相变层和底部电极的接触面积，提高两者的接触电阻。当通过底部电极对相变层进行加热时，获得良好的加热效果，因此，提高了相变存储器元件的读写速度，而且两者的接触面积可以通过工艺进行调整，简单方便，易于生产制造。
[0048] 如图4所示，为根据本发明实施例的制作相变存储器元件的工艺流程图。在步骤401中，提供前端器件结构，所述前端器件结构包括基底以及包含底部电极的第一介电层。
在步骤402中，在前端器件结构上形成纳米颗粒。在步骤403中，在底部电极的上表面未被纳米颗粒覆盖的区域形成绝缘层。在步骤404中，可选地，在还原气氛下退火，以保证纳米颗粒的导电性。在步骤405中，在前端器件结构上形成第二介电层和相变层。其中，相变层位于底部电极的正上方，且第二介电层包围相变层的四周。在步骤406中，在第二介电层和相变层上形成第三介电层和顶部电极。其中，第三介电层包围顶部电极的四周，且顶部电极形成在相变层上对准底部电极的位置，完成相变存储器元件的制作。
[0049] 根据如上所述的实施例制造的相变存储器元件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如
随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或
只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、
专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式
动态随机存取存储器)、射频器件或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、
游戏机、蜂窝式电话、
个人数字助理、摄像机、
数码相机、手机等各种电子产品中，尤其是射频产品中。
[0050] 本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和
修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的
权利要求书及其等效范围所界定。
