利用三氟化氮抑制高介电常数栅介质层和硅衬底之间界面
层生长的方法
技术领域
[0001] 本
发明属于
半导体集成
电路工艺技术领域，具体涉及一种抑制高介电常数栅介质层和硅衬底之间界
面层生长的方法。
背景技术
[0002] 随着MOS （金属-
氧化物-半导体，MOS是Metal-Oxide- Semiconductor的缩写）器件特征尺寸的不断缩小,
二氧化硅（SiO2）栅介质层也按照等比例缩小的原则变得越来越薄，当SiO2栅介质层薄到一定程度后,其可靠性问题,尤其是与时间相关的击穿及栅
电极中的杂质向衬底的扩散等问题,将严重影响器件的
稳定性和可靠性。现在，在MOS集成电路工艺中广泛采用高k栅介质层来取代SiO2栅介质层，以增大电容
密度和减小栅极
泄漏电流。高k材料因具有大的介电常数值，可实现在与SiO2具有相同等效栅氧化层厚度(Equivalent Oxide Thichness，EOT)的情况下，其实际厚度比SiO2大的多，从而解决了SiO2因接近物理厚度极限而产生的问题。
[0003] 然而用高k材料取代SiO2作为MOS器件的栅介质层并不只是简单的替代问题。用高k材料替代SiO2作为栅介质层时，基本上所有的高k材料
薄膜生长工艺都会在薄膜生长期间或者淀积后的
退火过程中引入高k材料层和硅衬底之间的界面层。界面层的出现是由于在薄膜生长过程中有多余的氧，这些氧首先穿过高k材料层对硅衬底的表面进行氧化，接着硅扩散进高k薄膜形成
硅酸盐层。有些硅酸盐层在高温的淀积后退火中是不稳定的，因此发生
相位分离而产生了界面层。对于用溅射方法淀积的薄膜而言，这种现象尤其明显，因为在薄膜淀积过程中会产生许多活性基团，这些基团将与硅衬底发生反应，生成很厚的界面层。高k栅介质层和硅衬底之间的界面层的存在阻碍了等效氧化层厚度的进一步减小。
发明内容
[0004] 本发明的目的在于提出一种可抑制高k栅介质层和硅衬底之间界面层生长的方法，以减小等效氧化层厚度、提高器件的性能。
[0005] 本发明提出抑制高介电常数（高k）栅介质层和硅衬底之间界面层生长的方法，利用三氟化氮（NF3），具体步骤为：清洗硅衬底并对硅衬底进行干燥处理；
用三氟化氮
等离子体对干燥后的硅衬底表面进行处理；
在经过三氟化氮等离子体处理后的硅衬底表面生长一层高介电常数栅介质层。
[0006] 如上所述的利用NF3抑制高介电常数栅介质层和硅衬底之间界面层生长的方法，所述的用三氟化氮等离子体对硅衬底表面进行处理，具体是将硅衬底放入反应设备中，然后向反应设备中通入三氟化氮气体，并通过直流放电或者交流放电的方法产生三氟化氮等离子体对硅衬底表面进行处理。反应设备比如为等离子体增强
化学气相沉积（PECVD）设备、
磁控溅射设备、等离子体
刻蚀设备等。
[0007] 如上所述的利用NF3抑制高介电常数栅介质层和硅衬底之间界面层生长的方法，所述的用三氟化氮等离子体对硅衬底表面进行处理的时间为1-30分钟。
[0008] 本发明在淀积高k栅介质层前先用NF3等离子体对硅衬底进行预处理，能够有效地防止氧气在硅衬底中的扩散，从而抑制了高k栅介质层和硅衬底之间界面层的生长，降低了高k栅介质层的等效氧化层厚度，使得器件的击穿特性等性能得到改善。另外，氮
原子对高k栅介质层中的
缺陷以及高k栅介质层和硅衬底的界面陷阱还有很好的
钝化作用，这使得器件的电特性等方面的性能也得到了改善。
附图说明
[0009] 图1为本发明所提出的利用三氟化氮等离子体对硅衬底表面进行处理的示意图。 [0010] 图2-图9为本发明提出的使用三氟化氮等离子体对硅衬底表面进行处理后制备p行
沟道MOS晶体管的一个
实施例的工艺
流程图。
具体实施方式
[0011] 面结合附图与具体实施方式对本发明作进一步详细的说明。图1为本发明所提出的利用三氟化氮等离子体对硅衬底表面进行处理的示意图。对清洗过并进行干燥处理后的硅衬底200的表面使用三氟化氮等离子体面进行处理1-30分钟，由于含氟（F）的基团是不- -稳定的，很容易与
水（H20）发生反应生成氢氧键（OH）和
氟化氢（HF）,而OH 和HF不仅能够对生成的界面层进行
腐蚀，而且能够有效地防止O2在硅衬底中的扩散与之发生反应，从而抑制了界面层的生长，降低了高k栅介质层的等效氧化层厚度，使得器件的性能得到改善。
-
另外，OH 还能够增加介质膜的介电常数，这也使得器件的性能得到了改善。同时，氮原子对高k栅介质层中的缺陷以及高k栅介质层和硅衬底的界面陷阱还有很好的钝化作用，这使得器件的电特性等方面的性能也得到了改善。
[0012] 本发明所提出的在淀积高k栅介质层前先利用NF3等离子体对硅衬底表面进行处理以抑制高k栅介质层和硅衬底之间界面层生长的方法可以应用于不同结构的MOS器件的高k栅介质层的制备中，如MOS晶体管、隧穿晶体管等器件的高k栅介质层的制备中。以下所叙述的是利用三氟化氮等离子体对硅衬底表面进行处理后再生长高k栅介质层以制备p型沟道的MOS晶体管的一个实施例的工艺流程。
[0013] 图2至图9描述了制备p型沟道MOS晶体管的一部分工序，在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互
位置，特别是组成结构之间的上下和相邻关系。
[0014] 首先，用业界所熟知的标准RCA（美国无线电公司）清洗工艺对提供的具有n型掺杂类型的硅衬底进行清洗，然后用高纯氮气将硅衬底吹干或者在烘箱内将硅衬底烘干。接着将干燥处理后的硅衬底放入反应设备中，并向反应设备中通入三氟化氮气体，然后利用直流放电或者交流放电的方法产生三氟化氮等离子体对硅衬底表面进行5分钟的处理。反应设备可以为
等离子体增强化学气相沉积（PECVD）设备、磁控溅射设备、等离子体刻蚀设备等。
[0015] 接下来，如图2所示，在经过三氟化氮等离子体处理后的硅衬底200的表面生长一层高k材料层201。
[0016] 高k材料层201比如为氧化
铝或者为氧化铪，也可以为其它高k材料层，其生长工艺都是业界所熟知的。以采用原子层淀积的方法生长氧化铪（HfO2）栅介质层为例：将经过三氟化氮等离子体处理后的硅衬底放入原子层淀积设备中，采用四乙基甲基
氨基铪（TEMAH）和水分别作为金属源和氧源，在进行反应前，先将反应腔加热到300℃，前驱体TEMAH加热到70℃，并在整个生长过程中保持
温度不变。反应进行100个周期可以得到大约8纳米厚的HfO2栅介质层。
[0017] 接下来，采用低压化学气相沉积（LPCVD）的工艺在HfO2栅介质层202之上淀积得到一层厚度约为0.5微米的
多晶硅薄膜202，多晶硅薄膜202是作为牺牲层使用的。接着在多晶硅薄膜202之上
旋涂一层
光刻胶301并掩膜、曝光、显影定义出器件源区和漏区的位置，并刻蚀掉没有被光刻胶保护的多晶硅薄膜202以露出所述源区和漏区的位置，如图3所示。
[0018] 剥除光刻胶301后，采用PECVD的方法，以硅烷(SiH4)和笑气(N2O)为反应气体，
覆盖所形成的器件淀积生长一层厚度约为0.5微米的SiO2
覆盖层，再利用
各向异性刻蚀的办法刻蚀SiO2覆盖层露出源区和漏区的位置，仅留下多晶硅薄膜202旁边的一层SiO2作为边墙203，结构如图4所示。
[0019] 接下来，通过一次
离子注入工艺进行
硼离子注入，在硅衬底200内多晶硅薄膜202的两侧分别形成MOS晶体管的源区204和漏区205，如图5所示。
[0020] 接下来，继续采用PECVD的方法覆盖所形成的器件淀积生长一层较厚的SiO2层206，厚度以大于0.5微米为宜。然后利用化学机械
抛光（CMP）技术将生长的胶厚的SiO2层
206抛平以露出多晶硅薄膜202，如图6所示。
[0021] 接下来，将作为牺牲层的多晶硅薄膜202刻蚀掉，并将器件在700℃的氮气氛围中退火1分钟，得到的结构如图7所示。
[0022] 接下来，采用
物理气相沉积（PVD）的方法覆盖所形成的器件淀积生长一层掺杂的多晶硅薄膜，并利用CMP技术将生长的多晶硅薄膜抛平以形成栅极导电层207，如图8所示。 [0023] 最后，用PECVD的方法淀积一层厚的SiO2薄膜208作为
钝化层，然后在SiO2薄膜208之上旋涂光刻胶并光刻定义出器件
接触孔的位置，并刻蚀掉露出的SiO2薄膜208以形成接触孔。剥除光刻胶后，淀积一金属层并刻蚀所形成的金属层形成源极电极209、栅极电极210和漏极电极211，如图9所示。源极电极209、栅极电极210和漏极电极211的材料比如为
银、铂、铝、金、
钛、钯等金属或者为它们之间的
合金，其制作工艺可以采用
真空蒸发、磁控溅射、
电子束蒸发等多种工艺中的一种。
[0024] 如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的
权利要求所限定的，本发明不限于在
说明书中所述的具体实例。
