一种减小量子阱中俄歇复合率的LED外延结构专利检索-俄歇电子物理专利检索查询-专利查询网

一种减小 量子阱中俄歇复合率的LED外延结构

阅读：476发布：2020-05-18

专利汇可以提供一种减小量子阱中俄歇复合率的LED外延结构专利检索，专利查询，专利分析的服务。并且本发明一种减小量子阱中俄歇复合率的LED 外延结构，涉及至少有一个电位跃变势垒或表面势垒的专门适用于光发射的半导体器件，该结构包括衬底、半导体材料缓冲层、N?型半导体材料、多量子阱层、P?型电子阻挡层和P?型半导体材料传输层；所述多量子阱层的材质为Alx1Iny1Ga1?x1?y1N/Alx2Iny2Ga1?x2?y2N，通过量子阱Alx1Iny1Ga1?x1?y1N中组份渐变的结构来实现量子阱的平带结构，以达降低量子阱区的载流子局域密度，减小俄歇复合率，提高器件的内量子效率和改善效率衰减效应，克服了现有技术存在的量子阱中极化电荷引起量子阱能带倾斜和俄偈复合严重的缺陷。，下面是一种减小量子阱中俄歇复合率的LED外延结构专利的具体信息内容。

权利要求

1.一种减小量子阱中俄歇复合率的LED外延结构，其特征在于：该结构由下到上依次排列包括：衬底、半导体材料缓冲层、N-型半导体材料、多量子阱层、P-型电子阻挡层和P-型半导体材料传输层；所述多量子阱层的材质为Alx1Iny1Ga1-x1-y1N/Alx2Iny2Ga1-x2-y2N，式中，x1在
0≤x1≤1范围内逐渐减少或逐渐增加、y1在0≤y1≤1范围内逐渐增加或逐渐减少,0≤1-x1-y1，0≤x2≤1,0≤y2≤1,0≤1-x2-y2，其中量子垒Alx2Iny2Ga1-x2-y2N的厚度为3～50nm，量子阱Alx1Iny1Ga1-x1-y1N的厚度为1～20nm，当外延生长为[001]方向时，其阱的禁带宽度随着阱宽逐渐减小而使阱的价带是平带结构或者其阱的禁带宽度随着阱宽逐渐增加而使阱的导带是平带结构；当外延生长为[00-1]方向时，其阱的禁带宽度随着阱宽逐渐减小而使阱的导带是平带结构或者使阱的禁带宽度随着阱宽逐渐增加而使阱的价带是平带结构；
上述一种减小量子阱中俄歇复合率的LED外延结构，所述当外延生长为[001]方向时，其阱的禁带宽度随着阱宽逐渐减小而使阱的价带是平带结构或者其阱的禁带宽度随着阱宽逐渐增加而使阱的导带是平带结构；当外延生长为[00-1]方向时，其阱的禁带宽度随着阱宽逐渐减小而使阱的导带是平带结构或者使阱的禁带宽度随着阱宽逐渐增加而使阱的价带是平带结构，其具体实施方法采用如下工艺中的任意一种：
第一种，在外延过程中，将外延生长方向沿着[001]方向，保持Ga源和Al源的流量不变，线性增加In源的流量，即使量子阱结构的y1逐渐增加，x1的变化范围为0～1，y1的变化范围为0～1，或者保持Ga源和In源的流量不变，线性减少Al源的流量，即使量子阱结构的x1逐渐减少，x1的变化范围为0～1，y1的变化范围0～1，使阱的禁带宽度随着阱宽逐渐减小而使阱的价带是平带结构；
第二种，在外延过程中，将外延生长方向沿着[001]方向，保持Ga源和Al源的流量不变，线性减少In源的流量，即使量子阱结构的y1逐渐减少，x1的变化范围为0～1，y1的变化范围为0～1，或者保持Ga源和In源的流量不变，线性增加Al源的流量，即使量子阱结构的x1逐渐增加，x1的变化范围为0～1，y1的变化范围为0～1，使阱的禁带宽度随着阱宽逐渐增加而使阱的导带是平带结构；
第三种，在外延过程中，将外延生长方向沿着[00-1]方向，保持Ga源和Al源的流量不变，线性增加In源的流量，即使量子阱结构Alx1Iny1Ga1-x1-y1N的y1逐渐增加，x1的变化范围为
0～1，y1的变化范围为0～1，或者保持Ga源和In源的流量不变，线性减少Al源的流量，即使量子阱结构的x1逐渐减少，x1的变化范围为0～1，y1的变化范围0～1，使阱的禁带宽度随着阱宽逐渐减小而使阱的导带是平带结构；
第四种，在外延过程中，将外延生长方向沿着[00-1]方向，保持Ga源和Al源的流量不变，线性减少In源的流量，即使量子阱结构的y1逐渐减少，x1的变化范围为0～1，y1的变化范围为0～1，或者保持Ga源和In源的流量不变，线性增加Al源的流量，即使量子阱结构的x1逐渐增加，x1的变化范围为0～1，y1的变化范围为0～1，使阱的禁带宽度随着阱宽逐渐增加而使阱的价带是平带结构。
2.根据权利要求1所述一种减小量子阱中俄歇复合率的LED外延结构，其特征在于：所述衬底为蓝宝石、Si、SiC、AlN、石英玻璃或GaN。
3.根据权利要求1所述一种减小量子阱中俄歇复合率的LED外延结构，其特征在于：所述半导体材料缓冲层的材质为Alx1Iny1Ga1-x1-y1N，式中，0≤x1≤1，0≤y1≤1，0≤1-x1-y1，厚度为10～50nm。
4.根据权利要求1所述一种减小量子阱中俄歇复合率的LED外延结构，其特征在于：所述N-型半导体材料的材质为Alx1Iny1Ga1-x1-y1N，式中，0≤x1≤1，0≤y1≤1，0≤1-x1-y1，厚度为2～8μm。
5.根据权利要求1所述一种减小量子阱中俄歇复合率的LED外延结构，其特征在于：所述P-型电子阻挡层的材质为Alx1Iny1Ga1-x1-y1N，式中，0≤x1≤1，0≤y1≤1，0≤1-x1-y1，其禁带宽度大于垒的禁带宽度，厚度为10～100nm。
6.根据权利要求1所述一种减小量子阱中俄歇复合率的LED外延结构，其特征在于：所述P-型半导体材料传输层的材质为Alx1Iny1Ga1-x1-y1N，式中，0≤x1≤1，0≤y1≤1，0≤1-x1-y1，其禁带宽度小于P型电子阻挡层的禁带宽度，厚度为100～500nm。

说明书全文

一种减小量子阱中俄歇复合率的LED外延结构

技术领域

[0001] 本发明的技术方案涉及至少有一个电位跃变势垒或表面势垒的专门适用于光发射的半导体器件，具体地说是一种减小量子阱中俄歇复合率的LED外延结构。

背景技术

[0002] 作为一种洁净、节能高效和长寿命的新光源，LED技术已经获得了广泛的关注和巨大的科研投入，目前基于III-V族氮化物的半导体LED技术已经在蓝光波段获得了巨大的成功，同时深紫外、紫外及其绿光波段的LED技术也已经取得了重要的进步。

[0003] 在LED中，电子和空穴进行复合，该过程产生的多余能量以光子的形式辐射，然而伴随着光子产生过程，在MQW内部俄歇复合消耗了大部分的载流子，这是由于俄歇复合率正比于载流子的三次方，所以俄歇复合，尤其是在高电流密度下，显得尤为严重，俄歇复合被公认是造成LED器件效率衰减的重要的因素之一。降低俄歇复合率的有效途径是让载流子比较均匀地分布在每一个量子阱中，然而考虑到空穴的迁移较低且有效质量较大，一般空穴比较容易在靠近p-型半导体层一侧集聚，而靠近n-型半导体层的量子阱中的空穴浓度较低，那么导致的后果是大量的电子会以俄歇复合的形式被消耗掉，所以单纯的依靠增加量子阱的个数来降低俄歇复合率的途径不可行。同时，当前绝大部分的氮化物LED都是在c-面进行生长，所以其多量子阱中会有强烈的极化场效应，极化场效应导致了量子阱中的导带和价带的翘曲，造成了电子和空穴分别在量子垒/量子阱/量子垒的两个界面处集聚，引起了较高的局域载流子密度，也加剧了俄歇复合率。

[0004] 现有研究发现，可以通过平带量子阱结构减小电子和空穴分别在量子垒/量子阱/量子垒的两个界面处集聚，所以研究人员证实非极性面的量子阱结构可以根除量子阱中的极化场效应，实现量子阱的平带状态，增加量子阱的有效体积，可以让载流子均匀地分布在量子阱中，降低了载流子的局域浓度，然而非极性面的衬底一般采用自支撑的GaN或者AlN材料，价格过于昂贵，所以研究人员依然寄希望于在c-面的量子阱中实现平带结构。

[0005] 基于此，研究人员提出极化匹配的量子阱/量子垒结构，该结构在蓝光LED领域获得了较为广泛的研究，如在多量子阱层中采用InGaN/InAlN型量子阱/量子垒结构，即通过适当的调节量子垒中In和Al的组份，一方面保证InAlN的禁带宽度大于InGaN，同时要使InGaN和InAlN尽可能的拥有相近或相同的晶格常数，以实现极化匹配，然而由于InN和AlN在外延生长条件上相差较大，所以制备高质量InAlN量子垒结构的过程中难度较大，可操作性不强。

[0006] CN105355737A公开了高发光效率的量子阱组合LED外延结构及其制备方法，其通过非恒温和恒温量子阱组合降低阱垒界面间的应力，缓解能带的弯曲，提高空穴和电子注入有源区效率和辐射复合效率。CN105161586A披露了具有组合势垒多量子阱的LED外延结构及其制备方法，是通过组合势垒有效降低阱垒界面间的应力，缓解能带的弯曲，提高晶体质量和内量子效率。以上现有技术都是缓解阱垒的界面间的应力，提高空穴电子的注入，从而提高内量子效率，但是其并不能有效减少量子阱中的俄偈复合率。

发明内容

[0007] 本发明所要解决的技术问题是：提供一种减小量子阱中俄歇复合率的LED外延结构，该结构在多量子阱层中通过量子阱中组份渐变的结构来实现量子阱的平带结构，以达降低量子阱区的载流子局域密度，减小俄歇复合率，提高器件的内量子效率和改善效率衰减效应，克服了现有技术存在的量子阱中极化电荷引起量子阱能带倾斜和俄偈复合严重的缺陷。

[0008] 本发明解决该技术问题所采用的技术方案是：一种减小量子阱中俄歇复合率的LED外延结构，该结构由下到上依次排列包括：衬底、半导体材料缓冲层、N-型半导体材料、多量子阱层、P-型电子阻挡层和P-型半导体材料传输层；所述多量子阱层的材质为Alx1Iny1Ga1-x1-y1N/Alx2Iny2Ga1-x2-y2N，式中，x1在0≤x1≤1范围内逐渐减少或逐渐增加，y1在0≤y1≤1范围内逐渐增加或逐渐减少,0≤1-x1-y1，0≤x2≤1,0≤y2≤1,0≤1-x2-y2，其中量子垒Alx2Iny2Ga1-x2-y2N的厚度为3～50nm，量子阱Alx1Iny1Ga1-x1-y1N的厚度为1～20nm，当外延生长为[001]方向时，其阱的禁带宽度随着阱宽逐渐减小而使阱的价带是平带结构或者其阱的禁带宽度随着阱宽逐渐增加而使阱的导带是平带结构；当外延生长为[00-1]方向时，其阱的禁带宽度随着阱宽逐渐减小而使阱的导带是平带结构或者使阱的禁带宽度随着阱宽逐渐增加而使阱的价带是平带结构；

[0009] 上述一种减小量子阱中俄歇复合率的LED外延结构，所述当外延生长为[001]方向时，其阱的禁带宽度随着阱宽逐渐减小而使阱的价带是平带结构或者其阱的禁带宽度随着阱宽逐渐增加而使阱的导带是平带结构；当外延生长为[00-1]方向时，其阱的禁带宽度随着阱宽逐渐减小而使阱的导带是平带结构或者使阱的禁带宽度随着阱宽逐渐增加而使阱的价带是平带结构，其具体实施方法采用如下工艺中的任意一种：

[0010] 第一种，在外延过程中，将外延生长方向沿着[001]方向，保持Ga源和Al源的流量不变，线性增加In源的流量，即使量子阱结构的y1逐渐增加，x1的变化范围为0～1，y1的变化范围为0～1，或者保持Ga源和In源的流量不变，线性减少Al源的流量，即使量子阱结构的x1逐渐减少，x1的变化范围为0～1，y1的变化范围0～1，使阱的禁带宽度随着阱宽逐渐减小而使阱的价带是平带结构；

[0011] 第二种，在外延过程中，将外延生长方向沿着[001]方向，保持Ga源和Al源的流量不变，线性减少In源的流量，即使量子阱结构的y1逐渐减少，x1的变化范围为0～1，y1的变化范围为0～1，或者保持Ga源和In源的流量不变，线性增加Al源的流量，即使量子阱结构的x1逐渐增加，x1的变化范围为0～1，y1的变化范围为0～1，使阱的禁带宽度随着阱宽逐渐增加而使阱的导带是平带结构；

[0012] 第三种，在外延过程中，将外延生长方向沿着[00-1]方向，保持Ga源和Al源的流量不变，线性增加In源的流量，即使量子阱结构Alx1Iny1Ga1-x1-y1N的y1逐渐增加，x1的变化范围为0～1，y1的变化范围为0～1，或者保持Ga源和In源的流量不变，线性减少Al源的流量，即使量子阱结构的x1逐渐减少，x1的变化范围为0～1，y1的变化范围0～1，使阱的禁带宽度随着阱宽逐渐减小而使阱的导带是平带结构；

[0013] 第四种，在外延过程中，将外延生长方向沿着[00-1]方向，保持Ga源和Al源的流量不变，线性减少In源的流量，即使量子阱结构的y1逐渐减少，x1的变化范围为0～1，y1的变化范围为0～1，或者保持Ga源和In源的流量不变，线性增加Al源的流量，即使量子阱结构的x1逐渐增加，x1的变化范围为0～1，y1的变化范围为0～1，使阱的禁带宽度随着阱宽逐渐增加而使阱的价带是平带结构。

[0014] 上述一种减小量子阱中俄歇复合率的LED外延结构，所述衬底优选为蓝宝石、Si、SiC、AlN、石英玻璃或GaN。

[0015] 上述一种减小量子阱中俄歇复合率的LED外延结构，所述半导体材料缓冲层的材质为Alx1Iny1Ga1-x1-y1N，式中，0≤x1≤1，0≤y1≤1，0≤1-x1-y1，厚度为10～50nm。

[0016] 上述一种减小量子阱中俄歇复合率的LED外延结构，所述N-型半导体材料的材质为Alx1Iny1Ga1-x1-y1N，式中，0≤x1≤1，0≤y1≤1，0≤1-x1-y1，厚度为2～8μm。

[0017] 上述一种减小量子阱中俄歇复合率的LED外延结构，所述P-型电子阻挡层的材质为Alx1Iny1Ga1-x1-y1N，式中，0≤x1≤1，0≤y1≤1，0≤1-x1-y1，其禁带宽度大于垒的禁带宽度，厚度为10～100nm。

[0018] 上述一种减小量子阱中俄歇复合率的LED外延结构，所述P-型半导体材料传输层的材质为Alx1Iny1Ga1-x1-y1N，式中，0≤x1≤1，0≤y1≤1，0≤1-x1-y1，其禁带宽度小于P型电子阻挡层的禁带宽度，厚度为100～500nm。

[0019] 上述一种减小量子阱中俄歇复合率的LED外延结构，其制备方法采用外延生长方法，步骤如下：

[0020] 第一步，在反应炉中，将衬底于1100～1300℃进行烘烤，去除衬底表面异物；

[0021] 第二步，在反应炉中，在第一步处理后的衬底表面沉积半导体材料缓冲层，其材质为Alx1Iny1Ga1-x1-y1N，式中，0≤x1≤1，0≤y1≤1，0≤1-x1-y1，厚度为10～50nm；

[0022] 第三步，在反应炉中，在第二步制得的半导体材料缓冲层上沉积N-型半导体材料层，其材质为Alx1Iny1Ga1-x1-y1N，式中，0≤x1≤1，0≤y1≤1，0≤1-x1-y1，厚度为2～8μm；

[0023] 第四步，在反应炉中，在第三步制得的N-型半导体材料层上生长多量子阱层，其材质为Alx1Iny1Ga1-x1-y1N/Alx2Iny2Ga1-x2-y2N的，式中x1在0≤x1≤1范围内逐渐减少或逐渐增加、y1在0≤y1≤1范围内逐渐增加或逐渐减少,0≤1-x1-y1，0≤x2≤1,0≤y2≤1,0≤1-x2-y2，其中量子垒Alx2Iny2Ga1-x2-y2N的厚度为3～50nm，量子阱Alx1Iny1Ga1-x1-y1N的厚度为1～20nm，其中量子垒Alx2Iny2Ga1-x2-y2N的厚度为3～50nm，量子阱Alx1Iny1Ga1-x1-y1N的厚度为1～
20nm，当外延生长为[001]方向时，其阱的禁带宽度随着阱宽逐渐减小而使阱的价带是平带结构或者其阱的禁带宽度随着阱宽逐渐增加而使阱的导带是平带结构；当外延生长为[00-
1]方向时，其阱的禁带宽度随着阱宽逐渐减小而使阱的导带是平带结构或者使阱的禁带宽度随着阱宽逐渐增加而使阱的价带是平带结构，具体实施方法采用如下工艺中的任意一种：

[0024] 第一种，在外延过程中，将外延生长方向沿着[001]方向，保持Ga源和Al源的流量不变，线性增加In源的流量，即使量子阱结构的y1逐渐增加，x1的变化范围为0～1，y1的变化范围为0～1，或者保持Ga源和In源的流量不变，线性减少Al源的流量，即使量子阱结构的x1逐渐减少，x1的变化范围为0～1，y1的变化范围0～1，使阱的禁带宽度随着阱宽逐渐减小而使阱的价带是平带结构；

[0025] 第二种，在外延过程中，将外延生长方向沿着[001]方向，保持Ga源和Al源的流量不变，线性减少In源的流量，即使量子阱结构的y1逐渐减少，x1的变化范围为0～1，y1的变化范围为0～1，或者保持Ga源和In源的流量不变，线性增加Al源的流量，即使量子阱结构的x1逐渐增加，x1的变化范围为0～1，y1的变化范围为0～1，使阱的禁带宽度随着阱宽逐渐增加而使阱的导带是平带结构；

[0026] 第三种，在外延过程中，将外延生长方向沿着[00-1]方向，保持Ga源和Al源的流量不变，线性增加In源的流量，即使量子阱结构Alx1Iny1Ga1-x1-y1N的y1逐渐增加，x1的变化范围为0～1，y1的变化范围为0～1，或者保持Ga源和In源的流量不变，线性减少Al源的流量，即使量子阱结构的x1逐渐减少，x1的变化范围为0～1，y1的变化范围0～1，使阱的禁带宽度随着阱宽逐渐减小而使阱的导带是平带结构；

[0027] 第四种，在外延过程中，将外延生长方向沿着[00-1]方向，保持Ga源和Al源的流量不变，线性减少In源的流量，即使量子阱结构的y1逐渐减少，x1的变化范围为0～1，y1的变化范围为0～1，或者保持Ga源和In源的流量不变，线性增加Al源的流量，即使量子阱结构的x1逐渐增加，x1的变化范围为0～1，y1的变化范围为0～1，使阱的禁带宽度随着阱宽逐渐增加而使阱的价带是平带结构；

[0028] 总之，生长方向为[001]时，禁带宽度逐渐变大使导带是平带结构，禁带宽度逐渐变小是使价带是平带结构；而生长方向为[00-1]时，禁带宽度逐渐变大使价带是平带结构，禁带宽度逐渐变小是使导带是平带结构；实际中量子阱结构Alx1Iny1Ga1-x1-y1N中Al越多，即x1越大，禁带宽度越大，而In越多，即y1越大，禁带宽度越小，通过外延生长过程中逐渐变化Al,In,Ga三者流量可以得到所需要的组分变化；

[0029] 第五步，在反应炉中，在1000～1300℃下，在第四步制得的多量子阱层上依次生长10～100nm的P-型电子阻挡层和100～500nm的P-型半导体材料传输层，至此制得一种减小量子阱中俄歇复合率的LED外延结构。

[0030] 上述一种减小量子阱中俄歇复合率的LED外延结构，所涉及的原材料均通过公知途径获得，制备工艺是本技术领域的技术人员所能掌握的或公知的(参见科学出版社出版的《金属有机化合物气相外延基础及应用》及《氮化物宽禁带半导体材料与电子器件》)。

[0031] 本发明的有益效果是：与现有技术相比，本发明具有如下突出的实质性特点：由于载流子(空穴或者电子)在量子阱结构中局部密度越大，量子阱中的俄偈复合率越大，量子效率越低，因此本发明根据氮化物半导体中存在极化电场，通过组份渐变的量子阱结构使量子阱中的价带为平带结构或者导带为平带结构，降低了量子阱区的局域载流子密度过度引起的俄歇复合造成的载流子损失，使空穴或者电子在量子阱中的分布更加均匀，更有效地参与发光复合的过程，减少了局部空穴或者电子堆积，从而减小了量子阱中的俄偈复合率，提高量子效率，提高器件的发光效率。

[0032] 与现有技术相比，本发明具有如下显著的进步：

[0033] (1)本发明一种减小量子阱中俄歇复合率的LED外延结构比现有的LED外延结构提高内量子效率超过10％。

[0034] (2)本发明的制备方法简单、易于操作、重复性强。附图说明

[0035] 下面结合附图和实施例对本发明进一步说明。

[0036] 图1为本发明一种减小量子阱中俄歇复合率的LED外延结构的构成示意图。

[0037] 图2为本发明中的外延生长方向为[001]的量子阱/量子垒结构示意图，其中：

[0038] 图2(a)为量子阱的禁带宽度沿着外延生长方向[001]线性降低使量子阱中价带为平带结构的示意图；

[0039] 图2(b)为量子阱的禁带宽度沿着外延生长方向[001]线性增加使量子阱中导带为平带结构的示意图。

[0040] 图3为本发明中的外延生长方向为[00-1]的量子阱/量子垒结构示意图，其中：

[0041] 图3(a)为量子阱的禁带宽度沿着外延生长方向[00-1]线性增加使量子阱中价带是平带结构的示意图。

[0042] 图3(b)为量子阱的禁带宽度沿着外延生长方向[00-1]线性降低使量子阱中导带为平带结构的示意图。

[0043] 图中，101.衬底，102.半导体材料缓冲层，103.N-型半导体材料，104.多量子阱层，105.P-型电子阻挡层，106.P-型半导体材料传输层。

具体实施方式

[0044] 图1所示实施例表明，本发明一种减小量子阱中俄歇复合率的LED外延结构的构成由下到上依次排列包括：衬底101、半导体材料缓冲层102、N-型半导体材料103、多量子阱层104、P-型电子阻挡层105和P-型半导体材料传输层106。

[0045] 图2所示实施例显示本发明中的镓极性面即外延生长方向为[001]的量子阱/量子垒结构，多量子阱层104在量子垒/量子阱/量子垒的界面依次产生极化负电荷和极化正电荷。为了实现平带量子阱结构，其中：

[0046] 图2(a)所示实施例表明，量子阱中的禁带宽度沿着外延生长方向[001]线性减小，通过调配化合物组分，实现拥有价带处于平带结构状态下的量子阱结构；

[0047] 图2(b)所示实施例表明，量子阱中的禁带宽度沿着外延生长方向[001]线性增加，通过调配化合物组分，实现拥有导带处于平带结构状态下的量子阱结构。

[0048] 图3所示实施例显示本发明中的氮极性面即外延生长方向为[00-1]的量子阱/量子垒结构，多量子阱层104在量子垒/量子阱/量子垒的界面依次产生极化正电荷和极化负电荷，为了实现平带量子阱结构，其中：

[0049] 图3(a)所示实施例表明，量子阱中的禁带宽度沿着外延生长方向[00-1]线性增加，通过调配化合物组分，实现拥有价带处于平带结构状态下的量子阱结构；

[0050] 图3(b)所示实施例表明，量子阱中的禁带宽度沿着外延生长方向[00-1]线性减小，通过调配化合物组分，实现拥有导带处于平带结构状态下的量子阱结构。

[0051] 实施例1

[0052] 本实施例的一种减小量子阱中俄歇复合率的LED外延结构，该结构由下到上依次排列包括：衬底101、半导体材料缓冲层102、N-型半导体材料103、多量子阱层104、P-型电子阻挡层105和P-型半导体材料传输层106；衬底101为蓝宝石，半导体材料缓冲层102为厚度25nm的GaN，N-型半导体材料103为厚度4μm的GaN，P-型电子阻挡层105为禁带宽度大于垒的禁带宽度的厚度为50nm的Al0.2Ga0.8N，P-型半导体材料传输层106为禁带宽度小于P型电子阻挡层的禁带宽度的厚度为300nm的GaN，

[0053] 多量子阱层104的材质为Iny1Ga1-y1N/GaN，式中y1从0％变化到15％逐渐增加，其中量子垒GaN的厚度为10nm，量子阱Iny1Ga1-y1N的厚度为5nm，其阱的禁带宽度随着阱宽逐渐减小而使阱的价带是平带结构，实现的方法是：在外延过程中，将外延生长方向沿着[001]方向，通过使多量子阱层的材质Iny1Ga1-y1N/GaN式中的y1从0％变化到15％逐渐增加使阱的禁带宽度随着阱宽逐渐减小而使阱的价带是平带结构。

[0054] 上述本实施例的一种减小量子阱中俄歇复合率的LED外延结构，其制备方法采用外延生长方法，步骤如下：

[0055] 第一步，在MOCVD反应炉中，将衬底于1100℃进行烘烤，去除蓝宝石衬底101表面异物；

[0056] 第二步，在MOCVD反应炉中，在第一步处理后的蓝宝石衬底101表面沉积厚度25nm材质为GaN的半导体材料缓冲层102；

[0057] 第三步，在MOCVD反应炉中，在第二步制得的半导体材料缓冲层102上沉积厚度4μm材质为GaN的为N-型半导体材料层103；

[0058] 第四步，在MOCVD反应炉中，在第三步制得的N-型半导体材料层103上生长材质为Iny1Ga1-y1N/GaN的多量子阱层104，式中y1从0％变化到15％逐渐增加，其中量子垒GaN的厚度为10nm，量子阱Iny1Ga1-y1N的厚度为5nm，其阱的禁带宽度随着阱宽逐渐减小而使阱的价带是平带结构，实现的方法是：在外延过程中，将外延生长方向沿着[001]方向，通过使多量子阱层的材质Iny1Ga1-y1N/GaN式中的y1从0％变化到15％逐渐增加使阱的禁带宽度随着阱宽逐渐减小而使阱的价带是平带结构；

[0059] 第五步，在MOCVD反应炉中，在第四步制得的多量子阱层104上依次生长禁带宽度大于垒的禁带宽度的50nm的材质为Al0.2Ga0.8N的P-型电子阻挡层105和禁带宽度小于P型电子阻挡层的禁带宽度的300nm的材质为GaN的P-型半导体材料传输层，至此制得本实施例的一种减小量子阱中俄歇复合率的LED外延结构。

[0060] 实施例2

[0061] 本实施例的一种减小量子阱中俄歇复合率的LED外延结构，该结构由下到上依次排列包括：衬底101、半导体材料缓冲层102、N-型半导体材料103、多量子阱层104、P-型电子阻挡层105和P型半导体材料传输层106；衬底101为Si，半导体材料缓冲层102为厚度10nm的Al0.5In0.3Ga0.2N，N-型半导体材料103为厚度2μm的Al0.5In0.3Ga0.2N，P-型电子阻挡层105为禁带宽度大于垒的禁带宽度的厚度为10nm的AlN，P型半导体材料传输层106为禁带宽度小于P型电子阻挡层的禁带宽度的厚度为100nm的Al0.5In0.3Ga0.2N，

[0062] 多量子阱层104的材质为Iny1Ga1-y1N/GaN，式中y1从1逐渐减少变化到80％，其中量子垒GaN的厚度为3nm，量子阱Iny1Ga1-y1N的厚度为1nm，其阱的禁带宽度随着阱宽逐渐增加而使阱的导带是平带结构，实现的方法是：在外延过程中，将外延生长方向沿着[001]方向，通过使多量子阱层的材质Iny1Ga1-y1N/GaN式中的y1从1逐渐减少变化到80％使阱的禁带宽度随着阱宽逐渐减小而使阱的导带是平带结构。

[0063] 上述本实施例的一种减小量子阱中俄歇复合率的LED外延结构，其制备方法采用外延生长方法，步骤如下：

[0064] 第一步，在MOCVD反应炉中，将衬底于1200℃进行烘烤，去除Si衬底101表面异物；

[0065] 第二步，在MOCVD反应炉中，在第一步处理后的Si衬底101表面沉积厚度10nm的材质为Al0.5In0.3Ga0.2N的半导体材料缓冲层102；

[0066] 第三步，在MOCVD反应炉中，在第二步制得的半导体材料缓冲层102上沉积厚度2μm的材质为AlN的N-型半导体材料层103；

[0067] 第四步，在MOCVD反应炉中，在第三步制得的N-型半导体材料层103上生长材质为Iny1Ga1-y1N/GaN的多量子阱层104，式中y1从1逐渐减少变化到80％，其中量子垒GaN的厚度为3nm，量子阱Iny1Ga1-y1N的厚度为1nm，其阱的禁带宽度随着阱宽逐渐增加而使阱的导带是平带结构，实现的方法是：在外延过程中，将外延生长方向沿着[001]方向，通过使多量子阱层的材质Iny1Ga1-y1N/GaN式中的y1从1逐渐减少变化到80％使阱的禁带宽度随着阱宽逐渐减小而使阱的导带是平带结构。

[0068] 第五步，在MOCVD反应炉中，在第四步制得的多量子阱层104上依次生长禁带宽度大于垒的禁带宽度的厚度为10nm的材质为AlN的P-型电子阻挡层105和禁带宽度小于P型电子阻挡层的禁带宽度的厚度为100nm的材质为Al0.5In0.3Ga0.2N的P-型半导体材料传输层，至此制得本实施例的一种减小量子阱中俄歇复合率的LED外延结构。

[0069] 实施例3

[0070] 本实施例的一种减小量子阱中俄歇复合率的LED外延结构，该结构由下到上依次排列包括：衬底101、半导体材料缓冲层102、N-型半导体材料103、多量子阱层104、P-型电子阻挡层105和P型半导体材料传输层106；衬底101为SiC，半导体材料缓冲层102为厚度50nm的AlN，N-型半导体材料103为厚度8μm的Al0.9Ga0.1N，P-型电子阻挡层105为禁带宽度大于垒的禁带宽度的厚度为100nm的AlN，P型半导体材料传输层106为禁带宽度小于P型电子阻挡层的禁带宽度的厚度为500nm的Al0.9Ga0.1N，

[0071] 多量子阱层104的材质为Alx1Ga1-x1N/Al0.9Ga0.1N，式中x1从70％逐渐增加变化到85％，其中量子垒Al0.9Ga0.1N的厚度为50nm，量子阱Alx1Ga1-x1N的厚度为20nm，其阱的禁带宽度随着阱宽逐渐增加而使阱的导带是平带结构，实现的方法是：在外延过程中，将外延生长方向沿着[001]方向，通过使多量子阱层的材质Alx1Ga1-x1N/Al0.9Ga0.1N式中的x1从70％逐渐增加变化到85％使阱的禁带宽度随着阱宽逐渐增加而使阱的导带是平带结构。

[0072] 上述本实施例的一种减小量子阱中俄歇复合率的LED外延结构，其制备方法采用外延生长方法，步骤如下：

[0073] 第一步，在MOCVD反应炉中，将衬底于1300℃进行烘烤，去除SiC衬底101表面异物；

[0074] 第二步，在MOCVD反应炉中，在第一步处理后的SiC衬底101表面沉积厚度50nm的材质为AlN的半导体材料缓冲层102；

[0075] 第三步，在MOCVD反应炉中，在第二步制得的半导体材料缓冲层102上沉积厚度8μm的材质为Al0.9Ga0.1N的N-型半导体材料层103；

[0076] 第四步，在MOCVD反应炉中，在第三步制得的N-型半导体材料层103上生长材质为Alx1Ga1-x1N/Al0.9Ga0.1N的多量子阱层104，式中x1从70％逐渐增加变化到85％，其中量子垒Al0.9Ga0.1N的厚度为50nm，量子阱Alx1Ga1-x1N的厚度为20nm，其阱的禁带宽度随着阱宽逐渐增加而使阱的导带是平带结构，实现的方法是：在外延过程中，将外延生长方向沿着[001]方向，通过使多量子阱层的材质Alx1Ga1-x1N/Al0.9Ga0.1N式中的x1从70％逐渐增加变化到85％使阱的禁带宽度随着阱宽逐渐增加而使阱的导带是平带结构；

[0077] 第五步，在MOCVD反应炉中，在第四步制得的多量子阱层104上依次生长禁带宽度大于垒的禁带宽度的厚度为100nm的材质为AlN的P-型电子阻挡层105和3禁带宽度小于P型电子阻挡层的禁带宽度的厚度为500nm的材质为Al0.9Ga0.1N的P型半导体材料传输层106，至此制得本实施例的一种减小量子阱中俄歇复合率的LED外延结构。

[0078] 实施例4

[0079] 本实施例的一种减小量子阱中俄歇复合率的LED外延结构，该结构由下到上依次排列包括：衬底101、半导体材料缓冲层102、N-型半导体材料103、多量子阱层104、P-型电子阻挡层105和P型半导体材料传输层106；衬底101为AlN，半导体材料缓冲层102为厚度25nm的Al0.5In0.1Ga0.4N，N-型半导体材料103为厚度4μm的Al0.9Ga0.1N，P-型电子阻挡层105为禁带宽度大于垒的禁带宽度的厚度为50nm的Al0.6In0.1Ga0.3N，P型半导体材料传输层106为禁带宽度小于P型电子阻挡层的禁带宽度的厚度为300nm的Al0.5In0.1Ga0.4N，

[0080] 多量子阱层104的材质为Alx1Ga1-x1N/Al0.3In0.1Ga0.6N，式中x1从20％逐渐减少变化到0，其中量子垒Al0.3In0.1Ga0.6N的厚度为10nm，量子阱Alx1Ga1-x1N的厚度为5nm，其阱的禁带宽度随着阱宽逐渐减小而使阱的价带是平带结构，实现的方法是：在外延过程中，将外延生长方向沿着[001]方向，通过使多量子阱层的材质Alx1Ga1-x1N/Al0.3In0.1Ga0.6N式中的x1从20％逐渐减少变化到0逐渐增加使使阱的禁带宽度随着阱宽逐渐减小而使阱的价带是平带结构。

[0081] 上述本实施例的一种减小量子阱中俄歇复合率的LED外延结构，其制备方法采用外延生长方法，步骤如下：

[0082] 第一步，在MOCVD反应炉中，将衬底于1200℃进行烘烤，去除AlN衬底101表面异物；

[0083] 第二步，在MOCVD反应炉中，在第一步处理后的AlN衬底101表面沉积厚度厚度25nm的材质为Al0.1In0.5Ga0.4N的半导体材料缓冲层102；

[0084] 第三步，在MOCVD反应炉中，在第二步制得的半导体材料缓冲层102上沉积厚度4μm的材质为Al0.9Ga0.1N的N-型半导体材料层103；

[0085] 第四步，在MOCVD反应炉中，在第三步制得的N-型半导体材料层103上生长材质为Alx1Ga1-x1N/Al0.3In0.1Ga0.6N的多量子阱层104，式中x1从20％逐渐减少变化到0，其中量子垒Al0.3In0.1Ga0.6N的厚度为10nm，量子阱Alx1Ga1-x1N的厚度为5nm，其阱的禁带宽度随着阱宽逐渐减小而使阱的价带是平带结构，实现的方法是：在外延过程中，将外延生长方向沿着[001]方向，通过使多量子阱层的材质Alx1Ga1-x1N/Al0.3In0.1Ga0.6N式中的x1从20％逐渐减少变化到0逐渐增加使使阱的禁带宽度随着阱宽逐渐减小而使阱的价带是平带结构；

[0086] 第五步，在MOCVD反应炉中，在第四步制得的多量子阱层104上依次生长50nm的材质为Al0.6In0.1Ga0.3N的P-型电子阻挡层105和300nm的材质为Al0.5In0.1Ga0.4N的P型半导体材料传输层106，至此制得本实施例的一种减小量子阱中俄歇复合率的LED外延结构。

[0087] 实施例5

[0088] 除“衬底101为石英玻璃”，和“多量子阱层104的材质为Iny1Ga1-y1N/GaN，式中y1从0％变化到15％逐渐增加，其中量子垒GaN的厚度为10nm，量子阱Iny1Ga1-y1N的厚度为5nm，其阱的禁带宽度随着阱宽逐渐减小而使阱的导带是平带结构，实现的方法是：在外延过程中，将外延生长方向沿着[00-1]方向，通过使多量子阱层的材质Iny1Ga1-y1N/GaN式中的y1从0％变化到15％逐渐增加使阱的禁带宽度随着阱宽逐渐减小而使阱的导带是平带结构。”之外，其他同实施例1。

[0089] 实施例6

[0090] 除“衬底101为GaN”和“多量子阱层104的材质为Alx1Ga1-x1N/Al0.3In0.1Ga0.6N，式中x1从20％逐渐减少变化到0，其中量子垒Al0.3In0.1Ga0.6N的厚度为10nm，量子阱Alx1Ga1-x1N的厚度为5nm，其阱的禁带宽度随着阱宽逐渐减小而使阱的导带是平带结构，实现的方法是：在外延过程中，将外延生长方向沿着[00-1]方向，通过使多量子阱层的材质Alx1Ga1-x1N/Al0.3In0.1Ga0.6N式中的x1从20％逐渐减少变化到0逐渐增加使阱的禁带宽度随着阱宽逐渐减小而使阱的导带是平带结构”。之外，其他同实施例4。

[0091] 实施例7

[0092] 除“多量子阱层104的材质为Iny1Ga1-y1N/GaN，式中y1从1逐渐减少变化到80％，其中量子垒GaN的厚度为3nm，量子阱Iny1Ga1-y1N的厚度为1nm，其阱的禁带宽度随着阱宽逐渐增加而使阱的价带是平带结构，实现的方法是：在外延过程中，将外延生长方向沿着[00-1]方向，通过使多量子阱层的材质Iny1Ga1-y1N/GaN式中的y1从1逐渐减少变化到80％使阱的禁带宽度随着阱宽逐渐增加而使阱的价带是平带结构”之外，其他同实施例2。

[0093] 实施例8

[0094] 除“多量子阱层104的材质为Alx1Ga1-x1N/Al0.9Ga0.1N，式中x1从70％逐渐增加变化到85％，其中量子垒Al0.9Ga0.1N的厚度为50nm，量子阱Alx1Ga1-x1N的厚度为20nm，其阱的禁带宽度随着阱宽逐渐增加而使阱的平带是平带结构，实现的方法是：在外延过程中，将外延生长方向沿着[00-1]方向，通过使多量子阱层的材质Alx1Ga1-x1N/Al0.9Ga0.1N式中的x1从70％逐渐增加变化到85％使阱的禁带宽度随着阱宽逐渐增加而使阱的价带是平带结构。”之外，其他同实施例3。

[0095] 上述实施例中所涉及的原材料均通过公知途径获得，制备工艺是本技术领域的技术人员所能掌握的或公知的(参见科学出版社出版的《金属有机化合物气相外延基础及应用》及《氮化物宽禁带半导体材料与电子器件》)。

标题	发布/更新时间	阅读量
基于俄歇电子注入的超低电压OLED器件	2020-05-11	504
对半导体器件结构的焊垫进行俄歇分析的方法	2020-05-16	912
表面特性优良的电子材料用的铜合金及其制法	2020-05-26	385
QLED器件	2020-05-17	858
表面处理钢板、燃料管以及电池壳	2020-05-22	438
一种半导体外延结构及其发光器件	2020-05-25	791
集成电路制造中用于俄歇电子能谱的样品的处理方法	2020-05-14	782
一种纳米分辨率的应变测试设备及方法	2020-05-19	591
一种俄歇电子能谱表面分析观察截面的夹具	2020-05-15	650
俄歇电子能谱分析设备	2020-05-14	752

一种减小量子阱中俄歇复合率的LED外延结构

一种减小量子阱中俄歇复合率的LED外延结构

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：