金属凸块的形成
阅读：294发布：2020-05-12
专利汇可以提供金属凸块的形成专利检索，专利查询，专利分析的服务。并且提供了形成金属 凸 块 的系统和方法。 实施例 包括将导电材料附接于载体介质，然后将导电材料与衬底的导电区相 接触 。采用接合工艺将导电材料的部分接合至导电区以在导电区上形成导电帽，并去除剩余的导电材料和载体介质。采用回流工艺将导电帽回流成导电凸块。本 发明 还提供了一种金属凸块的形成。，下面是金属凸块的形成专利的具体信息内容。
1.一种制造半导体器件的方法，所述方法包括：
提供具有暴露的导电区的衬底；
在所述衬底上方依次形成金属化层和钝化层，所述导电区为由所述钝化层向远离所述钝化层的方向延伸出来的导电柱；
将导电材料层与所述导电区相接触，所述导电材料包括与所述导电区相接触的第一区以及不与所述导电区相接触的第二区；以及
将所述第二区与所述第一区分开。
2.根据权利要求1所述的方法，进一步包括：回流所述第一区以形成一个或者多个导电凸块。
3.根据权利要求1所述的方法，其中，所述导电材料层与载体介质相连接。
4.根据权利要求3所述的方法，其中，所述载体介质是膜片。
5.根据权利要求1所述的方法，其中，所述导电材料包括锗或者铋。
6.根据权利要求1所述的方法，进一步包括：将所述第一区接合至所述导电区，其中至少部分地通过加热所述导电材料层实施所述接合。
7.根据权利要求1所述的方法，进一步包括：在邻近所述导电区的所述衬底上方形成光刻胶。
8.一种制造半导体器件的方法，所述方法包括：
在衬底上方依次形成金属化层和钝化层；
提供位于衬底上方的导电柱，所述导电柱由所述钝化层向远离所述钝化层的方向延伸出来；
提供附接至载体介质的导电材料层；
使用所述载体介质将所述导电材料层与所述导电柱相接触；
将所述导电材料层的第一部分接合至所述导电柱；以及
从所述导电材料层的所述第一部分去除所述载体介质。
9.根据权利要求8所述的方法，进一步包括：回流所述导电材料层的所述第一部分以形成导电凸块。
10.根据权利要求8所述的方法，其中，所述导电材料包括铋或者锗。
11.根据权利要求8所述的方法，进一步包括：形成位于所述衬底上方并邻近所述导电柱的光刻胶。
12.根据权利要求11所述的方法，进一步包括：
回流所述导电材料层的所述第一部分以形成导电凸块；以及
在所述回流所述导电材料层的所述第一部分之后去除所述光刻胶。
13.根据权利要求11所述的方法，进一步包括：
回流所述导电材料层的所述第一部分以形成导电凸块；以及
在所述回流所述导电材料层的所述第一部分之前去除所述光刻胶。
14.根据权利要求8所述的方法，进一步包括：回流所述导电材料层的所述第一部分以形成导电凸块，其中在低于所述回流的温度下实施所述接合。
15.根据权利要求8所述的方法，其中，所述提供附接于载体介质的导电材料层进一步包括：在所述载体介质上形成所述导电材料层，其中不经电镀实施形成所述导电材料层。
16.一种制造半导体器件的方法，所述方法包括：
在衬底上方依次形成金属化层和钝化层；
提供位于衬底上方的导电区，所述导电区为由所述钝化层向远离所述钝化层的方向延伸出来的导电柱；
提供位于载体介质上的导电材料，所述导电材料具有第一区和第二区，所述第一区邻近所述第二区；
将所述导电材料的所述第一区附接于所述导电区；
将所述第二区与所述第一区分开；以及
回流所述导电材料的所述第一区以形成导电凸块。
17.根据权利要求16所述的方法，其中，所述载体介质是膜片。
18.根据权利要求16所述的方法，其中，所述导电材料包括铋或者锗。
19.根据权利要求16所述的方法，其中，所述导电区是导电柱。
20.根据权利要求16所述的方法，其中，至少部分地通过加热所述第一区实施附接所述第一区。
金属凸块的形成
技术领域
背景技术
[0002] 一般而言，使用与位于半导体管芯上的导电焊盘相连接的金属凸块，可以将半导体管芯连接于其他器件，比如印刷电路板，或者甚至(例如，以倒装芯片结构)连接于其他半导体管芯。这些导电焊盘可以提供与位于半导体管芯上的有源器件(例如，晶体管、电容器、电感器等)的电输入/输出连接，或者甚至提供通过例如延伸穿过半导体管芯的硅通孔(TSV)与其他管芯的通路。
[0003] 金属凸块可以是例如焊料凸块。通过诸如电镀的工艺可以将这些焊料凸块盖在导电焊盘上，其中，将导电焊盘沉浸在前体浴中，同时对导电焊盘施加电流。电流使得焊料凸块能够仅电镀导电焊盘，而不电镀半导体管芯的其他非导电区。一旦已将焊料电镀在导电焊盘上，就可以加热焊料直到其回流并形成焊料球。然后可以使用焊料球将半导体管芯连接至印刷电路板或者另一半导体管芯。
[0004] 然而，采用电镀工艺形成这些金属凸块并不是理想的方法。具体来说，由于包括诸如沉浸；施加电流；监控和控制电流、浸浴的浓度和其他工艺制约因素等工艺步骤，因此，电镀工艺是极其复杂的。这些工艺步骤，除了难以适当地控制和监控外，还增加了与电镀相关的成本，从而提高了制造半导体管芯的总成本。
[0005] 此外，由于依赖于电镀工艺，因此，选择用于金属凸块的材料必须适合于电镀工艺本身。鉴于此，由于利用电镀工艺，因此，制造商也限制了可以用于金属凸块的材料。这些材料可能不是理想的，并可能导致金属凸块不如以其他方式获得的金属凸块效果好。
发明内容
[0006] 为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种制造半导体器件的方法，所述方法包括：提供具有暴露的导电区的衬底；将导电材料层与所述导电区相接触，所述导电材料包括与所述导电区相接触的第一区以及不与所述导电区相接触的第二区；以及将所述第二区与所述第一区分开。
[0007] 在该方法中，进一步包括：回流所述第一区以形成一个或者多个导电凸块。
[0008] 在该方法中，所述导电材料层与载体介质相连接。
[0009] 在该方法中，所述载体介质是膜片。
[0010] 在该方法中，所述导电材料包括锗或者铋。
[0011] 在该方法中，进一步包括：将所述第一区接合至所述导电区，其中至少部分地通过加热所述导电材料层实施所述接合。
[0012] 在该方法中，进一步包括：在邻近所述导电区的所述衬底上方形成光刻胶。
[0013] 根据本发明的另一方面，提供了一种制造半导体器件的方法，所述方法包括：提供位于衬底上方的导电柱；提供附接至载体介质的导电材料层；使用所述载体介质将所述导电材料层与所述导电柱相接触；将所述导电材料层的第一部分接合至所述导电柱；以及从所述导电材料层的所述第一部分去除所述载体介质。
[0014] 在该方法中，进一步包括：回流所述导电材料层的所述第一部分以形成导电凸块。
[0015] 在该方法中，所述导电材料包括铋或者锗。
[0016] 在该方法中，进一步包括：形成位于所述衬底上方并邻近所述导电柱的光刻胶。
[0017] 在该方法中，进一步包括：回流所述导电材料层的所述第一部分以形成导电凸块；以及在所述回流所述导电材料层的所述第一部分之后去除所述光刻胶。
[0018] 在该方法中，进一步包括：回流所述导电材料层的所述第一部分以形成导电凸块；以及在所述回流所述导电材料层的所述第一部分之前去除所述光刻胶。
[0019] 在该方法中，进一步包括：回流所述导电材料层的所述第一部分以形成导电凸块，其中在低于所述回流的温度下实施所述接合。
[0020] 在该方法中，所述提供附接于载体介质的导电材料层进一步包括：在所述载体介质上形成所述导电材料层，其中不经电镀实施形成所述导电材料层。
[0021] 根据本发明的又一方面，提供了一种制造半导体器件的方法，所述方法包括：提供位于衬底上方的导电区；提供位于载体介质上的导电材料，所述导电材料具有第一区和第二区，所述第一区邻近所述第二区；将所述导电材料的所述第一区附接于所述导电区；将所述第二区与所述第一区分开；以及回流所述导电材料的所述第一区以形成导电凸块。
[0022] 在该方法中，所述载体介质是膜片。
[0023] 在该方法中，所述导电材料包括铋或者锗。
[0024] 在该方法中，所述导电区是导电柱。
[0026] 为了更充分地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：
[0027] 图1示出了根据实施例的半导体管芯；
[0028] 图2示出了根据实施例的导电材料的设置及其与半导体管芯的接合；
[0029] 图3示出了根据实施例的去除导电材料的一部分以形成导电帽；
[0030] 图4示出了根据实施例的形成导电凸块的回流工艺；
[0031] 图5示出了根据实施例的半导体管芯与其他器件的连接；
[0032] 图6A至图6D示出了根据实施例的利用光刻胶的形成工艺；
[0033] 图7A至图7B示出了在回流工艺之前去除了光刻胶的另一个实施例；
[0034] 图8A至图8D示出了在连接工艺期间接合导电材料的实施例；以及
[0035] 图9A至图9C示出了在将半导体晶圆相互切割开(singulated)并将其从晶圆移走之后接合导电材料的实施例。
[0036] 除非另有说明，不同附图中的相应标号和符号通常指相应部件。为清楚地示出实施例的相关方面而绘制附图，并且没有必要按比例绘制。
具体实施方式
[0037] 在下面详细讨论本发明实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是制造和使用实施例的具体方式的示例，而不用于限制实施例的范围。
[0038] 将参考具体上下文中的实施例描述实施例，即用于半导体管芯的导电凸块连接器。然而，也可以对其他类型的导电连接器施用这些实施例。
[0039] 现在参考图1，显示了半导体管芯100，期望在半导体管芯100上形成导电凸块401(在图1中未显示，但在下面图4中示出)。半导体管芯100具有衬底101、有源器件
103、金属化层105、钝化层107和一系列的导电柱109。衬底101可以包括掺杂的或者未掺杂的体硅(bulk silicon)或者绝缘体上硅(SOI)衬底的有源层。一般来说，SOI衬底包括半导体材料(比如硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)、或者其组合)层。可以使用的其他衬底包括多层衬底、梯度衬底或者混合取向衬底(hybridorientation substrate)。
103、金属化层105、钝化层107和一系列的导电柱109。衬底101可以包括掺杂的或者未掺杂的体硅(bulk silicon)或者绝缘体上硅(SOI)衬底的有源层。一般来说，SOI衬底包括半导体材料(比如硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)、或者其组合)层。可以使用的其他衬底包括多层衬底、梯度衬底或者混合取向衬底(hybridorientation substrate)。
[0040] 在图1中，将有源器件103表示为单个晶体管。然而，作为本领域技术人员将认识到，可以使用多种有源器件比如电容器、电阻器、和电感器等，以产生半导体管芯100设计期望的结构和功能需求。可以采用任何适当的方法在衬底101的表面内或者表面上形成有源器件103。
[0041] 金属化层105形成在衬底101和有源器件103上方，并且被设计为连接各种有源器件103以形成功能电路。虽然在图1中示出的是单层，但是金属化层105是由介电材料和导电材料的交替层形成的，并可以通过任何适当的工艺(比如沉积、镶嵌、双镶嵌等)形成。在实施例中，可以由至少一个层间介电层(ILD)将四个金属化层与衬底101分开，但是金属化层105的精确数量取决于半导体管芯100的设计。
[0042] 为了防止暴露可能引起的物理和环境损害，在位于有源器件103上方的金属化层105上形成钝化层107。钝化层107可以由一种或多种适当的介电材料比如氧化硅、氮化硅、低k电介质(比如碳掺杂的氧化物)、极低k电介质(比如多孔碳掺杂的二氧化硅)、或者它们的组合等制成。可以通过诸如化学汽相沉积(CVD)的工艺形成钝化层107，但是还可以利用任何适当的工艺形成，并且钝化层107的厚度可以处于约0.5μm至约5μm之间，比如约
[0043] 可以形成导电柱109以提供导电区用于以例如倒装芯片布置在金属化层105和诸如印刷电路板或者其他半导体管芯的第一外部器件501(在图1中未显示，但在下面参考图5进行说明和讨论)之间形成接触。可以通过最初在钝化层107上方形成厚度大于约20μm，或者甚至大于约60μm的光刻胶(未显示)来形成导电柱109。可以对光刻胶进行图案化以暴露钝化层107的部分，导电柱109将延伸穿过钝化层107的该部分。一旦经过图案化，可以使用光刻胶作为掩模，以去除期望的钝化层107的部分，从而使下面的金属化层105的将与导电柱109形成接触的那些部分暴露出来。
[0044] 当对钝化层107进行图案化之后，可以在钝化层107以及光刻胶的开口内形成导电柱109。导电柱109可以由诸如铜的导电材料形成，但是也可以使用其他导电材料，比如镍或银、及其组合等。另外，可以采用诸如电镀的工艺形成导电柱109，通过该工艺，电流流经期望形成导电柱109的金属化层105的导电部分，并将金属化层105沉浸在溶液中。溶液和电流在开口内沉积例如铜，以便填充和/或过填充(overfill)光刻胶和钝化层107的开口，从而形成导电柱109。然后可以采用例如化学机械抛光(CMP)去除开口外部多余的导电材料。
[0045] 当形成导电柱109之后，可以通过工艺比如灰化去除光刻胶，由此增加光刻胶的温度，直到光刻胶分解并可以被去除。当去除光刻胶后，导电柱109远离钝化层107延伸的距离处于约2μm至约70μm之间，比如50μm。可选地，例如通过化学镀，可以在导电柱109上方形成阻挡层(未显示)，其中阻挡层可以由镍、钒(V)、铬(Cr)、及其组合形成。
[0046] 然而，作为本领域普通技术人员应该认识到，上面所述的用于形成导电柱109的工艺仅仅是一种这样的描述，并不意味着将实施例限定于这种精确的工艺。相反，所述的工艺意在仅仅是示例性的，可以可选地利用任何适当的工艺来形成导电柱109。例如，也可以利用下述工艺步骤：形成厚度大于其最终厚度的钝化层107、在钝化层107的开口内形成导电柱109，然后去除钝化层107的顶部，从而使导电柱109远离钝化层107延伸。预期将所有适当的工艺全部包括在本实施例的范围内。
[0047] 图2示出了导电材料201在载体介质(carrier medium)203上的设置和导电材料201与导电柱109的接触。载体介质203可以是膜片(tape)，比如通常公知的蓝膜片(bule tape)，并作为控制导电材料202的设置的装置工作。鉴于此，虽然载体介质203在本文被称为膜片，但是载体介质203并不限于膜片，并可以是提供期望的导电材料201的设置的任何其他介质，比如载具晶圆、载具玻璃、金属板、或者陶瓷板。
[0048] 导电材料201可以包括材料(比如锡)或者其他适当的材料(比如银、无铅锡、铜、锡-铜或者锡-X-Y-Z合金(其中X或者Y或者Z可以是银、铜、锌、铋、锗、铈、铟、钴或者其他稀土元素))、或者它们的组合等。另外，因为电流工艺不必利用电镀，所以导电材料201可以利用其他材料，所述其他材料在利用电镀的情况下是不可用的。例如，粘合剂比如铋、锗、镍、铟、和它们的组合等也可以用作导电材料201。
[0049] 例如，导电材料201可以包含锡，锡的体积百分比在约0.1％和约100％之间，比如约98％。另外，可以向锡中加入铋从而使铋的体积百分比在约0.001％和约0.1％之间，比如约0.01％。如果绕开不使用(by-passing)电镀，则可用材料的范围增大了，并可以包括不适用于电镀工艺的材料。
[0050] 在其中导电材料201是锡和铋的组合的实施例中，可以通过最初采用诸如模板镀(stencil plating)、印刷、蒸发等方法形成厚度处于约10μm和约30μm之间，比如约15μm的锡和铋的层，从而形成导电材料201。然而，在载体介质203上形成导电材料201的精确方法可以经过调整以适合用于导电材料201的材料。例如，如果期望不加入粘合剂，并且导电材料201适用于电镀，则电镀可以用于在载体介质203上设置导电材料201，同时仍要避免在导电柱109上电镀。
[0051] 当在载体介质203上设置导电材料201之后，可以利用载体介质203设置与导电柱109物理接触的导电材料201。这种接触在导电柱109和导电材料201之间提供了电连接，其最终将用于提供与诸如印刷电路板、或者甚至其他半导体管芯的第一外部器件501(在图2中未显示，但在下面参考图5进行说明和论述)的电连接。
[0052] 图2另外示出了加热和接合工艺205(在图2中通过波形线表示)，一旦载体介质203用于设置与导电柱109接触的导电材料201，该工艺可以用于将导电材料201的部分接合至或者另外连接至导电柱109。加热和接合工艺205可以利用热退火，热退火所用的温度在约100℃和约400℃之间，比如约240℃，以及所用的压力在约5kN和约100kN之间，比如约30kN。该温度和压力可以保持约5秒和约200秒之间的时间，比如约35秒，或者直到与导电柱109接触的导电材料201的那些部分接合至导电柱109。然而，可以可选地采用可以用于将导电材料201附接至导电柱109的任何其他工艺。
[0053] 图3示出了在完成加热和接合工艺205之后，可以去除载体介质203，从而使导电帽301保留在导电柱109上。导电帽301是在加热和接合工艺205(参见图2)期间接合至导电柱109的导电材料201的那些部分。而且，虽然导电帽301保留在导电柱109上(因为导电帽301接合至导电柱109)，但是在加热和接合工艺205期间，当去除载体介质203时，没有接合至导电柱109的导电材料201的剩余部分与载体介质203保持在一起，从而将未接合的导电材料201连同载体介质203一起去除。然后可以将被去除的未接合的导电材料201回收，以至于不浪费任何材料，因此减少制造的总成本。
[0054] 载体介质203的去除可以由物理分离载体介质203(连同未接合的导电材料201)与导电柱109构成。例如，可以使用卡盘(chuck)或者真空夹具(在图3中未显示)使载体介质203脱离半导体管芯100。然而，虽然已经描述了物理分离工艺，但是所描述的实施例并不意在限于这种物理分离工艺，并且可以可选地利用任何其他合适的工艺将载体介质203(连同未接合的导电材料201)与半导体管芯100分开。
[0055] 通过利用载体介质203以及加热和接合工艺205，可以有效地将导电材料201转移到导电柱109，从而不经电镀形成导电帽301。如果绕开不使用(by-passing)电镀工艺，则能够简化制造半导体管芯100的总体工艺，并且可以减少制造的总成本。另外，如果绕开不使用(by-passing)电镀工艺，则可以使用其他材料作为导电材料201，这些材料不必用于电镀。这两种改进能够有助于使半导体管芯100的制造更容易、制造成本更低并且操作更有效。
[0056] 图4示出了，一旦已转移了导电帽301并且已去除载体介质203，则可以实施回流工艺，以将导电帽301转化成导电凸块401。在回流工艺中，导电帽301的温度升高至高于加热和接合工艺205(在上面参考图2所讨论的)的温度，该温度处于约200℃和约350℃之间，比如约240℃，并且保持约20秒和约200秒之间，比如约60秒的时间，以便液化导电帽301。一旦液化了，导电帽301的表面张力会将导电帽301拉成球形，从而形成导电凸块401。
[0057] 图5示出了半导体管芯100与第一外部器件501的连接。第一外部器件501可以是例如印刷电路板、半导体封装衬底、或者如图5中所示的另一半导体管芯，该半导体管芯具有第二衬底503、第二有源器件505、第二金属化层507、第二钝化层509和第二导电柱511。然而，第一外部器件501并不意味着限于本文所列出的任何示例性器件，并且可以可选地是任何适用于接触于半导体管芯100的器件。
[0058] 在图5中示出的实施例中，第一外部器件501可以通过例如倒装芯片结构连接于半导体管芯100。在该实施例中，将半导体管芯100设置为使第二导电柱511与导电凸块401物理接触。一旦处于合适的位置，加热导电凸块401并施加压力以便液化导电凸块401，并将导电凸块401接合于第二导电柱511，从而使用导电凸块401作为连接介质，在半导体管芯100的导电柱109和第一外部器件501的第二导电柱511之间建立电接触。
[0059] 通过利用导电凸块401，可以在半导体器件100和外部器件比如第一外部器件501之间形成连接，而不需要使用电镀形成导电凸块401。通过绕开不使用复杂的电镀工艺步骤，可以避免复杂的工艺步骤，并可以利用范围增大的材料。通过消除复杂性并增大材料的范围，可以简化总体工艺，并可以减少成本，从而实现形成成本更低、更有效的半导体管芯。
[0060] 图6A示出了可以使用光刻胶601保护钝化层107和其他底层结构的另一个实施例。光刻胶601可以是光敏材料，并可以通过例如旋涂设置于半导体管芯100上。一旦处于合适的位置，可以对光刻胶601进行图案化，以便通过合适的暴露和显影工艺将导电柱109暴露出来。在实施例中，可以形成光刻胶601从而使光刻胶601可以延伸超过导电柱109的第二距离D2小于约20μm，比如约2μm。
[0061] 图6B示出了，一旦已形成了光刻胶601，可以将载体介质203上的导电材料201设置成与导电柱109接触，并可以加热和接合该载体介质203。然而，在该实施例中，光刻胶601保持在钝化层107上方，以便提供进一步的保护。可以类似于上面参考图2所述的加热和接合工艺205形成导电材料201的设置和导电材料201与导电柱109的加热和接合工艺
205。
205。
[0062] 图6C示出了，一旦已实施了加热和接合工艺205，可以将载体介质203连同未反应的导电材料201一起去除，以便使导电帽301保留在导电柱109上。与上面参考图3所述的导电帽301相似，导电帽301是在加热和接合工艺205期间接合至导电柱109的导电材料201的那些部分。在该实施例中载体介质203的去除可以类似于上面参考图3所述的载体介质203的去除。
[0063] 图6D示出了，在实施例中，可以实施导电帽301的回流，同时将光刻胶601保持在钝化层107上方。该实施例的回流可以类似于上面参考图4所述的回流，比如将导电帽301加热到处于约200℃和约350℃之间的温度，并保持约20秒和约200秒之间的时间。这种回流可以导致导电帽301部分液化，并形成球形，从而形成导电凸块401，同时在钝化层107上方保持光刻胶601，以便提供进一步的保护。
[0064] 一旦导电帽301的回流已形成了导电凸块401，可以采用适当的工艺比如灰化将光刻胶601从半导体管芯100去除，由此增高光刻胶的温度，直到光刻胶分解。得到的结构将与图4中示出的结构相似，但在形成导电凸块401期间将对光刻胶具有提供额外保护的附加优势。
[0065] 图7A示出了与上面参考图6A至图6C所述的实施例相似的又一个实施例。然而，在图7A中示出的实施例中，可以例如通过去除载体介质203之后以及回流导电帽301之前的灰化去除光刻胶601。在这样的实施例中，半导体管芯100在形成导电帽301的处理期间对光刻胶601提供额外保护。
[0066] 图7B示出了当去除光刻胶601之后，由导电帽301(参见图7)形成导电凸块401。与上面参考图1至图4所述的由导电帽301形成导电凸块401相似，可以实施导电凸块401的形成，例如采用回流工艺。在回流工艺中，导电帽301的温度升高至例如约200℃和约
350℃之间，比如约240℃的温度，保持约20秒和约200秒之间比如60秒的时间，以便液化导电帽301。一旦液化，导电帽301的表面张力会将导电帽301拉成球形，从而形成导电凸块401。
350℃之间，比如约240℃的温度，保持约20秒和约200秒之间比如60秒的时间，以便液化导电帽301。一旦液化，导电帽301的表面张力会将导电帽301拉成球形，从而形成导电凸块401。
[0067] 图8A至图8D示出了又一个实施例，在该实施例中在管芯连接工艺期间可以将导电材料201涂覆于导电柱109。图8A示出了晶圆800，在该晶圆800上形成了第一半导体管芯801、第二半导体管芯803和第三半导体管芯805。而且，虽然在图8A中仅示出了在晶圆800上形成的三个半导体管芯，应当理解可以可选地使用任何适当数量的管芯，同时仍保持在本实施例的范围内。在该实施例中，第一半导体管芯801可以与半导体管芯100(例如，具有导电柱109和有源器件103)相似，但是个体结构比如导电柱109的精确数量可以发生改变。
[0068] 图8A进一步示出了在晶圆800上形成第一半导体管芯801、第二半导体管芯803和第三半导体管芯805之后，可以将第一半导体管芯801、第二半导体管芯803和第三半导体管芯805从晶圆800分割出来。在实施例中，可以将晶圆800设置在切割框架807内，并连接于例如切割膜片809，以便对第一半导体管芯801、第二半导体管芯803和第三半导体管芯805提供支撑，同时将它们从晶圆800分割出来。
[0069] 一旦将晶圆800连接于切割框架807内的切割膜片809(使用例如位于切割膜片809上的粘合剂)，可以通过减薄位于第一半导体管芯801与第二半导体管芯803和第三半导体管芯805之间的晶圆800以形成延伸穿过晶圆800并使个体管芯彼此分开的开口811，将第一半导体管芯801、第二半导体管芯803和第三半导体管芯805分割出来。在实施例中，采用划片机可以形成开口811，但是可以可选地利用任何其他适当的分割管芯的方法，比如蚀刻。
[0070] 图8B示出了，当从晶圆800分割第一半导体管芯801、第二半导体管芯803和第三半导体管芯805之后，但仍保持在切割框架807之内，并附接于切割膜片809，则载体介质203上的导电材料201可以设置成与第一半导体管芯801、第二半导体管芯803和第三半导体管芯805上的导电柱109接触。在实施例中，导电材料201和载体介质203可以与上面参考图2所论述的导电材料201和载体介质203相似。
[0071] 图8B另外示出了可以采用加热和接合工艺205将导电材料201接合至导电柱109。在实施例中，图8B中的加热和接合工艺205可以类似于上面参考图2所讨论的加热和接合工艺205。例如，加热和接合工艺205可以利用热退火，热退火所用的温度处于约
100℃和约400℃之间，比如约240℃，以及所使用的压力处于约5kN和约100kN之间，比如约30kN。该温度和压力可以保持约5秒和约200秒之间，比如约35秒的时间，或者直到与导电柱109接触的导电材料201的那些部分接合至导电柱109。然而，可以可选地采用可以用于将导电材料201接合或者另外附接至导电柱109的任何其他工艺。
100℃和约400℃之间，比如约240℃，以及所使用的压力处于约5kN和约100kN之间，比如约30kN。该温度和压力可以保持约5秒和约200秒之间，比如约35秒的时间，或者直到与导电柱109接触的导电材料201的那些部分接合至导电柱109。然而，可以可选地采用可以用于将导电材料201接合或者另外附接至导电柱109的任何其他工艺。
[0072] 图8C示出了，一旦将导电材料201接合于导电柱109，可以将载体介质203和未接合的导电材料201从第一半导体管芯801、第二半导体管芯803和第三半导体管芯805去除，以便使导电帽301保留在导电柱109上。可以例如通过物理分离工艺或者任何其他适当工艺的工艺去除载体介质203，从而还去除了未结合的导电材料201。
[0073] 图8D示出了，当形成了导电帽301，同时将第一半导体管芯801附接于切割膜片809之后，可以将第一半导体管芯801与切割膜片809去接合，并可以将第一半导体管芯
801上的导电帽301设置成与第二外部器件813的第三导电柱815接触。在实施例中，第二外部器件813可以与上面参考图5所讨论的第一外部器件501相似(具有第三衬底817、第三有源器件819、第三金属化层821和第三钝化层823)，并且第三导电柱815可以与第二导电柱511相似。
801上的导电帽301设置成与第二外部器件813的第三导电柱815接触。在实施例中，第二外部器件813可以与上面参考图5所讨论的第一外部器件501相似(具有第三衬底817、第三有源器件819、第三金属化层821和第三钝化层823)，并且第三导电柱815可以与第二导电柱511相似。
[0074] 一旦将导电帽301设置成与第三导电柱815相接触，可以实施回流工艺，以回流导电帽301并在导电柱109和第三导电柱815之间形成物理和电接合件825。在实施例中，回流工艺可以包括将导电帽301的温度升高到例如约200℃和约350℃之间，比如约240℃的温度，保持约20秒和约200秒比如约60秒的时间，以便液化导电帽301并形成接合件825。在该模式中，可以利用导电帽301接合导电柱109与第三导电柱815，而无需不得不首先形成导电凸块401(上面参考图4所论述的)。
[0075] 图9A至图9C示出了又一个实施例，在该实施例中将第一半导体管芯801接合于第二外部器件813。在该实施例中，可以将第一半导体管芯801从晶圆800(在图9A中未显示，但在图8A中示出)分割出来，然后从切割膜片809和切割框架807(在图9A中也未显示，因为已经去除了第一半导体管芯801)去除。在该实施例中，可以采用例如能够物理去除并控制第一半导体管芯801的设置的拾取和放置工具901，将第一半导体管芯801从切割膜片809去除。例如，拾取和放置工具901可以使用真空夹头或者吸头以便将第一半导体管芯801固定到拾取和放置工具901，并可以使用真空夹头或者吸头来处理和操作第一半导体管芯801以便将第一半导体管芯801精确地设置在期望的位置。
[0076] 当从切割膜片809和切割框架807被去除后，可以将第一半导体管芯801的导电柱109和位于载体介质203上的导电材料201设置成彼此接触。通过使用拾取和放置工具901将导电柱109设置成与导电材料201相接触，通过将导电材料设置成与导电柱109相接触，或者设置的某种组合，实施这种放置。在该实施例中，导电材料201和载体介质203可以与上面参考图2所讨论的导电材料201和载体介质203相似。
[0077] 图9A进一步示出了，可以采用加热和接合工艺205将导电材料201接合至导电柱109。在实施例中，图9A中的加热和接合工艺205可以类似于上面参考图2所讨论的加热和接合工艺205。例如，加热和接合工艺205可以利用热退火，热退火所用的温度处于约100℃和约400℃之间，比如约240℃，以及所用的压力处于约5kN和约100kN之间，比如约
30kN。该温度和压力可以保持约5秒和约200秒之间，比如约35秒的时间，或者直到与导电柱109接触的导电材料201的那些部分接合至导电柱109。然而，可以可选地采用任何可以用于将导电材料201接合或者附接至导电柱109的其他工艺。
30kN。该温度和压力可以保持约5秒和约200秒之间，比如约35秒的时间，或者直到与导电柱109接触的导电材料201的那些部分接合至导电柱109。然而，可以可选地采用任何可以用于将导电材料201接合或者附接至导电柱109的其他工艺。
[0078] 图9B示出了，一旦将导电材料201接合于导电柱109，可以将载体介质203和未接合的导电材料201从第一半导体管芯801去除，以便使导电帽301保留在第一半导体管芯801的导电柱109上。可以例如通过物理分离工艺或者任何其他适当的工艺去除载体介质
203，从而还去除了未接合的导电材料201。
203，从而还去除了未接合的导电材料201。
[0079] 图9C示出了，当形成导电帽301以后，可以将导电帽301设置成与第二外部器件813的第三导电柱815接触。一旦将导电帽301设置成与第三导电柱815接触，可以实施回流工艺以回流导电帽301，并在导电柱109和第三导电柱815之间形成物理和电接合件
825。在实施例中，回流工艺可以包括使导电帽301的温度升高至例如约200℃和约350℃之间，比如约240℃的温度，并保持约20秒和约200秒之间，比如约60秒的时间，以便液化导电帽301并形成接合件825。在该模式中，可以利用导电帽形成接合件825，而无需首先形成导电凸块401(上面参考图4所论述的)。
825。在实施例中，回流工艺可以包括使导电帽301的温度升高至例如约200℃和约350℃之间，比如约240℃的温度，并保持约20秒和约200秒之间，比如约60秒的时间，以便液化导电帽301并形成接合件825。在该模式中，可以利用导电帽形成接合件825，而无需首先形成导电凸块401(上面参考图4所论述的)。
[0080] 根据实施例，提供了一种制造半导体器件的方法，该方法包括提供具有暴露的导电区的衬底；将导电材料层与导电区相接触，该导电材料包括与导电区相接触的第一区以及不与导电区相接触的第二区；以及将第二区与第一区分开。
[0081] 根据另一个实施例，提供了一种制造半导体器件的方法，该方法包括在衬底上方形成导电柱；提供附接于载体介质的导电材料层；并使用载体介质使导电材料层与导电柱接触；将导电材料层的第一部分接合至导电柱；以及从导电材料层的第一部分去除载体介质。
[0082] 根据又一个实施例，提供了一种制造半导体器件的方法，所述方法包括提供位于衬底上方的导电区；提供位于载体介质上的导电材料，该导电材料具有第一区和第二区，第一区邻近第二区；将导电材料的第一区附接于衬底的导电区；并将第二区与第一区分开；以及回流导电材料的第一区以形成导电凸块。
[0083] 尽管已经详细地描述了实施例及其优势，但应该理解，可以在在本文中进行各种不同的改变、替换和更改，而不背离所附权利要求限定的实施例的精神和范围。例如，可以对形成导电柱109的精确方法进行改变。再如，本领域的技术人员将很容易理解可以对材料和工艺进行改变，同时保持在实施例的范围内。
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
凸块热门专利
QQ群二维码
意见反馈
意见反馈