技术领域
[0001] 本
发明涉及
电子元器件技术领域，尤其涉及一种太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置。
背景技术
[0002] 在电子技术可靠性领域，电子器件的可靠性是电子设备、电子系统等产品可靠性的
基础。根据相关的技术规范或技术条件研制可靠性试验装置，是检测电子器件
质量和可靠性的必要技术手段。为了保证所设计的太赫兹渡越时间器件能够达到规定的可靠性指标、预报器件的可靠度，就要开展包括半正弦电流脉冲可靠性试验在内的系统性可靠性试验，获得相关的数据，预报所述器件或者应用所述器件的电子系统的可靠度，并为改进器件设计提供依据。
[0003] 最近，电子器件可靠性日益受到重视。如，
申请号为2019105972360、名称为“一种基于失效物理的多元Copula功率器件可靠性评价方法”的公开发明
专利，该发明专利基于失效物理理论，从功率器件在实际工况下存在的失效机理和失效物理模型入手，推导多失效机理下功率器件的可靠度表达式，通过对比蒙特卡洛竞争失效的可靠性评价方法，证明多元Copula模型能够考虑各机理间的交叉影响因素，但没有提供任何装置方案。又如，申请号为2019104152557、名称为“一种功率器件可靠性的评估方法、装置以及存储介质”的公开发明专利，该发明专利从获取待评估的功率器件的属性入手，确定研究因子，建立可靠性评估模型，再评估功率器件的可靠性，但提出的功率器件可靠性评估装置没有给出针对性的
电路实施方案。又如，申请号为2019102718832、名称为“一种电子产品可靠性
水平预计方法”的公开发明专利，该发明专利在存储电子产品包含的全部元器件信息的基础上，建立元器件可靠性预计清单，根据可靠性预计标准
数据库，计算、统计电子产品包含的全部元器件的可靠性水平值，与电子器件可靠性试验装置无关。又如，申请号为2019102827613、名称为“一种解决
钝化层对功率器件可靠性影响的方法”的公开发明专利，该发明专利通过释放功率器件终端区
钝化层的膜内应
力及可动离子，减小钝化层对终端区的影响，提升器件的功能及可靠性，但不涉及
半导体器件可靠性试验装置。又如，申请号为201910099754X、名称为“一种提高化合物半导体器件可靠性能的背段工艺”的公开发明专利，该发明专利采用IPA浸润阻挡层的方法，控制曝光胶厚，确保阻挡层金属只存在于背孔内，减小器件接地
电阻，并减少
烧结孔隙率，能够提高器件的可靠性，但没有提供半导体器件可靠性试验的装置。又如，申请号为201910089275X、名称为“MMC功率模
块的关键器件可靠性评估方法和装置”的公开发明专利，该发明专利使用测试获得的关键器件运行过程的性能参数来评估其可靠性，代替了传统技术中利用关键器件的故障数据信息来评估关键器件的可靠性，但是评估装置的结构
框图与太赫兹渡越时间器件无关。又如，申请号为2018113841520、名称为“高压直流
断路器中IGBT器件可靠性评估方法、装置及模型”的公开发明专利，该发明专利基于半导体单元、模块中IGBT器件的评估参数，对IGBT器件的可靠性进行评估，评估结果准确且易于实现，但未涉及太赫兹渡越时间器件电流脉冲可靠性试验装置的电路方案。又如，申请号为201610442091.3、名称为“一种数字化
二极管正向电流浪涌试验装置”的公开发明专利，该发明专利主要包括主
控制器、正向电流及
浪涌电流产生电路、正向电流输出电路、浪涌电流输出电路，但与太赫兹渡越时间器件电流脉冲可靠性试验装置的技术方案无关。
[0004] 综上所述，因为太赫兹渡越时间器件的结构、原理本质上不同于传统二极管、
三极管、场效应管、
激光二极管、光电探测器等的结构、原理，没有一种装置涉及太赫兹渡越时间器件半正弦电流脉冲可靠性试验。因此，亟需一种太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置，为太赫兹渡越时间器件开展方便快捷、精
准直观的半正弦电流脉冲可靠性试验，为太赫兹渡越时间器件提供相应的可靠性指标，预报太赫兹渡越时间器件或者应用太赫兹渡越时间器件的电子系统的可靠度，为改进太赫兹渡越时间器件的可靠性设计提供依据。
发明内容
[0005] 本发明
实施例所要解决的技术问题在于，提供一种太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置，具有体积小、重量轻、易操作、
精度高、安全可靠等优点，能够对太赫兹渡越时间器件开展方便快捷、精准直观的半正弦电流脉冲可靠性试验，并提供相应的可靠性指标，预报太赫兹渡越时间器件或者应用太赫兹渡越时间器件的电子系统的可靠度，为改进太赫兹渡越时间器件的可靠性设计提供依据。
[0006] 为了解决上述技术问题，本发明实施例提供了一种太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置，用于待测太赫兹渡越时间器件(DUT)上，包括
主控制器、正弦
电压信号产生电路、半正弦加热电流脉冲形成电路、储放能电路。
[0007] 其中，所述正弦电压信号产生电路的输入端与所述主控制器的第一端(a1) 相连，输出端与所述半正弦加热电流脉冲形成电路的输入端相连，用于接收所述主控制器下发的脉冲信号，并将所述脉冲信号转换成全波正弦电压信号，再送至所述半正弦加热电流脉冲形成电路的输入端；
[0008] 所述半正弦加热电流脉冲形成电路，与所述正弦电压信号产生电路的输出端、所述待测太赫兹渡越时间器件(DUT)的
阳极(+)相连，接收所述正弦电压信号产生电路输出的全波正弦电压信号，并将所述全波正弦电压信号转换成半正弦加热电流脉冲，加载于所述待测太赫兹渡越时间器件(DUT)的阳极(+)；
[0009] 所述储放能电路的第一端(b1)与稳压电源电路相连，第二端(b2)与所述主控制器的第二端(a2)相连，输出端(b3)与所述待测太赫兹渡越时间器件(DUT)的阳极(+)相连，在接收到所述主控制器下发的控制指令后，将所述储放能电路存储的
电能转换成半正弦放电电流脉冲，加载于所述待测太赫兹渡越时间器件(DUT)的阳极(+)；
[0010] 所述主控制器的第三端(a3)连接所述待测太赫兹渡越时间器件(DUT)的
阴极(-)，按照控制指令，所述主控制器接收所述半正弦加热电流脉冲或所述半正弦放电电流脉冲通过所述待测太赫兹渡越时间器件(DUT)后的信号，并计算所述待测太赫兹渡越时间器件(DUT)经过半正弦电流脉冲可靠性试验后的状态参数，判定所述待测太赫兹渡越时间器件(DUT)经过半正弦电流脉冲可靠性试验后的状态为正常或异常。
[0011] 其中，所述正弦电压信号产生电路包括第一数/模转换器芯片IC8、第二数/ 模转换器芯片IC9、第一
运算放大器IC1A、第二
运算放大器IC1B、第三运算放大器IC2A、第四运算放大器IC2B以及电子
开关芯片IC7；
[0012] 所述第一数/模转换器芯片IC8的第一输入端连接所述主控制器第一端(a1) 控制的副CPU芯片IC10的第一端，所述第一数/模转换器芯片IC8的输出端连接所述第三运算放大器IC2A的负输入端，所述第三运算放大器IC2A的正输入端接地，所述第三运算放大器IC2A的输出端连接所述电子开关芯片IC7的第一输入端(C1)；其中，所述第三运算放大器IC2A，把全波正弦电流信号放大并转换成第一全波正弦电压信号，送至所述电子开关芯片IC7的第一输入端(C1)；
[0013] 所述第二数/模转换器芯片IC9的第一输入端连接所述主控制器第一端(a1) 控制的副CPU芯片IC10的第一端，所述第二数/模转换器芯片IC9的输出端连接所述第四运算放大器IC2B的负输入端，所述第四运算放大器IC2B的正输入端接地，所述第四运算放大器IC2B的输出端连接所述电子开关芯片IC7的第二输入端(C2)；其中，所述第四运算放大器IC2B，把全波正弦电流信号放大并转换成第二全波正弦电压信号，送至所述电子开关芯片IC7的第二输入端(C2)；
[0014] 所述第一运算放大器IC1A的正输入端接地，所述第一运算放大器IC1A的负输入端通过电阻R29连接所述主控制器的第六端控制的第三数/模转换器芯片 IC4的输出端，所述第一运算放大器IC1A的输出端连接所述电子开关芯片IC7 的第三输入端(C3)，以及通过电阻R28连接所述第一运算放大器IC1A的负输入端；所述第一运算放大器IC1A接收来自所述主控制器的第六端控制的第三数 /模转换器芯片IC4的信号，经过所述电阻R28与所述第一运算放大器IC1A组成的电压并联
负反馈放大器倒相稳压后，送到所述电子开关芯片IC7的第三输入端(C3)；
[0015] 所述第二运算放大器IC1B的正输入端接地，所述第二运算放大器IC1B的负输入端通过电阻R31连接所述主控制器的第六端控制的第四数/模转换器芯片 IC5的输出端，所述第二运算放大器IC1B的输出端连接所述电子开关芯片IC7 的第四输入端(C4)，以及通过电阻R30连接所述第二运算放大器IC1B的负输入端；所述第二运算放大器IC1B接收来自所述主控制器的第六端控制的第四数 /模转换器芯片IC5的信号，经过所述电阻R30与所述第二运算放大器IC1B组成的电压并联负反馈放大器倒相稳压后，送到所述电子开关芯片IC7的第四输入端(C4)；
[0016] 所述电子开关芯片IC7的第五输入端(C5)连接所述主控制器第一端(a1) 控制的副CPU芯片IC10的第三端，所述电子开关芯片IC7的第六输入端(C6) 连接所述主控制器第五端，所述电子开关芯片IC7的第七输出端(C7)连接所述半正弦加热电流脉冲形成电路；其中，所述电子开关芯片IC7收到所述主控制器第五端的信号后，输出全波正弦电压信号至所述半正弦加热电流脉冲形成电路。
[0017] 其中，所述半正弦加热电流脉冲形成电路包括由第五运算放大器IC3A、第一场效应管TR12、第二场效应管TR11、电阻R50、电阻R32、电阻R13、第一二极管D5、继电器J4构成的半正弦加热电流脉冲形成子电路；
[0018] 所述第五运算放大器IC3A的正输入端与所述正弦电压信号产生电路的第三输出端相连，所述第五运算放大器IC3A的负输入端通过电阻R23，连接信号测试点，所述第五运算放大器IC3A的输出端通过所述电阻R50与所述第一场效应管TR12的栅极相连；所述第五运算放大器IC3A，用于放大来自所述正弦电压信号产生电路第三输出端的全波正弦电压信号；
[0019] 所述第一场效应管TR12的栅极通过连接所述电阻R50接收来自所述第五运算放大器IC3A的
输出信号，所述第一场效应管TR12的源极连接电阻R23、电阻R24、电阻R25、电阻R26组成的
采样子电路，所述第一场效应管TR12的漏极通过所述电阻R32连接所述第二场效应管TR11的源极；所述第一场效应管 TR12在所述全波正弦电压信号的正半周期导通，在负半周期截止，将所述全波正弦电压信号转换成半正弦加热电流脉冲；
[0020] 所述第二场效应管TR11的栅极连接第二内部电压源，所述第二场效应管 TR11的漏极连接所述第一二极管D5的阳极(+)；所述第二场效应管TR11导通放大所述半正弦加热电流脉冲；
[0021] 所述第一二极管D5的阴极(-)通过所述电阻R13、继电器J4连接所述待测太赫兹渡越时间器件(DUT)的阳极(+)，在所述第一二极管D5、继电器J4导通时，将所述半正弦加热电流脉冲送到所述待测太赫兹渡越时间器件(DUT)的阳极(+)。
[0022] 其中，所述半正弦加热电流脉冲形成电路还包括由电阻R23、电阻R24、电阻R25、电阻R26、第一继电器J5、第二继电器J7构成的采样子电路；
[0023] 所述采样子电路的输入端连接所述第一场效应管TR12的源极，第一继电器 J5、第二继电器J7导通时，通过电阻R23、电阻R24、电阻R25、电阻R26的组合连接，
对流经所述第一场效应管TR12上的半正弦加热电流脉冲进行采样。
[0024] 其中，所述半正弦加热电流脉冲形成电路还包括由第一三极管TR10、第六运算放大器IC3B、第二二极管D6及
电解电容器C8构成的峰值
检波器、稳压二极管D7和电容器C19构成的稳压器、电阻R15和电阻R16构成的
分压器以及第一模/数转换芯片IC12共同组成的半正弦加热电流脉冲峰值检波子电路；
[0025] 所述第一三极管TR10的发射极连接所述第一二极管D5的阴极(-)，并通过电阻R13、继电器J4连接所述待测太赫兹渡越时间器件(DUT)的阳极(+)，所述第一三极管TR10的集
电极通过电阻R45连接第六运算放大器IC3B的正输入端，以及通过电阻R14连接所述电解电容器C8的负极(-)，所述第一三极管TR10的基极与所述第二场效应管TR11的漏极、所述第一二极管D5的阳极(+)、稳压二极管D7和电容器C19组成稳压器的电容器C19的一端均相连；
[0026] 所述第六运算放大器IC3B的输出端连接所述第二二极管D6的阳极(+)，所述第六运算放大器IC3B的负输入端连接所述第二二极管D6的阴极(-)、所述电解电容器C8的正极(+)，并通过电阻R15连接由电阻R15、电阻R16组成的分压器；
[0027] 所述电阻R15和所述电阻R16的连接端与所述第一模/数转换芯片IC12的输入端相连，所述电阻R16的另一端与所述第一模/数转换芯片IC12共同接地；
[0028] 所述第一模/数转换芯片IC12的输出端连接所述主控制器的输入端，把半正弦加热电流脉冲、半正弦放电电流脉冲的峰值和
波形数据送到主控制器进行计算；
[0029] 其中，所述储放能电路包括第1储放能单元、第2储放能单元、第3储放能单元；其中，
[0030] 所述第1储放能单元包括由
整流器D1、三极管TR1、三极管TR2和三极管 TR7组成的第一
串联稳压器以及储能电容器C6；所述三极管TR1和三极管TR2 选用功率三极管，所述三极管TR7选用达林顿三极管，所述储能电容器C6选用电解电容；
[0031] 所述三极管TR1的发射极和三极管TR2的发射极共同连接-6伏电压，所述三极管TR1的集电极连接+12伏电压，所述三极管TR2的集电极连接所述三极管TR7的基极，所述三极管TR7的集电极通过保护电阻R47连接整流器D1的负极(-)，所述三极管TR7的发射极连接所述储能电容C6的正极(+)，所述储能电容C6的负极(-)通过继电器J1、继电器J4连接所述待测太赫兹渡越时间器件(DUT)的阳极(+)；
[0032] 所述主控制器IC11的第二端连接第五数/模转换器芯片IC6的输入端，所述第五数/模转换器芯片IC6的输出端连接第七运算放大器IC2D的正输入端(b2)，所述第七运算放大器IC2D的输出端连接所述三极管TR1的基极；由所述主控制器IC11计算、调节所述第1储放能单元的参数，调控所述储能电容C6负极 (-)输出的半正弦放电电流脉冲波形及峰值，并由所述主控制器IC11控制继电器J1、继电器J4导通，给所述待测太赫兹渡越时间器件(DUT)的阳极(+)加载半正弦放电电流脉冲，进行可靠性试验；
[0033] 所述第2储放能单元包括由整流器D2、三极管TR3和三极管TR4和三极管TR8组成的第二串联稳压器以及储能电容器C5；所述三极管TR3和三极管 TR4选用功率三极管，所述三极管TR8选用达林顿三极管，所述储能电容器C5 选用电解电容器；
[0034] 所述三极管TR3的发射极和三极管TR4的发射极共同连接-6伏电压，所述三极管TR3的集电极连接+12伏电压，所述三极管TR4的集电极连接所述三极管TR8的基极，所述三极管TR8的集电极通过保护电阻R48连接整流器D2的负极(-)，所述三极管TR8的发射极连接所述储能电容C5的正极(+)，所述储能电容器C6的负极(-)通过继电器J2、继电器J4连接所述待测太赫兹渡越时间器件(DUT)的阳极(+)；
[0035] 由所述主控制器IC11计算、调节所述第2储放能单元的参数，调控所述储能电容器C5负极(-)输出的半正弦放电电流脉冲波形及峰值，并由所述主控制器IC11控制继电器J2、继电器J4导通，给所述待测太赫兹渡越时间器件(DUT) 的阳极(+)加载半正弦放电电流脉冲，进行可靠性试验；
[0036] 所述第3储放能单元包括由整流器D3、三极管TR5和三极管TR6和三极管TR9组成的第三串联稳压器以及储能电容器C4；所述三极管TR5和三极管 TR6选用功率三极管，所述三极管TR9选用达林顿三极管，所述储能电容器C4 选用电解电容器；
[0037] 所述三极管TR5的发射极和三极管TR6的发射极共同连接-6伏电压，所述三极管TR5的集电极连接+12伏电压，所述三极管TR6的集电极连接所述三极管TR9的基极，所述三极管TR9的集电极通过保护电阻R49连接整流器D3的负极(-)，所述三极管TR9的发射极连接所述储能电容C4的正极(+)，所述储能电容器C4的负极(-)通过继电器J3、继电器J4连接所述待测太赫兹渡越时间器件(DUT)的阳极(+)；
[0038] 由所述主控制器IC11计算、调节所述第3储放能单元的参数，调控所述储能电容器C4负极(-)输出的半正弦放电电流脉冲波形及峰值，并控制继电器 J3、继电器J4导通，给所述待测太赫兹渡越时间器件(DUT)的阳极(+)加载半正弦放电电流脉冲，进行可靠性试验。
[0039] 其中，还包括显示电路，所述显示电路连接所述主控制器的第四端(a4)；
[0040] 所述显示电路由LCD
液晶显示器及外围电路组成，用于显示所述主控制器发出的指令、测试条件参数、半正弦加热电流脉冲和半正弦放电电流脉冲的峰值和波形参数、太赫兹渡越时间器件可靠性试验后的状态。
[0041] 其中，还包括稳压电源电路，所述稳压电源电路从外部获得220伏交流电，输出大小不同的稳恒电压，分别为所述太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置中的所述主控制器、所述正弦电压信号产生电路、所述半正弦加热电流脉冲形成电路、所述储放能电路、所述显示电路进行供电。
[0042] 实施本发明的有益效果
[0043] 1、本发明为太赫兹渡越时间器件提供一种半正弦电流脉冲可靠性试验装置，能够开展方便快捷的试验，并提供精准直观的可靠性指标，为改进太赫兹渡越时间器件的可靠性设计提供依据；
[0044] 2、本发明采用
微处理器(CPU)计算太赫兹渡越时间器件半电流脉冲可靠性试验过程的数据，并驱动液晶显示器(LCD)显示测试参数和可靠性试验结果，同时可以使用示波器监测半正弦加热电流脉冲、半正弦放电电流脉冲的峰值和波形数据，省时省力而且精准直观、体积小、重量轻、易操作、安全可靠。
附图说明
[0045] 为了更清楚地说明本发明实施例或
现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，根据这些附图获得其他的附图仍属于本发明的范畴。
[0046] 图1为本发明实施例提供的太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置的系统结构示意图；
[0047] 图2为图1中正弦电压信号产生电路的系统结构示意图；
[0048] 图3为图1中半正弦加热电流脉冲形成电路的系统结构示意图；
[0049] 图4为图3中半正弦加热电流脉冲形成电路所包括的半正弦加热电流脉冲形成子电路的系统结构示意图；
[0050] 图5为图3中半正弦加热电流脉冲形成电路所包括的采样子电路的系统结构示意图；
[0051] 图6为图3中半正弦加热电流脉冲形成电路所包括的半正弦加热电流脉冲峰值检波子电路的系统结构示意图；
[0052] 图7为本发明实施例提供的太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置中主控制器的应用场景图；
[0053] 图8为本发明实施例提供的太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置中正弦电压信号产生电路的应用场景图；
[0054] 图9为本发明实施例提供的太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置中半正弦加热电流脉冲形成电路的应用场景图；
[0055] 图10为本发明实施例提供的太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置中半正弦加热电流脉冲形成电路输出半正弦加热电流脉冲加载于待测太赫兹渡越时间器件阳极上的波形图；
[0056] 图11为本发明实施例提供的太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置中储放能电路的应用场景图；
[0057] 图12为本发明实施例提供的太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置中储放能电路输出半正弦放电电流脉冲加载于待测太赫兹渡越时间器件阳极上的一个波形图；
[0058] 图13为本发明实施例提供的太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置中储放能电路输出半正弦放电电流脉冲加载于待测太赫兹渡越时间器件阳极上的另一个波形图；
[0059] 图14为本发明实施例提供的太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置中稳压电源电路的应用场景图。
具体实施方式
[0060] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
[0061] 如图1所示，在本发明实施例中，提供的一种太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置，用于待测太赫兹渡越时间器件(DUT)上，包括主控制器1、正弦电压信号产生电路2、半正弦加热电流脉冲形成电路3以及储放能电路4；其中，
[0062] 正弦电压信号产生电路2的一端与主控制器1的第一端a1相连，另一端与半正弦加热电流脉冲形成电路3的一端相连，用于接收主控制器1下发的脉冲信号，并将脉冲信号转换成全波正弦电压信号后，送至半正弦加热电流脉冲形成电路3中；
[0063] 半正弦加热电流脉冲形成电路3的另一端与待测太赫兹渡越时间器件(DUT) 的阳极(+)相连，用于接收正弦电压信号产生电路2输出的全波正弦电压信号，并将全波正弦电压信号转换成半正弦加热电流脉冲，加载于待测太赫兹渡越时间器件(DUT)的阳极(+)；
[0064] 储放能电路4的第一端b1与稳压电源电路5相连，第二端b2与主控制器1 的第二端a2相连，第三端b3与待测太赫兹渡越时间器件(DUT)的阳极(+)相连，用于外部电源U接通时进行充电，以及待接收到主控制器1下发的控制指令后，将存储的电能转换成半正弦放电电流脉冲，加载于待测太赫兹渡越时间器件(DUT)的阳极(+)；
[0065] 主控制器的第三端(a3)与待测太赫兹渡越时间器件(DUT)的阴极(-)相连，生成脉冲信号或控制指令，接收半正弦加热电流脉冲或半正弦放电电流脉冲通过所述待测太赫兹渡越时间器件(DUT)后的信号，所述主控制器根据所述半正弦加热电流脉冲或半正弦放电电流脉冲通过所述待测太赫兹渡越时间器件 (DUT)后的信号，分别计算所述待测太赫兹渡越时间器件(DUT)经过半正弦电流脉冲可靠性试验后的状态参数，判定所述待测太赫兹渡越时间器件(DUT)经过半正弦电流脉冲可靠性试验后的状态为正常或异常，并驱动显示电路显示出来。
[0066] 可以理解的是，主控制器1可预设不同的
阈值范围，识别半正弦加热电流脉冲或半正弦放电电流脉冲加载在待测太赫兹渡越时间器件(DUT)上时，所采集到的电流值是否满足对应预设的阈值范围，如果满足则判断待测太赫兹渡越时间器件(DUT)状态正常，反之，则待测太赫兹渡越时间器件(DUT)状态异常。
[0067] 在本发明实施例中，为了使得储放能电路4能够得到恒压充电，则该太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置还包括稳压电源电路5，稳压电源电路5设置于储放能电路4与外部电源U之间，用于给主控制器1、正弦电压信号产生电路2、半正弦加热电流脉冲形成电路3、储放能电路4及其它所有模块或电路提供稳恒电压。
[0068] 在本发明实施例中，为了直观显示相关试验数据，太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置还包括显示电路6，显示电路6与主控制器1的第四端a4相连；显示电路6由LCD液晶显示器及外围电路组成，用于显示主控制器1发出的指令、测试条件参数、半正弦放电电流脉冲和半正弦加热电流脉冲的峰值和波形参数。
[0069] 在本发明实施例中，如图2所示，正弦电压信号产生电路2包括第一数/模转换器芯片IC8、第二数/模转换器芯片IC9、第一运算放大器IC1A、第二运算放大器IC1B、第三运算放大器IC2A、第四运算放大器IC2B以及电子开关芯片 IC7；
[0070] 其中，第一数/模转换器芯片IC8的第一输入端与主控制器第一端(a1)控制的副CPU芯片IC10的第一端相连，第一数/模转换器芯片IC8的输出端与第三运算放大器IC2A的负输入端相连，第三运算放大器IC2A的正输入端接地，第三运算放大器IC2A的输出端与电子开关芯片IC7的第一输入端相连；其中，第三运算放大器IC2A，把全波正弦电流信号放大并转换成全波正弦电压信号，送到电子开关芯片IC7的第一输入端(C1)，称为第一全波正弦电压信号；
[0071] 第二数/模转换器芯片IC9的第一输入端与主控制器第一端(a1)控制的副 CPU芯片IC10的第一端相连，第二数/模转换器芯片IC9的输出端与第四运算放大器IC2B的负输入端相连，第四运算放大器IC2B的正输入端接地，第四运算放大器IC2B的输出端与电子开关芯片IC7的第二输入端相连；第四运算放大器IC2B，把全波正弦电流信号放大并转换成全波正弦电压信号，送到电子开关芯片IC7的第二输入端(C2)，称为第二全波正弦电压信号；
[0072] 第一运算放大器IC1A的正输入端接地，第一运算放大器IC1A的负输入端通过电阻R29与主控制器的第六端控制的第三数/模转换器芯片IC4的输出端相连，第一运算放大器IC1A的输出端与电子开关芯片IC7的第三输入端(C3)相连，以及通过电阻R28与第一运算放大器IC1A的负输入端相连；第一运算放大器IC1A，用于接收来自主控制器的第六端控制的第三数/模转换器芯片IC4的信号，经过电阻R28与第一运算放大器IC1A组成的电压并联负反馈放大器倒相稳压后，送到电子开关芯片IC7的第三输入端(C3)；
[0073] 第二运算放大器IC1B的正输入端接地，第二运算放大器IC1B的负输入端通过电阻R31与主控制器的第六端控制的第四数/模转换器芯片IC5的输出端相连，第二运算放大器IC1B的输出端与电子开关芯片IC7的第四输入端(C4)相连，以及通过电阻R30与第二运算放大器IC1B的负输入端相连；其中，第二运算放大器IC1B，用于接收来自主控制器的第六端控制的第四数/模转换器芯片 IC5的信号，经过所述电阻R30与第二运算放大器IC1B组成的电压并联负反馈放大器倒相稳压后，送到电子开关芯片IC7的第四输入端(C4)；
[0074] 电子开关芯片IC7的第五输入端(C5)与主控制器第一端(a1)控制的副 CPU芯片IC10的第三端相连，电子开关芯片IC7的第六输入端(C6)与主控制器第五端相连，电子开关芯片IC7的第七输出端(C7)与半正弦加热电流脉冲形成电路相连；其中，电子开关芯片IC7等待接收来自主控制器第五端的信号后，控制输出全波正弦电压信号，送至半正弦加热电流脉冲形成电路。
[0075] 在本发明实施例中，如图3至图6所示，半正弦加热电流脉冲形成电路3 包括由第五运算放大器IC3A、第一场效应管TR12、第二场效应管TR11、电阻 R50、电阻R32、电阻R13以及第一二极管D5构成的半正弦加热电流脉冲形成子电路31(如图4所示)；
[0076] 其中，第五运算放大器IC3A的正输入端与正弦电压信号产生电路的第三输出端相连，第五运算放大器IC3A的负输入端通过电阻R23连接测试点，第五运算放大器IC3A的输出端通过电阻R50与第一场效应管TR12的栅极相连；第五运算放大器IC3A放大来自正弦电压信号产生电路第三输出端的全波正弦电压信号；
[0077] 第一场效应管TR12的栅极通过电阻R50接收来自第五运算放大器IC3A的输出信号，第一场效应管TR12的源极与电阻R23、R24、R25、R26组成的采样子电路相连，第一场效应管TR12的漏极通过电阻R32与第二场效应管TR11 的源极相连；第一场效应管TR12在全波正弦电压信号的正半周导通，将全波正弦电压信号转换成半正弦加热电流脉冲；在全波正弦电压信号的负半周截止；
[0078] 第二场效应管TR11的栅极与第二内部电压源相连，第二场效应管TR11的漏极与第一二极管D5的阳极(+)相连；第二场效应管TR11导通放大半正弦加热电流脉冲；
[0079] 第一二极管D5的阴极(-)通过电阻R13、继电器J4连接待测太赫兹渡越时间器件(DUT)的阳极(+)，在第一二极管D5、继电器J4导通时将半正弦加热电流脉冲送至待测太赫兹渡越时间器件(DUT)的阳极(+)。
[0080] 更进一步地，半正弦加热电流脉冲形成电路还包括由电阻R23、电阻R24、电阻R25、电阻R26、第一继电器J5、第二继电器J7构成的采样子电路(如图 5所示)；采样子电路的输入端与第一场效应管TR12的源极相连，主控制器1 调控的第一继电器J5、第二继电器J7导通时，通过电阻R23、电阻R24、电阻 R25、电阻R26的组合连接，对流经第一场效应管TR12上的半正弦加热电流脉冲进行采样。
[0081] 更进一步地，半正弦加热电流脉冲形成电路3还包括由第一三极管TR10、第六运算放大器IC3B、第二二极管D6及电容器C8形成峰值检波器331、由稳压二极管D7和电容器C19形成的稳压器332、由电阻R15和电阻R16形成的分压器333以及第一模/数转换芯片IC12组成的峰值检波子电路33(如图6所示)；
[0082] 其中，第一三极管TR10的发射极连接第一二极管D5的阴极(-)，并通过电阻R13、继电器J4连接待测太赫兹渡越时间器件(DUT)的阳极(+)，第一三极管TR10的集电极通过电阻R45连接第六运算放大器IC3B的正输入端，以及通过电阻R14连接电解电容器C8的负极(-)，第一三极管TR10的基极与第二场效应管TR11的漏极、第一二极管D5的阳极(+)、稳压二极管D7和电容器C19组成稳压器的电容器C19的一端均相连；
[0083] 第六运算放大器IC3B的输出端连接第二二极管D6的阳极(+)，第六运算放大器IC3B的负输入端连接第二二极管D6的阴极(-)、电解电容器C8的正极 (+)，并通过电阻R15连接由电阻R15、电阻R16组成的分压器；
[0084] 电阻R15与电阻R16的共同端连接第一模/数转换芯片IC12的输入端，电阻R16的另一端与第一模/数转换芯片IC12共同接地；
[0085] 第一模/数转换芯片IC12的输出端连接主控制器IC11的输入端，把半正弦加热电流脉冲、半正弦放电电流脉冲的峰值和波形数据送至主控制器IC11进行计算，并由主控制器IC11驱动显示电路6显示出来。
[0086] 如图7～图14所示，为本发明实施例中的太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置的应用场景。其中，
[0087] 图7为主控制器和显示电路的应用场景图。其中，主控制器由W78E54B型 CPU芯片IC11担任；显示电路由RT12864型液晶显示器(LCD)及提拉电阻R41 构成。
[0088] 微处理器IC11作为整个装置电路系统的主控制器(下称主CPU芯片IC11)，所有指令均由主CPU芯片IC11来发出、判断、处理；所有输入/输出的数据均由主CPU芯片IC11来计算判断、计算、驱动显示等。
[0089] 主CPU芯片IC11的定时/计数端口(P11、P12、P13)通过74LS138型3-8 线译码器IC15的地址端口(A、B、C)连接输入
键盘，译码器IC15作为主CPU 芯片IC11的
接口扩展电路，键盘通过译码器IC15向主CPU输入参数，设置测试条件。
[0090] 主CPU芯片IC11的数据输入/输出端口(P01～P07)分别连接RT12864型 LCD的数据输入/输出端口(DB0～DB7)、IC11的输入/输出端口(RDX、TDX) 分别连接LCD的显示指令端口(DI、R/W)、IC11的读/写端口(P17、P16)分别连接LCD的选择屏端口(CS1、CS2)、IC11的计数器输入端口(T1)连接 LCD的读/存端口(E)，IC11向LCD发送数据并驱动其显示结果。
[0091] 主CPU芯片IC11的外部RAM写端口(WR)连接副CPU芯片IC10的串行输出端口(P3.1)，IC11的WR端口置0时副CPU芯片IC10的输入/输出端口 (P10～P17)输出
正弦波，置1时副CPU芯片IC10输出其它波形。主CPU芯片IC11的外部RAM读端口(RD)连接副CPU芯片IC10的串行输入端口(P3.0)， IC11的RD端口置0时副CPU芯片IC10输出50HZ正弦波的底宽为10毫秒 (mS)，置1时副CPU芯片IC10输出正弦波的底宽为8.3毫秒(mS)(相当于 60HZ
频率)。
[0092] 主CPU芯片IC11的计数端口(T0)分别连接TLC5615CP型串行接口数/ 模转换器芯片IC4、IC5、IC6的串行数据输入端口(DIN)，主CPU芯片IC11 的外部中断端口INT0分别连接IC4、IC5、IC6的串行时钟输入端口(SCLK)。芯片IC4、IC5、IC6
输出电压信号，最大输出电压是基准电压值的两倍。芯片 IC4、IC5、IC6带有上电复位功能，即把内部的寄存器复位至全零。芯片IC4、 IC5的串行数据输出端口(DOUT)控制输出电压信号的幅度，IC6的串行数据输出端口(DOUT)通过图11的TL084型运算放大器IC2D的正输入端，连接储放能电路。因此，主CPU芯片IC11通过数/模转换器芯片IC6，控制储放能电路输出半正弦放电电流脉冲的波形和峰值。
[0093] 主CPU芯片IC11的数据输入/输出端口(P20～P24)通过CD4069型
反相器芯片IC19连接ULN2003型达林顿晶体管阵列IC13的输入端口(A0～A4)，再通过IC13的输出端口(Q1～Q5)分别控制图9的电流脉冲采样开关(继电器J5、 J7)，以及图11的输出选择开关(继电器J1、J2、J3)、测试通电开关(继电器J4、 J6)。图9中继电器J5、J7控制运算放大器IC3A、场效应管TR12之间的负反馈，即采样电流的输入；图11中继电器J1、J2、J3分别控制储能电容器C6、C5、 C4的输出，J4、J6控制待测太赫兹渡越时间器件(DUT)接通与否。
[0094] 主CPU芯片IC11通过其外部中断端口(INT0、INT1)连接24C02B型只读
存储器芯片IC14的串行时钟输入、串行数据输入/输出端口(SCL、SDA)，调控IC14存储记忆数据、密码等，以便停机后下次调用。
[0095] 图8为正弦电压信号产生电路的应用场景图。其中，由AT89C51型副CPU 芯片IC10、DAC0832型数/模转换器芯片IC8及IC9、LF412型运算放大器IC1A 及IC1B及IC2A及IC2B、74HC4053型高速电子开关芯片IC7等构成正弦电压信号产生电路。
[0096] 副CPU芯片IC10的P3.1、P3.0、RES、XTAL1端口分别连接主CPU芯片 IC11的XTAL2、RD、SET、CLK端口，便于副CPU芯片IC10从主CPU芯片 IC11接受指令；副CPU芯片IC10的P3.7端口连接主CPU芯片IC11的T1端口，进行数据清0。
[0097] 副CPU芯片IC10的P1.0～P1.6端口分别连接数/模转换器芯片IC8、IC9 的A1～A7端口，由副CPU芯片IC10向数/模转换器芯片IC8、IC9输出半个正弦波的数据。数/模转换器芯片IC8、IC9分别向运算放大器IC2A、IC2B构成的电流-电压变换器输出全波正弦信号，并由IC2A、IC2B输出送给高速电子开关芯片IC7的Z1、Z0端口。
[0098] 副CPU芯片IC10的P1.7端口连接高速电子开关芯片IC7的A、B端口，此端口为1、0时分别表示极性为正、负。高速电子开关芯片IC7的Y、X端口分别连接IC8、IC9的Vref基准输入端口，将正、负基准电压周期性地送给数/ 模转换器芯片IC8、IC9的Vref端口，同时每半个周期由副CPU芯片IC10输送半波的数据，数/模转换器芯片IC8、IC9输出全波信号，经IC2A、IC2B变成全波正弦信号。运算放大器IC1A与电阻R28及R29、IC1B与电阻R30及R31分别构成电压并联负反馈放大器，分别接收来自图7中数/模转换器芯片IC4、IC5 的信号，经过电压并联负反馈放大器倒相稳压后，分别送到高速电子开关芯片 IC7的X1、Y1端口。
[0099] 高速电子开关芯片IC7能够在不同时段分别输出不同的电压信号。高速电子开关芯片IC7的C端口连接主CPU芯片IC11的P25端口，当主CPU芯片IC11 发送0时，高速电子开关芯片IC7的Z端口连接图9中运算放大器IC3A的正输入端(+)，输出全正弦电压信号；当主CPU芯片IC11发送1时，高速电子开关芯片IC7的Z端口给IC3A的正输入端(+)输出其它信号。
[0100] 图9为半正弦加热电流脉冲形成电路的应用场景图。其中，该半正弦加热电流脉冲形成电路包括：(1)由LF412型运算放大器IC3A、75N06型场效应管TR12、IRF460型场效应管TR11、电阻R50、电阻R32、电阻R13、4148型二极管D5、继电器J4构成的半正弦加热电流脉冲形成子电路，产生的半正弦加热电流脉冲通过电阻R13、继电器J4加载于待测太赫兹渡越时间器件(DUT)的阳极(+)。(2)由电阻R23、电阻R24、电阻R25、电阻R26、JQX14F型继电器J5、 JQX14F型继电器J7构成的半正弦加热电流脉冲的采样子电路。(3)由继电器J6、 A1486型三极管TR10、LF412型运算放大器IC3B、4148型二极管D6、电容器 C8、电阻R13、电阻R14、电阻R15、电阻R16、TLC2543CN型模/数转换器IC12 构成待测太赫兹渡越时间器件(DUT)构成的半正弦加热电流脉冲峰值(IHSM)测试子电路。(4)由TL431C型模拟可编程精密基准电压源IC17、电阻R36、电阻R37、电阻R38、电容器C16、滑动变阻器W1构成用于模/数转换器IC12的基准电压源；(5)由TL084型运算放大器IC2C、电阻R51、电阻R52组成的负反馈电路，监测图14中稳压电源电路输出的-6伏电压。
[0101] 另外，电阻R17及电阻R18、电阻R19及电阻R21、电阻R20及电阻R22 分别组成分压电路，把电压VDD、+12伏、VCC经过模/数转换器IC12送到主CPU 芯片IC11进行监测。模/数转换器IC12的VZ+端口连接基准电压源IC17，基准电压为4.096伏；基准电压源IC17同时给图8的数/模转换器芯片IC4、IC5、IC6 提供参考电压VREF。基准电压稳定，才能满足半正弦加热电流脉冲、半正弦放电电流脉冲的波形符合要求，保证提供有效的可靠性指标。
[0102] 全波正弦信号从高速电子开关芯片IC7的Z端口发送给LF412型运算放大器IC3A的正输入端(+)，IC3A输出全波正弦信号，送给75N06型N
沟道MOS 大功率场效应管TR12的栅极(G)。在全波正弦信号的正半周期，场效应管TR12 导通，TR12的漏极(D)连接IRF460型N沟道MOS场效应管TR11的源极(S)，电流通过TR11的漏极(D)、二极管D5、电阻R13，在继电器J4控制开关导通时到达待测太赫兹渡越时间器件(DUT)的阳极(+)，即TR12、TR11导通时给图 11的待测太赫兹渡越时间器件(DUT)的阳极(+)提供半正弦加热电流脉冲，给待测太赫兹渡越时间器件(DUT)加热，达到热平衡状态后，再通过主CPU芯片IC11 控制继电器J1、继电器J2、继电器J3三者之一和继电器J4给待测太赫兹渡越时间器件(DUT)的阳极(+)提供半正弦放电电流脉冲，试验太赫兹渡越时间器件承受半正弦放电电流脉冲的能力。在全波正弦信号的负半周期，场效应管TR12 截止，无电流到达待测太赫兹渡越时间器件(DUT)。场效应管TR11构成共栅极 (G)放大器输出高电压。
[0103] 通过主CPU芯片IC11控制的继电器J5、继电器J7调控电阻R23、电阻R24、电阻R25、电阻R26的连接组合，连接场效应管TR12的源极(S)，对半正弦加热电流脉冲进行采样，在CH处可用示波器监测半正弦加热电流脉冲的波形。
[0104] A1486型PNP三极管TR10、LM412型运算放大器IC3B、1N4148型二极管 D6、电解电容器C8组成峰值检波器。三极管TR10构成共基极(B)放大电路， 1N4746型二极管D7、电容器C19给TR10的基极(B)稳压，因此通过电阻R13 的电流＝TR10发射极的电流≈TR10集电极的电流＝通过电阻R14的电流。
[0105] 从D6的阴极(-)输出的电压，可以从半正弦加热电流脉冲峰值(IF)、半正弦放电电流脉冲峰值(IHSM)通过电阻R14时形成的电压换算而得。此电压被电阻 R15及电阻R16构成的分压器进行分压并经过模/数转换器IC12转换，再送给主 CPU芯片IC11进行计算半正弦加热电流脉冲峰值(IF)、半正弦放电电流脉冲峰值(IHSM)，由主CPU芯片IC11驱动LCD显示出来。二极管D5让半正弦加热电流脉冲到达待测太赫兹渡越时间器件(DUT)的阳极(+)，却阻止储能电容器C4、 C5、C6放电形成的半正弦放电电流脉冲通过，以免混淆半正弦加热电流脉冲峰值(IF)、半正弦放电电流脉冲峰值(IHSM)，保证了LCD显示结果的准确性。
[0106] TL084型运算放大器IC2C与电阻R51及电阻R52组成的负反馈电路，对图 14中的7906型三端稳压集成电源输出的-6伏电压进行反相，经过模/数转换器芯片IC12送给主CPU芯片IC11，监控电源是否正常工作。同样，电阻R17及电阻R18组成的分压器、电阻R19及电阻R21组成的分压器、电阻R20及电阻 R22组成的分压器分别对电压VDD、+12伏、VCC进行分压后，从模/数转换器芯片IC12的IN7、IN6、IN5端口送给主CPU芯片IC11进行电压监控。
[0107] 模/数转换器芯片IC12的GND、IN9、IN10、VZ-等端口连接图8的数/模转换器芯片IC9的A0、WR2、WR1、CS、Xref等端口并共同接地，避免误操作，目的就是为了把准确的电压值通过IC12转换后从它的CS、OUT、IN等端口送给主CPU芯片IC11处理，得到有效可靠的结果。
[0108] 图10为半正弦加热电流脉冲形成电路的波形图。其中，①为TL084型运算放大器IC2D正输入端(+)的波形，②为场效应管TR12源极的波形。
[0109] 图11为储放能电路的应用场景图。其中，该储放能电路分为3个储能单元。第1储能单元、第2储能单元、第3储能单元分别通过插座CZ5、CZ6、CZ7 连接图14中
变压器的次级线圈CT4、CT5、CT6，变压器的初级线圈连接220 伏市电。电阻RT1、电阻RT2、电阻RT3作为启动电阻，冷态电阻大，用于抑制开机大电流脉冲的冲击，以免烧断保险丝，保护电源。
[0110] 第1储能单元由整流器D1、三极管TR1及三极管TR2及三极管TR7组成的串联稳压器给储能电容C6充电，输出的电压范围12～70V，最大电流40A。第2储能单元由整流器D2、三极管TR3及三极管TR4及三极管TR8组成的串联稳压器给储能电容C5充电，输出的电压低于110V，最大电流20A。第3储能单元由整流器D3、三极管TR5及三极管TR6及三极管TR9组成的串联稳压器给储能电容C4充电，输出的电压低于235V，最大电流10A。电阻R47、电阻R48、电阻R49作为保护电阻，抑制充电电流的冲击，保护2SD799型高压大功率达林顿NPN
硅三极管TR7、TR8、TR9以免损坏。三极管TR7、三极管TR8、三极管TR9为电容器C4、电容器C5、电容器C6输出电流并进行充电。BF467 型NPN硅三极管TR2作为电路的
功率放大器，TR4与TR6为BF871型中功率 NPN三极管。这三个储能单元分别为待测太赫兹渡越时间器件(DUT)的阳极(+) 提供半正弦放电电流脉冲。
[0111] 主CPU芯片IC11的INT0、T0端口分别连接数/模转换器芯片IC6的SCLK、 DIN端口，IC6的输出幅度受主CPU芯片IC11的控制。由主CPU芯片IC11处理、判断半正弦放电电流脉冲峰值(IHSM)的合理性，然后控制数/模转换器芯片IC6 的OUT端口，送到TL084型运算放大器IC2D的正输入端(+)，IC2D反相输出给三极管TR1、TR3、TR5的基极(B)。电路的负反馈使三极管TR2、TR4、TR6 的基极(-)电位分别与TR1、TR3、TR5的基极(B)电位一致，并驱动三极管TR7、TR8、TR9调整到各自的输出电压，分别给储能电容C6、C5、C4充电，保证 C6、C5、C4中输出的半正弦放电电流脉冲波形满足要求为止。同时，主CPU 芯片IC11计算出应该使用哪一个储能单元，且控制对应的继电器(J1、J2、J3其中之一)执行放电。3个储能单元中的JOX14F型继电器J1、J2、J3，分别连接图 7的达林顿晶体管阵列IC13的Q1、Q2、Q3端口，再通过反相器芯片IC19连接主CPU芯片IC11。由IC11根据计算结果来选择不同的储能单元工作，并工作在安全区域。
[0112] JOX14F型继电器J4、J6在对待测太赫兹渡越时间器件(DUT)进行试验时才被接通，以避免使用过程中的触电。继电器J4通过连接达林顿晶体管IC13的 Q4端口受到主CPU芯片IC11的控制，继电器J6通过电阻R13连接图12的A1486 型PNP三极管TR10的发射极(E)，以便检测半正弦加热电流脉冲峰值(IF)、半正弦放电电流脉冲峰值(IHSM)、待测太赫兹渡越时间器件(DUT)试验后的状态。
[0113] 图12和图13均为储放能电路输出半正弦放电电流脉冲信号加载于待测太赫兹渡越时间器件上的波形图。在图12中，①TL084型运算放大器为IC2D正输入端(+)的波形，②为待测太赫兹渡越时间器件(DUT)的阳极(+)的半正弦放电电流脉冲波形，峰值IHSM＝400A，需要5个周波；在图13中，①为TL084型运算放大器IC2D正输入端(+)的波形，②为待测太赫兹渡越时间器件(DUT)的阳极(+)的半正弦放电电流脉冲波形，峰值IHSM＝400A，只需1个周波。
[0114] 图14为稳压电源电路的应用场景图。其中，220V的市电(外部电源)通过变压器降压，分出其中一路再经整流器D4后，送给MC7805T型、MC7806T 型三端集成稳压电源芯片IC18、IC16，各自输出+5伏、–6伏电压，分别给相关电路提供稳恒电压。另外，分出三路CT4、CT5、CT6分别连接图11的插座CZ5、 CZ6、CZ7。
[0115] 本发明实施例，具有如下有益效果：
[0116] 1、本发明采用微处理器(CPU)计算太赫兹渡越时间器件半电流脉冲可靠性试验过程的数据，并驱动液晶显示器(LCD)显示测试参数和可靠性试验结果，同时可以使用示波器监测半正弦加热电流脉冲、半正弦放电电流脉冲的峰值和波形数据，省时省力而且精准直观、体积小、重量轻、易操作、安全可靠；
[0117] 2、本发明为太赫兹渡越时间器件提供一种半正弦电流脉冲可靠性试验装置，能够开展方便快捷的试验，并提供精准直观的可靠性指标，为改进太赫兹渡越时间器件的可靠性设计提供依据。
[0118] 以上呈现的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明的权利范围。因此，依本发明
权利要求所作的等同变化，仍属本发明所涵盖的范围。
