技术领域
[0001] 本
发明涉及一种液晶显示器，尤其涉及一种液晶显示器的阵列基板。
背景技术
[0002] 作为液晶显示器的显示方式，以往扭曲向列(Twisted Nematic，TN)方式一直被广泛使用，但是该方式在显示原理上，对视场
角存在限制。
[0003] 作为解决该问题的方法，横向
电场方式已为众所周知，例如平面内
开关(In Plane Switching，IPS)方式和边缘场开关 (Fringe Field Switching，FFS)方式。该横向电场方式在阵列基板上形成
像素电极和共享电极，对该像素电极和该共享电极之间施加
电压，使之产生与该阵列基板大致平行的电场，在与该阵列基
板面基本平行的面内驱动液晶分子。
[0004] 然而，
现有技术的IPS或FFS型液晶显示器的阵列基板中，公共电极是通过
钝化层中的通孔与公共电极线连接的。在蚀刻该通孔的制程中，该通孔的大小难以控制，可能会使该像素电极与该公共电极的距离较近，而在某一地方发生
短路，造成显示画面中存在
颜色异常。
发明内容
[0005] 为此，提供一种能精准控制
钝化层通孔的大小和
位置，以避免像素电极和公共电极发生短路的液晶显示器的阵列基板及其制造方法实为必要。
[0006] 根据本发明的一个方面，提供一种液晶显示器的阵列基板，包括：多条公共电极线、多条栅极线、栅极绝缘层、像素电极、透明掩模环、钝化层以及公共电极。其中，该公共电极线及该栅极线位于基板上，该栅极绝缘层
覆盖该多条公共电极线及多条栅极线。该像素电极和透明掩模环位于该栅极绝缘层上，该像素电极的一端与
薄膜晶体管连接，该透明掩模环邻近该像素电极的另一端并与公共电极线部分重叠。该钝化层位于栅极绝缘层上，包括一通孔。该公共电极位于该钝化层上，覆盖通孔的内表面并与公共电极线连接。
[0007] 根据本发明的一个方面，提供一种阵列基板的制造方法，包括：先在基板表面上形成第一导电层，并利用光蚀刻制程形成多个栅极和多条公共电极线。接着，形成一层栅极绝缘层，覆盖该基板和该栅极、该公共电极线。然后，形成第一透明导电层于该栅极绝缘层之上，并利用光蚀刻制程形成多个像素电极和透明掩模环，该透明掩模环与该像素电极相互隔离。接着，形成一层钝化层覆盖整个该基板，并利用光蚀刻制程形成通孔，该通孔贯穿该钝化层和该栅极绝缘层并暴露出部分公共电极线，且该通孔落于该透明掩模环内。最后，形成一层第二透明导电层覆盖该钝化层和该通孔，并利用光蚀刻制程形成公共电极，通过该通孔与该公共电极线电连接。
[0008] 相较于现有技术，根据本发明提供的阵列基板及其制造方法，由于阵列基板上包括一透明掩模环，该透明掩模环可以作为掩模来蚀刻钝化层的通孔，能精准控制钝化层通孔的大小和位置，以避免像素电极和公共电极发生短路，提高液晶显示器的
质量。
附图说明
[0009] 图1为本发明提供的液晶显示器阵列基板的俯视图。
[0010] 图2为图1中所示的液晶显示器阵列基板沿线Ⅱ-Ⅱ的剖示图。
[0011] 图3-图6为根据本发明提供的制造液晶显示器阵列基板的方法的示意图。
[0012] 主要元件符号说明阵列基板 100、300
栅极线 GL
数据线 DL
基板 10、30
栅极 11、31
公共电极线 12、32
栅极绝缘层 13、33
像素电极 14、34
透明掩模环 14a、34a
通道层 15、35
源极 16a、36a
漏极 16b、36b
TFT 17、37
钝化层 18、38
通孔 18a、38a
公共电极 19、39
狭缝 19a、39a
开口 19b、39b
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
[0013] 将参照附图表述根据本发明的
实施例用于液晶显示器的阵列基板。
[0014] 图1是本发明实施例的液晶显示器阵列基板100的俯视图。图2是本发明的实施例液晶显示器分别沿着图1中线Ⅱ-Ⅱ的剖示图。本实施方式中液晶显示器可以是IPS型液晶显示器，或者是FFS型液晶显示器。如图1所示，该阵列基板100包括：多条栅极线GL、多条数据线DL、多条公共电极线12、
薄膜晶体管（TFT）17、像素电极14和公共电极19。
[0015] 该栅极线GL彼此平行并朝第一方向延伸。该数据线DL与该栅极线GL交叉以限定多个子像素区。该公共电极线12与该栅极线GL平行相邻设置。该TFT 17形成在栅极线GL和数据线DL的交叉处。该像素电极14的一端与该TFT 17相连接。该公共电极19在子像素区内包括多条平行排列的狭缝（slit）19a。如图1所示，该狭缝19a大致为“<”字型，但不限于此。该狭缝19a还可以是条形或其它形状。该公共电极19还包括一开口19b露出TFT 17。
[0016] 请同时参照图2，该TFT17包括栅极11、通道层15、源极16a和漏极16b。其中，该栅极11与该栅极线GL相连并位于同一层。在本实施方式中，该栅极11包括在该栅极线GL中，但并不限于此。栅极11也可以凸出于栅极线GL之外。该源极16a与该数据线DL连接并位于同一层。该漏极16b与该源极16a间隔设置。该通道层15位于该源极16a和该漏极16b之间，且与该栅极11重叠。该像素电极14与该漏极16b部分重叠并电连接。
[0017] 该阵列基板100还包括栅极绝缘层13，位于该通道层15和该栅极11之间。该像素电极14位于该栅极绝缘层13的上方。
[0018] 该阵列基板100还包括钝化层18。该钝化层18覆盖该TFT17和该像素电极14。该钝化层18及该栅极绝缘层24还共同定义一通孔18a。该通孔18a贯穿该钝化层28及部分该栅极绝缘层24，以暴露出部分公共电极线12。该公共电极19位于该钝化层18上方，覆盖通孔18a的内表面并与公共电极线12连接。
[0019] 该公共电极19通过通孔18a与公共电极线12连接，而且，每个由红色（R）子像素，绿色（G）子像素及蓝色（B）子像素定义的像素区域内，仅有一个子像素具有该通孔18a，公共电极19可以仅通过该子像素中的通孔18a与公共电极线12连接，以使孔径比最大化。如图1中所示，通孔18a仅位于红色（R）子像素区。
[0020] 公共电极线12和公共电极19向每个像素提供参考电压，例如公共电压，用于驱动液晶。
[0021] 在该阵列基板100上还包括透明掩模环14a，该透明掩模环14a与该像素电极14为同一道光蚀刻制程中形成，属同一层且相互隔离。该通孔18a落于该透明掩模环14a中。该透明掩模环的材料为
氧化铟
锡（ITO）或者氧化铟锌（IZO）。
[0022] 本实施方式中，该像素电极14的一端与TFT17连接，该透明掩模环14a则邻近该像素电极14的另一端并与公共电极线12部分重叠。较佳实施方式中，如图1所示，该透明掩模环14a位于该像素电极14末端和对应的数据线DL所围成的区域内。该通孔18a穿过该透明掩模环14a之中心，即位于该透明掩模环内。
[0023] 在蚀刻通孔18a的制程中，可以将该透明掩模环14a做为掩模，来精准控制通孔18a的大小，避免将钝化层18和栅极绝缘层13蚀刻过多。并且，由于该透明掩模环14a与该像素电极14间隔一定的距离，后续覆盖该通孔18a内表面的该公共电极19也将与该像素电极14间隔一定的距离，因此可有效避免该公共电极19与该像素电极14发生短路，从而避免像素始终为暗态造成画面中存在颜色异常。
[0024] 以上仅为本发明的一个实施例，本发明还可设计该像素电极14具有多个狭缝，而该公共电极19为平板状电极，不具有狭缝；或者设计该像素电极14和该公共电极19均具有多个狭缝。换句话说，至少像素电极14和公共电极19中的一种具有多个狭缝，使两者之间能产生横向边缘电场。
[0025] 参照图3至图6，根据本发明实施例制造液晶显示器阵列基板的方法，包括如下步骤：如图3所示，提供一基板30，该基板30可为透明玻璃基板。在该基板30上形成第一导电层，该第一导电层为导电材料，如金属
铝、
铜、钼，但不限于此。更好的，第一导电层也可以为多层结构，如钼铝钼结构，钼铝结构或者多层铝结构，但不限于此。然后，利用第一道光蚀刻制程形成栅极31、栅极线GL（参见图1）和公共电极线32。
[0026] 接续形成一层栅极绝缘层33，栅极绝缘层33覆盖该基板30和该栅极31、该栅极线GL、该公共电极线32。该栅极绝缘层33材质为
电介质，比如氧化
硅、氮化硅或者氮氧化硅，但不限于此。
[0027] 然后，形成第一透明导电层于该栅极绝缘层上，透明导电层材质可为氧化铟锡（ITO）或者氧化铟锌（IZO），但不限于此。利用第二道光蚀刻制程同时形成像素电极34和透明掩模环34a。本实施方式中，该像素电极34为平板状电极，位于每个子像素区内。该透明掩模环34a与该像素电极4相互隔离，并且该透明掩模环34a与至少与部分该公共电极线32重叠。
[0028] 如图4所示，形成一层
半导体层于该栅极绝缘层33上，然后利用第三道光蚀刻制程在栅极31上方形成通道层35。值得注意的是，为了提升开关性能，通常还会在通道层35上方选择性地形成欧姆
接触层（图中未示）。该通道层35层和
欧姆接触层均为半导体材质比如说非晶硅，但不限于此。本实施方式中，欧姆接触层是被重度参杂的半导体层，如重度参杂氮离子，而通道层35则是轻度参杂的半导体层，比如轻度参杂氮离子。该欧姆接触层与该半导体层可共用同一道光蚀刻制程
图案化。
[0029] 该通道层35和该像素电极34、透明掩模环34a环均位于该栅极绝缘层33上，本发明也可设计先利用光蚀刻制程形成通道层35，再利用光蚀刻制程形成像素电极34和透明掩模环34a。
[0030] 然后，形成一层第二导电层于该像素电极34、该通道层35和该栅极绝缘层33上，该第二导电层材质为导体，比如说为金属铝、铜、钼，但不限于此。在较好的实施例中，例如，该导电材质可以是多层结构，比如钼铝钼结构，钼铝结构或者是多层铝结构，但不限于此。然后，通过第四道光蚀刻制程将第二导电层图案化形成多数条数据线DL（参考图1）、多数个源极36a以及多数个漏极36b，其中该源极36a和该漏极36b位于该通道层35两侧并彼此间隔，该漏极36b部分覆盖该像素电极34，与该像素电极34电连接。每一个源极35a和对应的漏极35b至少部分覆盖该通道层35的两个对边，从而和对应的栅极31定义一个TFT
37。
[0031] 如图5所示，沉积一层钝化层38覆盖整个基板，该钝化层38为无机材质，比如说氮化硅，或者是有机材料，比如说
丙烯酸脂。然后通过第五道光蚀刻制程图案化该钝化层38，形成多数个通孔38a，贯穿该钝化层38和该栅极绝缘层33，并暴露出部分公共电极线
32。由于该钝化层38、该栅极绝缘层33与该透明掩模环34a的材质不同，相对应的
蚀刻溶液也不同，因此该第五道光蚀刻制程不会对该透明掩模环34a进行蚀刻。
[0032] 具体地，每一通孔38a穿过该钝化层38，并以该透明掩模环34a为掩模，穿过该栅极绝缘层33，暴露出部分公共电极线32。也就是说，该通孔38a是以钝化层38的掩模（图中未示）和该透明掩模环34a共同作为掩模进行蚀刻的，因此该通孔38a落于该透明掩模环34a内，可以精准控制该通孔38a的大小，防止在蚀刻该通孔38a的过程中，造成该钝化层38和该栅极绝缘层33的过蚀刻。同时，由于该透明掩模环34a可作为该钝化层38的掩模，也更容易精准控制该通孔38a的位置；由于该透明掩模环34a与像素电极34间隔一定的距离，该钝化层38的通孔38a也将与像素电极34间隔一定的距离，从而防止后续填充通孔38a的公共电极39与像素电极34距离过近而发生短路，避免显示画面中存在颜色异常。
[0033] 如图6所示，最后形成第二透明电极层覆盖该钝化层38和该通孔38a，第二透明导电层材质可为氧化铟锡（ITO）或者氧化铟锌（IZO），但不限于此。然后，利用第六光蚀刻制程形成公共电极39。该公共电极39包括多个平行排列的狭缝39a，该狭缝大致“<”字型，但不限于此。该狭缝还可以是条形或其它形状。该公共电极还包括一开口39b位于在TFT37上方以露出TFT 37。该公共电极覆盖该通孔38a的内表面并与公共电极线32连接。
[0034] 以上仅为本发明的一个实施例，本发明还可设计该像素电极34具有多个狭缝，而该公共电极39为平板状电极，不具有狭缝；或者设计该像素电极34和该公共电极39均具有多个狭缝。换句话说，至少像素电极34和公共电极39中的一种具有多个狭缝，使两者之间能产生横向边缘电场。
[0035] 总之，本发明通过在像素电极的同一层、公共电极线的上方设置一与像素电极相互隔离的透明掩模环，可良好地控制钝化层通孔的大小，防止像素电极和公共电极发生短路，避免画面中存在颜色异常。
[0036] 本领域的普通技术人员应当理解，其依然可以对前述各实施例所记载的技术方案进行
修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
