背面入射型光电二极管阵列、其制造方法以及半导体装置
阅读：1025发布：2020-09-01
专利汇可以提供背面入射型光电二极管阵列、其制造方法以及半导体装置专利检索，专利查询，专利分析的服务。并且本 发明 提供一种背面入射型光电 二极管 阵列(1)，具有由第一导电型 半导体 构成的半导体 基板 (3)，在该半导体基板(3)的被检测光(L)的入射面的相 反面 侧上形成有多个 光电二极管 ，其中，在半导体基板(3)的相反面侧上以阵列状排列形成有多个凹部(4)，通过在凹部(4)的底部(4a)上形成由第二导电型半导体构成的第二导电型半导体区域(5)来以阵列状排列光电二极管。，下面是背面入射型光电二极管阵列、其制造方法以及半导体装置专利的具体信息内容。
1.一种背面入射型光电二极管阵列，其特征在于，包括：
具有光入射面、以及位于所述光入射面的相反侧且具有多个凹部 的相反面的第一导电型半导体基板，以及在所述各凹部的底部隔离开空间的多个第二导电型半导体区域，
所述各半导体区域与所述半导体基板一起构成pn接合，
多个所述凹部间的所述半导体基板的区域构成厚度大于所述凹部 的框部，
具有形成在各所述框部的顶面上、并分别与所述半导体区域电连 接的多个电极垫。
2.如权利要求1所述的背面入射型光电二极管阵列，其特征在于：
所述半导体基板由一体形成的单一半导体基板构成。
3.如权利要求1所述的背面入射型光电二极管阵列，其特征在于：
所述半导体基板包括：
具有所述光入射面的第一半导体基板，以及
贴合在所述第一半导体基板上并具有所述凹部的侧壁的第二半导 体基板。
4.如权利要求3所述的背面入射型光电二极管阵列，其特征在于：
还设置有介于所述第一半导体基板和所述第二半导体基板之间并 对所述第二半导体基板的特定蚀刻液有耐蚀性的蚀刻停止层。
5.如权利要求3所述的背面入射型光电二极管阵列，其特征在于：
还设置有介于所述第一半导体基板和所述第二半导体基板之间的 绝缘层。
6.如权利要求1所述的背面入射型光电二极管阵列，其特征在于：
还具有设置在所述框部上的电绝缘层，以及
设置在所述电绝缘层上、并电连接所述半导体区域和所述电极垫 的导电部件。
7.如权利要求6所述的背面入射型光电二极管阵列，其特征在于：
所述电绝缘层具有用于将所述导电部件的一端与所述半导体区域 连接的接触孔。
8.如权利要求1所述的背面入射型光电二极管阵列，其特征在于：
所述半导体区域从所述底部延伸至所述凹部的侧面。
9.如权利要求1所述的背面入射型光电二极管阵列，其特征在于：
所述半导体区域从所述底部超过所述凹部的侧面、延伸至所述框 部的顶面。
10.如权利要求9所述的背面入射型光电二极管阵列，其特征在 于：
包括设置在所述框部上、并具有与其顶面相对的接触孔的电绝缘 层，以及
经由所述接触孔与所述半导体区域电连接的电极垫。
11.如权利要求1所述的背面入射型光电二极管阵列，其特征在 于：
所述框部具有杂质浓度比所述半导体基板高的第一导电型分离区 域。
12.如权利要求1所述的背面入射型光电二极管阵列，其特征在 于：
所述凹部的开口直径越在所述凹部的深处越小。
13.如权利要求1所述的背面入射型光电二极管阵列，其特征在 于：
在所述半导体基板的所述入射面侧上设置有杂质浓度比该半导体 基板高的第一导电型积蓄层。
14.如权利要求3所述的背面入射型光电二极管阵列，其特征在 于：
所述第一半导体基板以及所述第二半导体基板彼此相对的面的结 晶的面取向不同。
15.一种半导体装置，其特征在于：
包括如权利要求1所述的背面入射型光电二极管阵列以及支持所 述背面入射型光电二极管阵列的配线基板，所述配线基板经由所述电极垫与所述背面入射型光电二极管阵列 电连接。
16.如权利要求15所述的半导体装置，其特征在于：
具有配置在所述半导体基板的所述光入射面侧的闪烁器。
17.如权利要求15所述的半导体装置，其特征在于：
在所述配线基板和所述半导体基板的所述相反面之间充填有树脂 或者空气。
18.一种背面入射型光电二极管阵列的制造方法，其特征在于：
在制造如权利要求3所述的背面入射型光电二极管阵列的方法中，
具有在所述第一半导体基板上贴合所述第二半导体基板的工序。
19.如权利要求18所述的背面入射型光电二极管阵列的制造方 法，其特征在于：
具有蚀刻所述第二半导体基板的所述相反面的凹部对应区域来形 成所述凹部的凹部形成工序。
20.如权利要求19所述的背面入射型光电二极管阵列的制造方 法，其特征在于：
所述凹部形成工序的蚀刻进行至露出介于所述第一以及所述第二 半导体基板之间的蚀刻停止层或者绝缘层为止。
21.如权利要求19所述的背面入射型光电二极管阵列的制造方 法，其特征在于：
所述第一半导体基板以及所述第二半导体基板彼此相对的面的结 晶的面取向不同，
所述凹部形成工序的蚀刻至少进行至露出所述第一半导体基板的 相反面为止。
22.如权利要求19所述的背面入射型光电二极管阵列的制造方 法，其特征在于，所述半导体区域形成工序包括下述任何一项工序：
在所述凹部形成工序后、通过向所述凹部的底部添加杂质来形成 所述半导体区域的后添加工序，或者在所述凹部形成工序前、在所述第一半导体基板的相反面上预先 添加杂质的前添加工序。
23.一种背面入射型光电二极管阵列的制造方法，其特征在于：
在制造如权利要求13所述的背面入射型光电二极管阵列的方法 中，
还具有在所述光入射面侧形成杂质浓度比所述半导体基板高的所 述积蓄层的工序。
技术领域
本发明涉及背面入射型光电二极管阵列、其制造方法、以及安装 有该背面入射型光电二极管阵列的放射线检测器等半导体装置。
背景技术
CT(computed tomography(计算机体层成像))装置具有多个背面 入射型光电二极管阵列。当多个背面入射型光电二极管阵列并排时， 若将背面入射型光电二极管阵列用的电路配置在半导体基板厚度方向 的延长线上，则能够增加每单位面积的背面入射型光电二极管阵列的 密度。
即，当安装CT用背面入射型光电二极管阵列时，有必要发展向三 维方向的安装。这样一来，当进行三维安装时，就有必要从被检测光 的入射面的相反侧来输出输出信号。
背面入射型光电二极管阵列包括：具有作为光入射面功能的背面 的半导体基板、形成在半导体基板内部的多个pn接合部、以及形成在 半导体基板表面上的电极。
在半导体基板内产生的载波向各pn接合部移动，并经由电极而在 外部被取出，这里，当各pn接合部和光入射面之间的距离较大时，在 半导体基板内产生的载波在到达pn接合部的移动过程中会再次结合， 从而导致不能作为信号而被取出。因此，pn接合部和光入射面之间的 距离最好尽可能地小。
图42是表示现有的背面入射型光电二极管阵列的截面结构的简 图。
该背面入射型光电二极管阵列例如在特开平7-333348号公报中有 所记载。该背面入射型光电二极管阵列具有形成在n型半导体基板内 的方柱状的p型扩散区域105，该p型扩散区域105从半导体基板的表 面向着背面的方向延伸。因此，p型扩散区域105和n型层103内的界 面(pn接合部)靠近半导体基板的背面(光入射面)，从而使光入射面 /pn接合部之间的距离变小。
即，当安装CT用背面入射型光电二极管阵列时，有必要发展向三 维方向的安装。这样一来，当进行三维安装时，就有必要从被检测光 的入射面的相反侧来输出输出信号。
背面入射型光电二极管阵列包括：具有作为光入射面功能的背面 的半导体基板、形成在半导体基板内部的多个pn接合部、以及形成在 半导体基板表面上的电极。
在半导体基板内产生的载波向各pn接合部移动，并经由电极而在 外部被取出，这里，当各pn接合部和光入射面之间的距离较大时，在 半导体基板内产生的载波在到达pn接合部的移动过程中会再次结合， 从而导致不能作为信号而被取出。因此，pn接合部和光入射面之间的 距离最好尽可能地小。
图42是表示现有的背面入射型光电二极管阵列的截面结构的简 图。
该背面入射型光电二极管阵列例如在特开平7-333348号公报中有 所记载。该背面入射型光电二极管阵列具有形成在n型半导体基板内 的方柱状的p型扩散区域105，该p型扩散区域105从半导体基板的表 面向着背面的方向延伸。因此，p型扩散区域105和n型层103内的界 面(pn接合部)靠近半导体基板的背面(光入射面)，从而使光入射面 /pn接合部之间的距离变小。
发明内容
然而，因为该p型扩散区域105是通过注入杂质而形成的，所以 难以使p型杂质区域105均匀地形成为能够得到充分灵敏度的厚度。
因此，存在难以制造所述背面入射型光电二极管阵列的缺点。
鉴于上述问题，本发明的目的在于提供一种能够保持高检测灵敏 度、且容易制造的背面入射型光电二极管阵列、其制造方法以及放射 线检测器等的半导体装置。
为解决上述课题，本发明的背面入射型光电二极管阵列包括具有 光入射面(背面)以及位于光入射面的相反侧且具有多个凹部的相反 面的第一导电型(例如n型)半导体基板，以及在各凹部的底部隔离 开空间的多个第二导电型(例如p型)半导体区域。此外，半导体区 域与半导体基板一起构成pn接合。
在本发明的背面入射型光电二极管阵列中，因为在形成于相反面 上的凹部的底部上设置有第二导电型的半导体区域，所以能够缩短半 导体基板的光入射面和半导体区域之间的距离。因此能够抑制因被检 测光的入射而产生的载波在移动过程中的再次结合，能够保持背面入 射型光电二极管阵列的高检测灵敏度。此外，能够以阵列状来配置凹 部。
此外，多个凹部间的半导体基板的区域构成厚度大于凹部的框部。 换句话说，因为在半导体基板的相反面上以阵列状排列形成有多个凹 部，所以各凹部被厚度比凹部的半导体基板厚的半导体基板(框部) 所围住。因该框部的存在而能够在实用上保持充足的背面入射型光电 二极管阵列的机械强度。
此外，半导体基板也可以由一体形成的单一半导体基板构成，此 时，因为不需要多个半导体基板，所以使制造变得更简单。
而且，当半导体基板包括具有光入射面的第一半导体基板、以及 贴合在第一半导体基板上并有凹部的侧壁的第二半导体基板时，能够 通过对第一以及第二半导体基板的选择来精密地进行凹部的形成。
也就是说，被检测光的入射面与第二导电型半导体区域、即与存 在有光电二级管的面之间的距离，由第一半导体基板的厚度来决定。 因为存在着围住凹部的框部，所以第一半导体基板的厚度能够在保持 机械强度的同时使其变薄，半导体基板内部产生的载波的移动距离变 短。因此，因为能抑制载波的再次结合，所以能够保持背面入射型光 电二极管阵列的高检测灵敏度。
只靠第一半导体基板不能充分保证背面入射型光电二极管阵列的 强度是不够的。因此，在第一半导体基板上接合第二半导体基板，通 过进行必要且充分的刻蚀，在使半导体区域露出来的同时，由第二半 导体基板构成的框部来围住第二导电型半导体区域，通过这样能够使 背面入射型光电二极管阵列的机械强度做成足够于实用。
另外，因为可以将第二导电型半导体区域的厚度做得比上述现有 技术的半导体区域的厚度薄，所以扩散深度也浅，从而通过第二导电 型杂质的热扩散而很容易形成第二导电型半导体区域。因此可以比现 有方法更容易并且更精密地制造出背面入射型光电二极管阵列。
当背面入射型光电二极管阵列还设置有介于第一半导体基板和第 二半导体基板之间并对第二半导体基板的特定的蚀刻液有耐蚀性的蚀 刻停止层或者绝缘层时，通过这些层来停止蚀刻的进行。因此，能够 精密地控制凹部的深度。
换句话说，半导体基板在距离相反面规定深度的位置上具有蚀刻 停止层或者绝缘层，优选通过从相反面侧至少到蚀刻停止层或者绝缘 层来蚀刻半导体层而形成凹部。此时，当形成凹部时，因为能够在蚀 刻停止层或者绝缘层使蚀刻终止，所以使凹部的深度管理变得容易。
当在基板上安装背面入射型光电二极管阵列时，半导体基板容易 受到机械损伤。然而，当背面入射型光电二极管阵列形成在各框部的 顶面上、并且具有分别与第二导电型半导体区域进行电连接的多个电 极垫时，背面入射型光电二极管阵列就变得不易损坏。即，因为框部 的机械强度高，所以在向配线基板上连接(安装)时，即使向电极垫 施加应力，背面入射型光电二极管阵列也不容易损坏。
同时，因为背面入射型光电二极管阵列和配线基板是通过电极垫 进行电连接的，所以能够经由配线基板从外部取出来自背面入射型光 电二极管阵列的检测信号。
这样的连接可以考虑多种方式。
一种是背面入射型光电二极管阵列还具有设置在框部上的电绝缘 层以及设置在电绝缘层上并电连接第二导电型半导体区域和电极垫的 导电部件的连接方式。电绝缘层使导电部件和衬底基板保持绝缘状态， 导电部件连接电极垫和第二导电型半导体区域。此时，没有必要在机 械强度低的凹部形成电极垫，从而能够保护凹部的底部不受机械损伤。
此外，优选电绝缘层具有用于将导电部件一端与第二导电型半导 体区域连接的接触孔。导电部件在与基板呈绝缘的状态下，从电极垫 延伸至第二导电型半导体区域附近，通过接触孔与半导体区域连接。 来自光电二极管的信号通过导电部件(例如铝配线等)而从第二导电 型半导体区域向电极垫传递，再通过电极垫向外输出。
此外，优选第二导电型半导体区域从底部延伸至凹部的侧面。即， 第二导电型的第二导电型半导体区域被设置为从底部延伸至凹部和框 部的边界部分。此时，通过延伸至凹部的侧面而使其面积变大。因此， 使得用于接受因被检测光的入射而在半导体基板内部产生的载波的面 积变大。即，使光电二极管的检测灵敏度提高。
而且，若采用该结构，则第二导电型半导体区域被设置成一直到 凹部和框部的边界部分(边缘部分)。该边界部分在凹部的蚀刻加工时 容易受到应力，此外，以凸形突出的框部在安装时容易受到机械损伤， 从而容易成为不需要的载波的发生源。
因为第二导电型半导体区域以延伸至该边界部分的方式而被设 置，所以能够通过第二导电型半导体区域来捕集不需要的载波。
此外，若采用该结构，则因为只在框部上设置与电极垫和第二导 电型半导体区域进行电连接的导电部件，所以能够保护机械强度低的 凹部，同时，使形成导电部件工序的过程变得容易。
此外，优选第二导电型半导体区域从底部超过凹部的侧面，并延 伸至框部的顶面。即，第二导电型半导体区域到达框部的一部分。
此时，背面入射型光电二极管阵列可以包括设置在框部上、并具 有与其顶面相对的接触孔的电绝缘层，以及经由该接触孔与半导体区 域电连接的电极垫。如果采用所述结构，则因为能够在框部的顶面电 连接半导体区域和电极垫，所以就没有必要在凹部的底部以及侧壁上 形成配线。即，因为只需在框部上形成配线即可，所以使配线的形成 过程变得容易。
此外，优选框部具有杂质浓度有比半导体基板高的第一导电型的 分离区域。通过采用这样的结构，因为形成在凹部上的光电二极管彼 此被电分离，所以能够降低光电二级管之间的交调失真。
优选凹部的开口直径越在凹部的深处越小。换句话说，凹部以开 口尺寸从相反面侧向光入射面侧逐渐缩小的方式而形成。在这种结构 中，凹部的侧面构成为相对于底部倾斜交叉的斜面。因此，很容易在 凹部的侧面上形成导电型半导体区域或者导电部件。
优选在半导体基板的光入射面侧设置有杂质浓度比半导体基板高 的第一导电型的积蓄层，若采用该结构，则能够抑制因被检测光(特 别是短波长光)入射到半导体基板的光入射面而在光入射面附近产生 的信号载波在与AR涂层的界面被捕获。从而，能够保持背面入射型 光电二极管阵列的高检测灵敏度。
此外，优选第一半导体基板以及第二半导体基板彼此相对的面的 结晶的面取向不同。此时，因为凹部形成时的蚀刻速度随着面取向而 变化，所以能够精密地控制凹部的深度。
换句话说，半导体基板在距离相反面规定深度的位置上，在入射 面侧的部分和相反面侧的部分的结晶取向不同，凹部是通过从相反面 侧到至少露出结晶取向交差的面来蚀刻半导体基板而形成。此时，在 形成凹部时，能够在结晶取向不同的面上停止蚀刻，从而使凹部的深 度管理变得容易。
本发明的半导体装置的特征在于：具有上述背面入射型光电二极 管阵列以及支持背面入射型光电二极管阵列的配线基板，(配线)基板 经由电极垫与背面入射型光电二极管阵列电连接。
此时，能够将来自电极垫的检测信号传递给配线基板。
本发明的放射线检测器等的半导体装置的特征在于：具有配置在 半导体基板的光入射面侧的闪烁器。此时，因为在半导体基板的光入 射面侧配置有闪烁器，所以增加了半导体基板的机械强度，抑制了半 导体基板的弯曲和变形的发生。同时，优选配线基板通过设置在框部 的电极垫与背面入射型光电二极管阵列电连接。闪烁器发生的荧光由 光电二极管变换成电信号，该电气信号经由电极垫而被传递给配线基 板。
此外，优选配线基板和半导体基板的相反面之间充填树脂或者空 气。若介于树脂贴合半导体基板的相反面和配线基板，则能够提高半 导体基板的机械强度，抑制半导体基板的弯曲和变形的发生。
当在配线基板和半导体基板的相反面之间的间隙中为空气层时， 配线基板和半导体基板之间的绝热性变得更好，可以抑制从配线基板 向半导体基板的热流入。
本发明的背面入射型光电二极管阵列的制造方法包括：通过使第 一导电型半导体基板的入射面的相反面薄型化来阵列状排列多个凹部 的工序、以及在凹部的底部形成第二导电型半导体区域的工序，当半 导体基板具有第一以及第二半导体基板时，优选具有以下工序。
首先，该制造方法包括将第二半导体基板贴合在第一半导体基板 上的工序。如上所述，通过贴合而能够精密地控制凹部的精度。
此外，在该制造方法中，包括蚀刻在第二半导体基板的与相反面 的凹部对应的区域来形成凹部的凹部形成工序。
因此，在第二半导体基板上以阵列状排列形成有多个凹部。因此， 第二导电型半导体区域被由第二半导体基板构成的框部围住，从而使 背面入射型光电二极管阵列的机械强度达到能够完全实用的程度。此 外，因为可以使第二导电型半导体区域的厚度比现有技术更薄，所以 可以很容易通过第二导电型杂质的热扩散等而形成半导体区域，也比 以前更容易制造出背面入射型光电二极管阵列。
该凹部形成工序的蚀刻是进行到露出介于第一以及第二半导体基 板间的蚀刻停止层或者绝缘层为止，因此，能够精密地控制蚀刻的深 度。
其中，在上述贴合工序中，若在第一半导体基板和第二半导体基 板之间设置蚀刻停止层，则通过该蚀刻停止层就能够使蚀刻终止，使 该工序的控制变得容易。这里，蚀刻至少要进行到露出蚀刻停止层为 止。
其中，在上述贴合工序中，若在第一半导体基板和第二半导体基 板之间设置绝缘层，则能够通过该绝缘层来停止蚀刻，使该工序的控 制变得容易。这里，蚀刻至少要进行到露出绝缘层为止。
同时，在凹部的底部上形成有第二导电型半导体区域。
此外，当第一半导体基板和第二半导体基板彼此相对面的结晶的 面取向不同时，凹部形成工序中的蚀刻的特征在于：至少要进行到露 出第一半导体基板的相反面。此时，因为根据结晶的面取向来改变蚀 刻速度，所以能够精密地控制蚀刻深度。
换句话说，在贴合工序中，当以第一半导体基板和第二半导体基 板的结晶取向不同的方式接合两个半导体基板时，在蚀刻第二半导体 基板并露出半导体区域的工序中，可以通过第一半导体基板和第二半 导体基板的接合面(结晶取向不同的面)来终止蚀刻，从而使该工序 的控制变得容易。同时，第二半导体基板具有与第一半导体基板不同 的结晶取向并且比第一半导体基板蚀刻速度快。
此外，形成第二导电型半导体区域的工序能够在凹部形成的前后 的任何一方进行。即，本发明的背面入射型光电二极管阵列的制造方 法的特征在于，包括下述任何一项工序中：在凹部形成工序后、通过 向凹部的底部添加杂质来形成第二导电型半导体区域的后添加工序， 或者在第一半导体基板的相反面上预先添加杂质的前添加工序。
包括前添加工序的制造方法具有：准备在被检测光的入射面的相 反面侧上以阵列状排列形成有多个第二导电型半导体区域的第一导电 型第一半导体基板的工序；将第一导电型的第二半导体基板与相反面 接合的工序；以及蚀刻第二半导体基板上的对应于第二导电型半导体 区域(凹部对应区域)的区域，并使半导体区域露出的工序。
此外，在背面入射型光电二极管阵列的制造方法中，还可以包括 在光入射面上形成杂质浓度比半导体基板高的上述积蓄层的工序，此 时，积蓄层能够产生上述功能。
附图说明
图1是第一实施方式的背面入射型光电二极管阵列的平面图。
图2表示的是图1的II-II截面结构的简图。
图3表示的是第一实施方式的第一变形例的截面结构的简图。
图4表示的是第一实施方式的第二变形例的截面结构的简图。
图5表示的是第一实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图6表示的是第一实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图7表示的是第一实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图8表示的是第一实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图9表示的是第一实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图10表示的是第二实施方式的背面入射型光电二极管阵列的截面 结构的简图。
图11表示的是第二实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图12表示的是第二实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图13表示的是第二实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图14表示的是第二实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图15表示的是第二实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图16表示的是第二实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图17表示的是第二实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图18表示的是第二实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图19是第三实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图20是第三实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图21是第三实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图22是第三实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图23是第三实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图24是第三实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图25是第三实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图26是第三实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图27是第四实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图28是第四实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图29是第四实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图30是第四实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图31是第四实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图32是第四实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图33是第四实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图34表示的是第五实施方式的背面入射型光电二极管阵列的截面 结构。
图35表示的是第六实施方式的背面入射型光电二极管阵列的截面 结构。
图36表示的是半导体装置的截面结构的简图。
图37表示的是半导体装置的第一变形例的截面结构的简图。
图38表示的是半导体装置的第二变形例的截面结构的简图。
图39表示的是放射线检测器的截面结构的简图。
图40表示的是放射线检测器的截面结构的简图。
图41表示的是放射线检测器的截面结构的简图。
图42表示的是现有的背面入射型光电二极管阵列的截面结构的简 图。
因此，存在难以制造所述背面入射型光电二极管阵列的缺点。
鉴于上述问题，本发明的目的在于提供一种能够保持高检测灵敏 度、且容易制造的背面入射型光电二极管阵列、其制造方法以及放射 线检测器等的半导体装置。
为解决上述课题，本发明的背面入射型光电二极管阵列包括具有 光入射面(背面)以及位于光入射面的相反侧且具有多个凹部的相反 面的第一导电型(例如n型)半导体基板，以及在各凹部的底部隔离 开空间的多个第二导电型(例如p型)半导体区域。此外，半导体区 域与半导体基板一起构成pn接合。
在本发明的背面入射型光电二极管阵列中，因为在形成于相反面 上的凹部的底部上设置有第二导电型的半导体区域，所以能够缩短半 导体基板的光入射面和半导体区域之间的距离。因此能够抑制因被检 测光的入射而产生的载波在移动过程中的再次结合，能够保持背面入 射型光电二极管阵列的高检测灵敏度。此外，能够以阵列状来配置凹 部。
此外，多个凹部间的半导体基板的区域构成厚度大于凹部的框部。 换句话说，因为在半导体基板的相反面上以阵列状排列形成有多个凹 部，所以各凹部被厚度比凹部的半导体基板厚的半导体基板(框部) 所围住。因该框部的存在而能够在实用上保持充足的背面入射型光电 二极管阵列的机械强度。
此外，半导体基板也可以由一体形成的单一半导体基板构成，此 时，因为不需要多个半导体基板，所以使制造变得更简单。
而且，当半导体基板包括具有光入射面的第一半导体基板、以及 贴合在第一半导体基板上并有凹部的侧壁的第二半导体基板时，能够 通过对第一以及第二半导体基板的选择来精密地进行凹部的形成。
也就是说，被检测光的入射面与第二导电型半导体区域、即与存 在有光电二级管的面之间的距离，由第一半导体基板的厚度来决定。 因为存在着围住凹部的框部，所以第一半导体基板的厚度能够在保持 机械强度的同时使其变薄，半导体基板内部产生的载波的移动距离变 短。因此，因为能抑制载波的再次结合，所以能够保持背面入射型光 电二极管阵列的高检测灵敏度。
只靠第一半导体基板不能充分保证背面入射型光电二极管阵列的 强度是不够的。因此，在第一半导体基板上接合第二半导体基板，通 过进行必要且充分的刻蚀，在使半导体区域露出来的同时，由第二半 导体基板构成的框部来围住第二导电型半导体区域，通过这样能够使 背面入射型光电二极管阵列的机械强度做成足够于实用。
另外，因为可以将第二导电型半导体区域的厚度做得比上述现有 技术的半导体区域的厚度薄，所以扩散深度也浅，从而通过第二导电 型杂质的热扩散而很容易形成第二导电型半导体区域。因此可以比现 有方法更容易并且更精密地制造出背面入射型光电二极管阵列。
当背面入射型光电二极管阵列还设置有介于第一半导体基板和第 二半导体基板之间并对第二半导体基板的特定的蚀刻液有耐蚀性的蚀 刻停止层或者绝缘层时，通过这些层来停止蚀刻的进行。因此，能够 精密地控制凹部的深度。
换句话说，半导体基板在距离相反面规定深度的位置上具有蚀刻 停止层或者绝缘层，优选通过从相反面侧至少到蚀刻停止层或者绝缘 层来蚀刻半导体层而形成凹部。此时，当形成凹部时，因为能够在蚀 刻停止层或者绝缘层使蚀刻终止，所以使凹部的深度管理变得容易。
当在基板上安装背面入射型光电二极管阵列时，半导体基板容易 受到机械损伤。然而，当背面入射型光电二极管阵列形成在各框部的 顶面上、并且具有分别与第二导电型半导体区域进行电连接的多个电 极垫时，背面入射型光电二极管阵列就变得不易损坏。即，因为框部 的机械强度高，所以在向配线基板上连接(安装)时，即使向电极垫 施加应力，背面入射型光电二极管阵列也不容易损坏。
同时，因为背面入射型光电二极管阵列和配线基板是通过电极垫 进行电连接的，所以能够经由配线基板从外部取出来自背面入射型光 电二极管阵列的检测信号。
这样的连接可以考虑多种方式。
一种是背面入射型光电二极管阵列还具有设置在框部上的电绝缘 层以及设置在电绝缘层上并电连接第二导电型半导体区域和电极垫的 导电部件的连接方式。电绝缘层使导电部件和衬底基板保持绝缘状态， 导电部件连接电极垫和第二导电型半导体区域。此时，没有必要在机 械强度低的凹部形成电极垫，从而能够保护凹部的底部不受机械损伤。
此外，优选电绝缘层具有用于将导电部件一端与第二导电型半导 体区域连接的接触孔。导电部件在与基板呈绝缘的状态下，从电极垫 延伸至第二导电型半导体区域附近，通过接触孔与半导体区域连接。 来自光电二极管的信号通过导电部件(例如铝配线等)而从第二导电 型半导体区域向电极垫传递，再通过电极垫向外输出。
此外，优选第二导电型半导体区域从底部延伸至凹部的侧面。即， 第二导电型的第二导电型半导体区域被设置为从底部延伸至凹部和框 部的边界部分。此时，通过延伸至凹部的侧面而使其面积变大。因此， 使得用于接受因被检测光的入射而在半导体基板内部产生的载波的面 积变大。即，使光电二极管的检测灵敏度提高。
而且，若采用该结构，则第二导电型半导体区域被设置成一直到 凹部和框部的边界部分(边缘部分)。该边界部分在凹部的蚀刻加工时 容易受到应力，此外，以凸形突出的框部在安装时容易受到机械损伤， 从而容易成为不需要的载波的发生源。
因为第二导电型半导体区域以延伸至该边界部分的方式而被设 置，所以能够通过第二导电型半导体区域来捕集不需要的载波。
此外，若采用该结构，则因为只在框部上设置与电极垫和第二导 电型半导体区域进行电连接的导电部件，所以能够保护机械强度低的 凹部，同时，使形成导电部件工序的过程变得容易。
此外，优选第二导电型半导体区域从底部超过凹部的侧面，并延 伸至框部的顶面。即，第二导电型半导体区域到达框部的一部分。
此时，背面入射型光电二极管阵列可以包括设置在框部上、并具 有与其顶面相对的接触孔的电绝缘层，以及经由该接触孔与半导体区 域电连接的电极垫。如果采用所述结构，则因为能够在框部的顶面电 连接半导体区域和电极垫，所以就没有必要在凹部的底部以及侧壁上 形成配线。即，因为只需在框部上形成配线即可，所以使配线的形成 过程变得容易。
此外，优选框部具有杂质浓度有比半导体基板高的第一导电型的 分离区域。通过采用这样的结构，因为形成在凹部上的光电二极管彼 此被电分离，所以能够降低光电二级管之间的交调失真。
优选凹部的开口直径越在凹部的深处越小。换句话说，凹部以开 口尺寸从相反面侧向光入射面侧逐渐缩小的方式而形成。在这种结构 中，凹部的侧面构成为相对于底部倾斜交叉的斜面。因此，很容易在 凹部的侧面上形成导电型半导体区域或者导电部件。
优选在半导体基板的光入射面侧设置有杂质浓度比半导体基板高 的第一导电型的积蓄层，若采用该结构，则能够抑制因被检测光(特 别是短波长光)入射到半导体基板的光入射面而在光入射面附近产生 的信号载波在与AR涂层的界面被捕获。从而，能够保持背面入射型 光电二极管阵列的高检测灵敏度。
此外，优选第一半导体基板以及第二半导体基板彼此相对的面的 结晶的面取向不同。此时，因为凹部形成时的蚀刻速度随着面取向而 变化，所以能够精密地控制凹部的深度。
换句话说，半导体基板在距离相反面规定深度的位置上，在入射 面侧的部分和相反面侧的部分的结晶取向不同，凹部是通过从相反面 侧到至少露出结晶取向交差的面来蚀刻半导体基板而形成。此时，在 形成凹部时，能够在结晶取向不同的面上停止蚀刻，从而使凹部的深 度管理变得容易。
本发明的半导体装置的特征在于：具有上述背面入射型光电二极 管阵列以及支持背面入射型光电二极管阵列的配线基板，(配线)基板 经由电极垫与背面入射型光电二极管阵列电连接。
此时，能够将来自电极垫的检测信号传递给配线基板。
本发明的放射线检测器等的半导体装置的特征在于：具有配置在 半导体基板的光入射面侧的闪烁器。此时，因为在半导体基板的光入 射面侧配置有闪烁器，所以增加了半导体基板的机械强度，抑制了半 导体基板的弯曲和变形的发生。同时，优选配线基板通过设置在框部 的电极垫与背面入射型光电二极管阵列电连接。闪烁器发生的荧光由 光电二极管变换成电信号，该电气信号经由电极垫而被传递给配线基 板。
此外，优选配线基板和半导体基板的相反面之间充填树脂或者空 气。若介于树脂贴合半导体基板的相反面和配线基板，则能够提高半 导体基板的机械强度，抑制半导体基板的弯曲和变形的发生。
当在配线基板和半导体基板的相反面之间的间隙中为空气层时， 配线基板和半导体基板之间的绝热性变得更好，可以抑制从配线基板 向半导体基板的热流入。
本发明的背面入射型光电二极管阵列的制造方法包括：通过使第 一导电型半导体基板的入射面的相反面薄型化来阵列状排列多个凹部 的工序、以及在凹部的底部形成第二导电型半导体区域的工序，当半 导体基板具有第一以及第二半导体基板时，优选具有以下工序。
首先，该制造方法包括将第二半导体基板贴合在第一半导体基板 上的工序。如上所述，通过贴合而能够精密地控制凹部的精度。
此外，在该制造方法中，包括蚀刻在第二半导体基板的与相反面 的凹部对应的区域来形成凹部的凹部形成工序。
因此，在第二半导体基板上以阵列状排列形成有多个凹部。因此， 第二导电型半导体区域被由第二半导体基板构成的框部围住，从而使 背面入射型光电二极管阵列的机械强度达到能够完全实用的程度。此 外，因为可以使第二导电型半导体区域的厚度比现有技术更薄，所以 可以很容易通过第二导电型杂质的热扩散等而形成半导体区域，也比 以前更容易制造出背面入射型光电二极管阵列。
该凹部形成工序的蚀刻是进行到露出介于第一以及第二半导体基 板间的蚀刻停止层或者绝缘层为止，因此，能够精密地控制蚀刻的深 度。
其中，在上述贴合工序中，若在第一半导体基板和第二半导体基 板之间设置蚀刻停止层，则通过该蚀刻停止层就能够使蚀刻终止，使 该工序的控制变得容易。这里，蚀刻至少要进行到露出蚀刻停止层为 止。
其中，在上述贴合工序中，若在第一半导体基板和第二半导体基 板之间设置绝缘层，则能够通过该绝缘层来停止蚀刻，使该工序的控 制变得容易。这里，蚀刻至少要进行到露出绝缘层为止。
同时，在凹部的底部上形成有第二导电型半导体区域。
此外，当第一半导体基板和第二半导体基板彼此相对面的结晶的 面取向不同时，凹部形成工序中的蚀刻的特征在于：至少要进行到露 出第一半导体基板的相反面。此时，因为根据结晶的面取向来改变蚀 刻速度，所以能够精密地控制蚀刻深度。
换句话说，在贴合工序中，当以第一半导体基板和第二半导体基 板的结晶取向不同的方式接合两个半导体基板时，在蚀刻第二半导体 基板并露出半导体区域的工序中，可以通过第一半导体基板和第二半 导体基板的接合面(结晶取向不同的面)来终止蚀刻，从而使该工序 的控制变得容易。同时，第二半导体基板具有与第一半导体基板不同 的结晶取向并且比第一半导体基板蚀刻速度快。
此外，形成第二导电型半导体区域的工序能够在凹部形成的前后 的任何一方进行。即，本发明的背面入射型光电二极管阵列的制造方 法的特征在于，包括下述任何一项工序中：在凹部形成工序后、通过 向凹部的底部添加杂质来形成第二导电型半导体区域的后添加工序， 或者在第一半导体基板的相反面上预先添加杂质的前添加工序。
包括前添加工序的制造方法具有：准备在被检测光的入射面的相 反面侧上以阵列状排列形成有多个第二导电型半导体区域的第一导电 型第一半导体基板的工序；将第一导电型的第二半导体基板与相反面 接合的工序；以及蚀刻第二半导体基板上的对应于第二导电型半导体 区域(凹部对应区域)的区域，并使半导体区域露出的工序。
此外，在背面入射型光电二极管阵列的制造方法中，还可以包括 在光入射面上形成杂质浓度比半导体基板高的上述积蓄层的工序，此 时，积蓄层能够产生上述功能。
附图说明
图1是第一实施方式的背面入射型光电二极管阵列的平面图。
图2表示的是图1的II-II截面结构的简图。
图3表示的是第一实施方式的第一变形例的截面结构的简图。
图4表示的是第一实施方式的第二变形例的截面结构的简图。
图5表示的是第一实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图6表示的是第一实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图7表示的是第一实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图8表示的是第一实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图9表示的是第一实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图10表示的是第二实施方式的背面入射型光电二极管阵列的截面 结构的简图。
图11表示的是第二实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图12表示的是第二实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图13表示的是第二实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图14表示的是第二实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图15表示的是第二实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图16表示的是第二实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图17表示的是第二实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图18表示的是第二实施方式的背面入射型光电二极管阵列的制造 方法的工序图。
图19是第三实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图20是第三实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图21是第三实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图22是第三实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图23是第三实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图24是第三实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图25是第三实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图26是第三实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图27是第四实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图28是第四实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图29是第四实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图30是第四实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图31是第四实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图32是第四实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图33是第四实施方式的背面入射型光电二极管阵列的制造方法的 说明图。
图34表示的是第五实施方式的背面入射型光电二极管阵列的截面 结构。
图35表示的是第六实施方式的背面入射型光电二极管阵列的截面 结构。
图36表示的是半导体装置的截面结构的简图。
图37表示的是半导体装置的第一变形例的截面结构的简图。
图38表示的是半导体装置的第二变形例的截面结构的简图。
图39表示的是放射线检测器的截面结构的简图。
图40表示的是放射线检测器的截面结构的简图。
图41表示的是放射线检测器的截面结构的简图。
图42表示的是现有的背面入射型光电二极管阵列的截面结构的简 图。
具体实施方式
下面，对本发明的实施方式进行说明。其中，在下面的附图中， 对同一要素标注同一标号并省略重复的说明。
(第一实施方式)
图1是第一实施方式的背面入射型光电二极管阵列1的平面图。 其中，背面入射型光电二极管阵列1具有“光入射面(背面)”以及与 光入射面相反侧的“相反面(表面)”，此图是从相反面一侧观察到的 背面入射型光电二极管阵列1的示意图。
背面入射型光电二极管阵列1具有n型的半导体基板3。半导体基 板3的相反面具有配置成规则的阵列状的多个凹部4。半导体基板3 的各凹部4的周围区域构成了框部6，这些框部6用来维持半导体基板 3的机械强度。在各凹部4的底部上设置有pn接合部。在各个框部6 上设置有分别与各pn接合部电连接的电极垫(凸起电极)13b。
图2表示的是图1所示的背面入射型光电二极管阵列1的II-II箭 头方向的截面图。如该图所示，被检测光L入射到半导体基板3的光 入射面IN上，通过形成在相反面OUT侧的各pn接合部2来检测在半 导体基板3内产生的载波。
即，在各凹部4的底部4a上分别形成有pn接合部(光电二极管) 2，各光电二极管隔离开空间。从而，因为在各凹部4上均形成有光电 二极管，所以排列成二维状的多个光电二极管作为整体而构成背面入 射型光电二极管阵列1。
半导体基板3具有100～350μm左右的厚度、1×1012～1× 1015/cm3左右的杂质浓度(n型)。
在半导体基板3的光入射面IN侧形成有积蓄层8。对于积蓄层8 来说，形成为n型杂质在半导体基板3内扩散，其具有1×1015～1× 1020/cm3范围的杂质浓度。将积蓄层8内的n型杂质浓度设定成比n型 半导体基板3的杂质浓度高。例如可以将积蓄层8的厚度设定为0.1～ 数μm。
在半导体基板3的光入射面IN侧形成有用于抑制被检测光L反射 的反射防止(AR)膜9。AR膜9覆盖着积蓄膜8。作为AR膜9的材 料可以使用SiO2或SiNx。作为AR膜9的结构可以使用SiO2或SiNx 的单独膜，此外，也可以使用这些膜的层积膜。
在半导体基板3的相反面OUT侧形成有p+型杂质扩散区域5。多 个第二导电型半导体区域5在各凹部4的底部4a隔离开空间。
各凹部4具有例如最大为1mm×1mm左右的开口尺寸，开口尺寸 随着从相反面OUT侧向光入射面IN侧而逐渐缩小。在该结构中，凹 部4具有侧面4b。该凹部4的侧面4b是斜面，这些斜面构成了方锥台 状。因此，可以很容易沿着该凹部4的侧面4b形成第二导电型半导体 区域5，或者在侧面4b上设置导电部件。
各凹部4的深度为2μm以上，邻接的凹部4的间隔例如为1.5mm 左右。在这些多个凹部4的底部4a上设置有p+型杂质扩散区域5，在 p+型(第二导电型)杂质扩散区域5和n型(第一导电型)半导体基板 3之间的界面部分构成了pn接合部(光电二极管)2。
p+型杂质扩散区域5内的杂质浓度为1×1015～1×1020/cm3左右。 这里，半导体基板3的光入射面IN与设置在凹部4的底部4a上的pn 接合部2的上述界面之间的距离为10～100μm左右。
围住各凹部4的框部6的厚度比各凹部4的底部4a上的半导体基 板3的厚度大。在框部6内，设置有电分离光电二极管的n+型分离区 域7。
分离区域7内的杂质浓度为1×1015～1×1020/cm3左右，分离层7 的深度例如被设定为1～数μm。
如上所述，沿着基板的厚度方向依次配置p+型杂质扩散区域5、n 型的半导体基板3、n+型的积蓄层8。使n型半导体基板3和n+型分离 区域7之间电连接。因此，为了向pn接合部2施加逆偏置电压，只需 在向p+型杂质扩散区域5施加负电位的同时、向与分离区域7和/或积 蓄层8等半导体基板3有电连接关系的n型区域施加正电位即可。另 外，正电位和负电位这样的用语是为了规定相对电位而使用的。
如果加大分离区域7的深度并使分离区域7与积蓄层8电连接， 则半导体基板3作为低杂质浓度的n型、光电二极管作为PIN光电二 极管而工作。此时，对于在半导体基板3内在过渡层均匀扩展方面， 作为PIN光电二极管的功能更加优异。
此外，半导体基板3的相反面OUT由作为绝缘膜的SiO2(电绝缘 膜)10所覆盖，而且，在框部6上，使用于将来自光电二极管的信号 输出到外部的电极垫13与半导体基板3电绝缘，即，经由SiO2膜10 来设置。该电极垫13由底凸块金属(以下称为UBM)13a和凸块电极 13b组成。
在设置于半导体基板3的相反面OUT上的SiO2膜10上形成有铝 配线12。SiO2膜10在p+型杂质扩散区域5和电极垫13之间的路线上， 电绝缘铝配线12和半导体基板3。
在覆盖SiO2膜10的凹部4的底部4a的部分上形成有接触孔11。 铝配线12的一端部通过该接触孔11与p+型杂质扩散区域5电连接。 铝配线12在覆盖SiO2膜10的底部4a以及凹部4的侧面4b的部分上 延伸，铝配线12的另一端部与电极垫13电连接。
这样一来，作为导电部件的铝配线12使p+型杂质扩散区域5和电 极垫13之间电连接。另外，虽然图中没有示出，但是用于向n型半导 体基板3施加偏置电位的电极也可以同样形成在框部6上。
然后，除了设置电极垫13的区域，在半导体基板3的相反面OUT 上均形成由SiO2或者SiNx或者聚乙烯、聚丙烯、环氧树脂等构成的钝 化膜14。
这样一来，对于第一实施方式的背面入射型光电二极管阵列1来 说，因为在形成于相反面OUT侧上的凹部4的底部4a上设置有p+型 杂质扩散区域5，所以能够缩短n型半导体基板3的光入射面IN和光 电二极管的pn接合部2的界面之间的距离(例如10～100μm)。因此， 能够抑制因彼检测光L的入射而产生的载波在移动过程中再次结合， 保持背面入射型光电二极管阵列1的高检测灵敏度。
此外，因为能够使p+型杂质扩散区域5的厚度比现有技术的薄， 所以，通过p型杂质的热扩散以及离子注入等方法而能够很容易形成 p+型杂质扩散区域5，能够比现有方法更容易地制造出背面入射型光电 二极管阵列1。
此外，因为框部6的厚度比凹部4的底部4a的n型半导体基板3 的厚度厚，所以，背面入射型光电二极管阵列1能够在实用上具有足 够的机械强度。
此外，因为积蓄层8的存在而使得在被检测光L(特别是短波长 的光)从背面侧入射到n型半导体基板3上时，能够抑制在光入射面 附近产生的载波在表面和AR涂层的界面被捕集，从而使载波有效地 向pn接合部2的方向送出。因此，能够保持背面入射型光电二极管阵 列1的高检测灵敏度。同时，即使不设置积蓄层8，背面入射型光电二 极管阵列1也具有实用上可允许程度的检测灵敏度。
而且，因为在框部6上形成有分离区域7，所以形成在各个凹部4 上的光电二极管之间被电分离，从而降低了光电二极管之间的交调失 真。其中，即使不设置分离区域7，背面入射型光电二极管阵列1也具 有实用上可允许程度的检测灵敏度。
此外，半导体基板也可以由一体形成单一半导体基板构成，此时， 因为不需要多个半导体基板，所以使制造变得更简单。
图3表示的是第一实施方式的背面入射型光电二极管阵列1的第 一变形例的背面入射型光电二极管阵列1的部分截面图。在本例中， 分离区域7被设置为跨越框部6的顶面6b的整个表面。
当在电路基板上安装背面入射型光电二极管阵列1时，框部6介 于电极垫13而易于受到机械应力。此外，凹部4和框部6的边界部分 (以下称边缘部6a)在凹部4蚀刻加工时易于受到应力。这些应力很 容易产生不需要的载波。
然而，当分离区域7覆盖了框部6的顶面6b的整个表面时，即、 当分离区域7包含有框部6的边缘部时，分离区域7能够捕获因上述 应力而产生的不需要的载波，从而能够抑制暗电流的发生。
图4表示的是第一实施方式的背面入射型光电二极管阵列1的第 二变形例的背面入射型光电二极管阵列1的部分截面图。
第二变形例的背面入射型光电二极管阵列1与图3所示的背面入 射型光电二极管阵列1相比，只是在p+型杂质扩散区域5的面积变大 这方面有所不同，其他结构都一样。p+型杂质扩散区域5从凹部4的底 部4a开始，以不覆盖分离区域7的程度延伸至凹部4的侧面4b。即， 在凹部4的侧面(斜面)4b下也形成有杂质扩散区域5。
在该背面入射型光电二极管阵列1中，因为能够扩大p+型杂质扩 散区域5的面积，所以接受因被检测光L的入射而产生的载波的面积 变大，从而可以提高光电二极管的检测灵敏度。此外，与第一变形例 相同，因为分离区域7捕获了不需要的载波，所以能够抑制暗电流的 发生。
接着，参照图5～图9，对图2所示的第一实施方式的背面入射型 光电二极管阵列1的制造方法进行说明。在制造方法中，依次进行以 下(1)～(6)的工序。
(1)基板准备工序
图5表示的是第一实施方式的背面入射型光电二极管阵列的制造 方法。
首先，准备第一半导体基板3a。
第一半导体基板3a的导电型是n型，杂质浓度为1×1012～1× 1015/cm3左右，厚度为10～200μm左右。接着，在第一半导体基板 3a的被检测光L入射面的相反面OUT侧，通过使硼等p型杂质扩散 而以阵列状构成p+型杂质扩散区域5。因此，在被检测光L入射面的 相反面上，形成以多个阵列状排列的pn接合部2，即、形成了成为光 电二极管的区域。
这样，如果采用本实施形式的制造方法，则因为能够把p+型杂质 扩散区域5的厚度做得比现有技术薄，所以能够通过p型杂质的热扩 散而形成p+型杂质扩散区域5，能够比现有方法更容易地制造出背面入 射型光电二极管阵列1。
下面，准备第二半导体基板3b。
第二半导体基板3b的导电型为n型，杂质浓度从与第一半导体基 板3a的杂质浓度范围(1×1012～1×1015/cm3左右)相同的范围中选择， 厚度为2～500μm左右。在本例中，半导体基板3a、3b的杂质浓度基 本相同。
然后，使第一半导体基板3a的形成有p+型杂质扩散区域5的面与 第二n型半导体基板3b接合(参照图5)。其中，在分别进行半导体基 板的表面活性以后，再将其彼此贴合。
(2)基板接合工序
图6表示的是半导体基板接合后的背面入射型光电二极管阵列。
通过上述接合而得到由第一半导体基板3a和第二半导体基板3b 组成的n型半导体基板3。其中，n型半导体基板3b可以在接合后通 过磨削或者研磨而得到规定厚度。即，半导体基板3b的厚度被设定为 在凹部形成时的蚀刻时，凹部的深度能够到达杂质扩散区域5的厚度。
(3)凹部形成工序
接着，对与p+型杂质扩散区域5相对应(面对)的第二半导体基 板3b的区域进行蚀刻。
图7表示的是蚀刻后的背面入射型光电二极管阵列。
通过上述蚀刻而形成凹部4、并露出p+型杂质扩散区域5。对该蚀 刻工序进行详细说明。
首先，在第二半导体基板3b的表面(被检测光L入射面的相反面 OUT)上，通过等离子CVD(chemical vapor deposition)或者低压CVD (LP-CVD)形成蚀刻掩膜(SiNx膜)。
接着，通过蚀刻来除去该SiNx膜的与杂质扩散区域5相对的半导 体基板3的区域，从而形成开口。
然后，通过使蚀刻液与蚀刻掩膜的开口内的第二半导体基板3b接 触来对第二半导体基板3b进行蚀刻。作为蚀刻液可以使用氢氧化钾 (KOH)或者氢氧化四甲基铵(TMAH)等碱性蚀刻液。通过该碱性 蚀刻来对第二半导体基板3b实施(结晶)各向异性蚀刻，其结果，露 出p+型杂质扩散区域5。
然后，除去该蚀刻掩膜(SiNx膜)。
通过以上加工，在半导体基板3(第二半导体基板3b)上，从相 反面侧OUT到光入射面IN侧，以阵列状形成开口尺寸逐渐缩小的凹 部4。在各凹部4的底部4a上露出p+型杂质扩散区域5，各凹部4之 间由框部6所划分。
(4)分离层以及覆盖要素形成工序
接着，形成分离区域7以及绝缘膜等覆盖要素。
图8表示的是形成分离区域7以及覆盖要素的背面入射型光电二 极管阵列。
首先，通过热扩散或者离子注入等方法将磷等n型杂质导入到框 部6的顶面6b的规定位置，通过这样来形成电分离各光电二极管的分 离区域7。
接着，在形成薄的热氧化膜后，通过以覆盖光入射面IN的整个表 面的方式而将砷等n型杂质扩散到0.1～数μm的深度，形成积蓄层8。
然后，通过热氧化或者CVD在半导体基板3的相反面OUT上形 成作为表面保护膜的SiO2膜(电绝缘层)10。此外，同时在半导体基 板3的光入射面IN上形成由SiO2膜构成的AR膜9。
(5)配线形成工序
接着，形成铝配线12。
图9表示的是形成铝配线12的背面入射型光电二极管阵列。
首先，通过除去存在于凹部4的底部4a上的一部分SiO2膜10而 形成接触孔11。接着，进行在设置于表面侧的SiO2膜10上形成铝配 线12的工序。
对于铝配线12来说，其一端部经由接触孔11与p+型杂质扩散区 域5连接，并经过凹部4的底部4a以及凹部4的侧面4b，其另一端部 被图案化至框部6的顶面6b。这里，导电部件并不局限于铝配线12， 只要是导电性材料构成的配线都可以，例如可以使用铜配线、金配线 等。
(6)电极垫形成工序
接着，形成电极垫。
图2表示的是形成有电极垫的背面入射型光电二极管阵列。
首先，在n型半导体基板3的相反面OUT上形成钝化膜14。这里， 作为钝化膜14，可以使用通过等离子CVD形成的SiNx膜或者SiO2膜、 或者聚乙烯、丙烯、环氧树脂、氨基甲酸乙酯以及包括其的复合材料。
接着，除去框部6的形成电极垫13区域的钝化膜14，将电极垫 13与铝配线12连接。即，在形成于框部6的顶面6b(参照图9)上的 铝配线12上形成UBM13a，在该UBM13a上形成凸块电极13b。经过 这样的工序，就能够得到第一实施方式的背面入射型光电二极管阵列 1。
其中，UBM13a是用于改善铝配线12和凸块电极13b的接合性而 设置的。即，当作为凸块电极13b使用焊料时，因为相对铝配线12的 焊接的接合性差，所以经由UMB13a来接合铝配线12和凸块电极13b。 虽然UMB13a是通过非电解施镀法而形成Ni-Au，但是，使用剥离(lift off)法也能够得到Ti-Pt-Au或者Cr-Au。
此外，通过焊料球搭载法或者印刷法而在UBM13a部分上形成焊 料，通过回流而得到凸块电极13b。作为凸块电极13b并不局限于焊料， 只要是含有金凸块、镍凸块、铜凸块、导电性树脂凸块等金属的导电 凸块都可以。
(第二实施方式)
图10是表示第二实施方式的背面入射型光电二极管阵列20的截 面结构的简图。
下面，对第二实施方式的背面入射型光电二极管阵列20与第一实 施方式的背面入射型光电二极管阵列1的不同点进行说明。
对于第二实施方式的背面入射型光电二极管阵列20来说，在利用 凹部4的侧面4b、将p+型杂质扩散区域5设置为从凹部4的底部4a 经过凹部4的侧面4b而一直延伸至框部6的边缘部分6a这一点上， 与第一实施方式不同。即，在背面入射型光电二极管阵列20上，p+型 杂质扩散区域5被设置为从底部4a一直延伸至框部6的顶面6b的一 部分上，从而使接受半导体基板3内产生的载波的面积增大。
在背面入射型光电二极管阵列20中，表面由SiO2膜10所覆盖。 在覆盖延伸至框部6的边缘部6a的部分的p+型杂质扩散区域5的SiO2 膜10上，设置有通向该p+型杂质扩散区域5的接触孔11。然后，作为 用于将来自光电二极管的信号向外部输出的导电部件的铝配线12被设 置在框部6上，并经由接触孔11而与p+型杂质扩散区域5电连接。该 铝配线12介于设置在框部6上的电极垫13和p+型杂质扩散区域5之 间。
同时，第二实施方式的背面入射型光电二极管阵列的其他结构与 第一实施方式的结构相同。
对于第二实施方式的背面入射型光电二极管阵列20来说，因为将 p+型杂质扩散区域5设置在包括形成于表面侧的凹部4的底部4a的区 域上，所以能够缩短被检测光L入射的n型半导体基板3的光入射面 与光电二极管的pn接合部2(界面)之间的距离。因此，能够抑制因 被检测光L的入射而产生的载波在移动过程中的再次结合，能够保持 背面入射型光电二极管阵列20的高检测灵敏度。
此外，因为能够使p+型杂质扩散区域5的厚度比现有技术薄，所 以，可以通过p型杂质的热扩散形成p+型杂质扩散区域5，从而能够 比现有方法更容易地制造出背面入射型光电二极管阵列20。
此外，在n型半导体基板3的表面上，以阵列状形成有多个凹部4， 凹部4形成为具有比凹部4的底部4a的n型半导体基板3的厚度厚的 框部6。因为该框部6的存在而能够使背面入射型光电二极管阵列20 的机械强度具有在实用上充分满足的强度。
此外，当被检测光L从背面侧(特别是短波长的光)入射到n型 半导体基板3时，因为积蓄层8的存在而能够抑制在背面附近产生的 载波在表面和AR涂层的界面被捕获，从而有效地将载波向pn接合部 2方向送出，因此，能够保持背面入射型光电二极管阵列20的高检测 敏感度。其中，即使不设置积蓄层8，背面入射型光电二极管阵列1 也具有在实用上可容许程度的检测敏感度。
此外，因为在框部6上形成分离区域7，所以使在各凹部4上形成 的光电二极管彼此电分离，从而降低光电二级管彼此之间的交调失真。 其中，即使不设置分离区域7，背面入射型光电二极管阵列1也具有实 用上可容许程度的检测敏感度。
此外，因为p+型杂质扩散区域5延伸至框部6的边缘部分6a、并 在顶面6b上形成，所以能够将接触孔11设置在框部6的顶面6b上。 其结果，因为没有必要在凹部4的底部4a或者侧壁4b上形成电连接 p+型杂质扩散区域5和电极垫13的铝配线12，而只需在框部6上形成 即可，所以使得铝配线12的形成工序变得容易。
而且，在背面入射型光电二极管阵列20中，p+型杂质扩散区域5 在机械强度低的框部6的边缘部分6a上延伸形成。因此，虽然在安装 时经由电极垫13而容易受到机械应力的框部6以及在蚀刻加工时容易 受到应力的框部6的边缘部中，因这些应力而易于产生不需要的载波， 但是，能够捕获这些不需要的载波来抑制暗电流的发生。
(第二实施方式的背面入射型光电二极管阵列的制造方法)
接着，参照图11～图18对图10所示的第二实施方式的背面入射 型光电二极管阵列20的制造方法进行说明。在该制造方法中，依次进 行以下(1)～(9)的工序。
(1)基板准备工序
图11表示的是半导体基板。
首先，准备杂质浓度为1×1012～1×1015/cm3左右、厚度为300～ 600μm左右的n型半导体基板3。
(2)绝缘膜形成工序
图12表示的是形成绝缘膜的半导体基板。
接着，通过热氧化n型半导体基板3而在半导体基板3的相反面 OUT以及光入射面IN上分别形成绝缘膜(SiO2膜)21a、21b。绝缘膜 21a、21b也可以使用CVD法或者喷镀法等形成。
(3)分离区域以及除气层形成工序
图13表示的是形成有分离区域7以及除气层22的半导体基板。
首先，在n型半导体基板3的相反面OUT侧上，在对应分离区域 7的部分的SiO2膜21a(参照图12)上，通过照片平板印刷术形成开 口。同样地，在n型半导体基板3的光入射面IN侧除去SiO2膜21b(参 照图12)。
然后，通过使磷在n型半导体基板3的相反面OUT的多个区域 和光入射面IN的整个表面进行热扩散来形成杂质浓度为1×1015～1× 1020/cm3左右的分离区域7和除气层22。此外，通过热氧化半导体基 板3而形成分别覆盖分离区域7侧的相反面OUT和除气层22侧的光 入射面IN的SiO2膜23a、23b。其中，也可以使用预先使n型杂质浓 度扩散为1×1015～1×1020/cm3左右的扩散片来取代形成除气层22的 过程。
如上所述，分别在n型半导体基板3的相反面OUT侧形成分离光 电二极管的分离区域7、在光入射面IN侧形成用于吸取n型半导体基 板3的晶体缺陷的除气层22。
(4)杂质扩散层形成工序
图14表示的是形成有杂质扩散区域24的半导体基板。
首先，在n型半导体基板3的相反面OUT侧上，使硼等p型杂质 扩散，从而形成p+型杂质扩散区域24。p+型杂质扩散区域24与分离区 域7隔开规定间隔而邻接形成。同时，杂质扩散区域24在后面进行的 形成凹部4的工序(参照图16)中被蚀刻，成为存在于从包括凹部4 的侧面4b到框部6的边缘部分6a区域的p+型杂质扩散区域5。
对制造过程进行具体揭示。在n型半导体基板3的相反面OUT侧 上，在SiO2膜23a(参照图13)上通过实施照片平板印刷术而形成杂 质扩散层形成用的开口。通过从该开口使硼等p型杂质在半导体基板3 内扩散而形成杂质浓度为1×1015～1×1020/cm3左右的p+型杂质扩散 区域24，通过热氧化半导体基板3而分别形成覆盖杂质扩散区域24 的表面以及除气层22的SiO2膜25a、25b。
接着，通过研磨半导体基板3的光入射面IN侧来除去SiO2膜25b 以及除气层22。
(5)SiNx膜形成工序
图15表示的是形成有SiNx膜26a、26b的半导体基板。
首先，在半导体基板3的相反面OUT以及光入射面IN上，通过 LP-CVD法形成SiNx膜26a、26b。然后，通过蚀刻工程除去在后面 工序中成为凹部4的预定区域的SiNx膜26a和SiO2膜25a(除去工序)。
(6)凹部形成工序
图16表示的是形成凹部4的半导体基板。
首先，在上述除去工序中，在除去了SiNx膜26a和SiO2膜25a的 半导体基板3的相反面OUT侧表面区域上，通过使用氢氧化钾水溶液 等碱性蚀刻法来实施各向异性蚀刻，从而形成凹部4以及框部6。
这里，将各向异性蚀刻的蚀刻深度设定为至少在2μm以上。因此， 在半导体基板3的相反面侧上形成开口尺寸从相反面OUT侧向光入射 面IN侧逐渐缩小的凹部4。
然后，在通过各向异性蚀刻而露出凹部4的底部4a以及侧面4b 上，使硼等p型杂质扩散，然后，进行热氧化。因此，从框部6的边 缘部分6a、经过凹部4的侧面4b、再到凹部4的底部4a而形成p+型 杂质扩散区域5，其表面由SiO2膜27a所覆盖。即，通过该工序而形 成成为光电二极管的区域。
如上所述，在当安装时易受机械应力的框部6和当蚀刻加工时易 受应力的框部6的边缘部分上，因为这些应力而很容易产生不需要的 载波。然而，因为将p+型杂质扩散区域5设置成从底部4a开始一直延 伸至凹部4和框部6的边缘部分6a，所以能够捕获那些不需要的载波， 并抑制暗电流的发生。
此外，因为能够将p+型杂质扩散区域5的厚度做成比现有技术薄， 所以能够通过p型杂质的热扩散而形成p+型杂质扩散区域5，并且能 够比现有方法更加容易地制造出背面入射型光电二极管阵列20(参照 图10)。
(7)积蓄层形成工序
图17表示的是形成有积蓄层8的半导体基板3。
首先，除去用作蚀刻掩膜的SiNx膜26a、26b(参照图16)，在n 型半导体基板3的光入射面IN侧形成氧化膜后，经由该氧化膜向半导 体基板3内离子注入砷，然后，热氧化半导体基板3。通过这些工序来 形成积蓄层8。
而且，一旦通过热氧化而除去了在半导体基板3的光入射面IN侧 形成的SiO2膜后，通过再次热氧化光入射面而形成由SiO2构成的AR 膜9。
(8)配线形成工序
图18表示的是形成铝配线12的半导体基板。
首先，在存在于SiO2膜27a的框部6的顶部6b的部分上，形成 直至p+型杂质扩散区域5的接触孔11。接着，在框部6上对铝配线12 进行布线。
这样，若采用本实施方式的制造方法，则因为p+型杂质扩散区域 5被设置为能够延伸至框部6的顶面6b，所以能够在框部6上形成接 触孔11。因此，因为能够只在框部6上进行接触孔11和铝配线12的 配线，所以不需要向凹部4的底部4a和侧面4b进行照片平板印刷过 程，从而使过程变得非常简单。
此外，因为不需要向因为厚度薄而机械强度低的凹部4进行布线， 所以减少了应力。
(9)电极形成工序
最后，如图10所示，在n型半导体基板3的相反面OUT侧，除 了形成有UBM13a的区域，均形成钝化膜14。然后，通过在设置于框 部6上的铝配线12上形成UBM13a，并在UBM13a上形成凸块电极 13b，而得到第二实施方式的背面入射型光电二极管阵列20。
(第三实施方式)
对于第三实施方式的背面入射型光电二极管阵列来说，是在第一 或者第二实施方式的背面入射型光电二极管阵列1中，半导体基板3 由两片半导体基板3a、3b构成的，以第一n型半导体基板3a和第二n 型半导体基板3b的结晶方位不同的方式贴合两半导体基板3a、3b而 形成背面入射型光电二极管阵列。
例如，准备结晶面(111)的n型的第一半导体基板3a，再将结晶 面(100)或者(110)的n型的第二半导体基板3b贴合在n型的第一 半导体基板3a上。
因此，在碱性蚀刻n型的第二半导体基板3b时，与(100)面或 (110)面相比，因为(111)面的蚀刻速度非常慢，所以能够在形成 于n型第一半导体基板3a上的p+型杂质扩散区域5露出的阶段很容易 地停止蚀刻。
若采用第三实施方式的光电二极管，则在距表面规定深度的位置 上，n型半导体基板3的结晶取向在表面侧和背面侧交差，对于凹部4 来说，从表面侧蚀刻n型半导体基板3，然后，通过进行同样的工序而 能够得到背面入射型光电二极管阵列1。
即，在第三实施方式中，使第一实施方式的两个半导体基板3a、 3b的面取向不同。
此外，在第三实施方式中，由两个半导体构成第二实施方式的一 个半导体基板3，同时，在第二实施方式的背面入射型光电二极管阵列 20的制造方法中，作为硅基板使用了在第一实施方式中所示的硅接合 (贴合)基板。
若采用第三实施方式的制造方法，则基本上与第一实施方式一样， 能够很容易进行蚀刻深度的控制，当适用于第一实施方式中的面取向 不同的半导体基板的情况，预先把形成有PN接合部的半导体基板进行 接合，当适用于第二实施方式的不同面取向的半导体基板的情况下， 在两基板接合之后通过蚀刻而形成凹部4，然后，进行形成p+型杂质扩 散区域5的工序。
在该硅的接合基板上，例如可以用SOI(silicon on insulator)片和 SOS(silicon on silicon)片等结晶取向交差的硅片的贴合、硅外延(epi) 片和硅片的贴合等。
在如上所述由两个半导体基板构成第一实施方式的背面入射型光 电二极管阵列中的半导体基板的情况下的背面入射型光电二极管阵列 的制造方法中，仅仅是使半导体基板3a、3b的面取向不同。
此外，通过图19～图26对如上所述的由两个半导体基板构成第二 实施方式的背面入射型光电二极管阵列半导体基板的情况下的背面入 射型光电二极管阵列的制造方法进行说明。在该制造方法中依次实施 以下(1)～(9)的工序。
(1)基板准备工序
图19是用于对第三实施方式的背面入射型光电二极管阵列的制 造方法进行说明的图。
首先，准备第一和第二半导体基板3a、3b。第一半导体基板3a是 n型的(111)硅基板，第二半导体基板3b是n型的(100)硅基板。 即，对于半导体基板3a、3b来说，使彼此相对的面的结晶取向不同。
(2)基板贴合工序
图20表示的是由半导体基板3a、3b构成的半导体基板3。
当活性化第一以及第二半导体基板3a、3b的相对面以后，根据需 要对第一以及第二半导体基板3a、3b进行加热，并向其厚度方向施加 压力，使其粘贴来进行接合。
其中，该表面活性可以在真空下通过向半导体基板的相对面进行 离子照射等来进行。若在真空中通过氩(Ar)等惰性气体的电子束对 基板表面进行蚀刻，则能够除去基板的表面层。除去了表面层的半导 体基板的新的表面成为具有与其它原子结合力强的活性状态。若第一 以及第二半导体基板表面彼此在真空中重合，则能够接合。该方法称 为表面活性化接合(Surface Activated Bonding：SAB)。
(3)分离区域以及杂质扩散区域形成工序
图21表示的是形成有分离区域以及杂质扩散区域的半导体基板。
在半导体基板3的相反面OUT侧上形成n型的分离区域7。在n 型的半导体基板3的相反面OUT侧，在与分离区域7相对应的部分的 SiO2膜上通过照片平板印刷术而形成开口。同样，在n型半导体基板3 的光入射面IN侧除去SiO2膜。然后，在n型半导体基板3的相反面 OUT侧，通过使磷热扩散而形成杂质浓度为1×1015～1×1020/cm3左右 的分离区域7，进一步地，通过热氧化半导体基板3而形成覆盖分离区 域7侧的基板相反面OUT的SiO2膜。
然后，蚀刻该SiO2膜的规定区域，以此形成作为掩膜的p+型杂质 扩散区域24，接着，研磨光入射面。分离区域7与邻接的杂质扩散区 域24之间被电分离。即，在n型半导体基板3的相反面OUT侧，使 硼等p型杂质扩散来形成p+型杂质扩散区域24。p+型杂质扩散区域24 与分离区域7隔开规定间隔而邻接形成。然后，进行退火和热扩散， 从而在相反面OUT上形成SiO2膜25a。
(4)SiNx膜形成工序
图22表示的是形成有SiNx膜26a、26b的半导体基板。
首先，在半导体基板3的相反面OUT以及光入射面IN上，通过 LP-CVD法形成SiNx膜26a、26b。然后，通过蚀刻工序除去在后续工 序中成为凹部4的预定区域的SiNx膜26a和SiO2膜25a(除去工序)。
(5)凹部形成工序
图23表示的是形成有凹部4的半导体基板。
首先，在上述除去工序中，在除去了SiNx膜26a和SiO2膜25a的 半导体基板的表面区域上，通过使用氢氧化钾水溶液的碱蚀刻法来实 施各向异性蚀刻，从而形成凹部4以及框部6。其中，除去全部露出的 SiNx膜26a、26b。
这里，将各向异性蚀刻的蚀刻深度设定为2μm以上。因此，在半 导体基板3的相反面OUT侧形成有从相反面OUT侧向光入射面IN侧 开口尺寸逐渐缩小的凹部4。
(6)杂质扩散层形成工序
图24表示的是形成有杂质扩散层5的半导体基板。
通过热扩散法或者离子注入法向因为各向异性蚀刻而露出的凹部 4的底部4a以及侧面4b上添加硼等p型杂质。因此，在从框部6的边 缘部分6a经过凹部4的侧面4b并直至凹部4的底部4a上形成p+型杂 质扩散区域5。所添加的杂质通过适当时期的退火而活性化。
即，通过该工序而形成作为光电二极管的区域。因为p+型杂质扩 散区域5从底部4a到凹部4和框部6的边缘部分6a延伸设置，所以 能够捕获不需要的载波，并抑制暗电流的发生。
(7)积蓄层形成工序
图25表示的是形成有积蓄层8的半导体基板。
若进行半导体基板3的热氧化，则其表面由SiO2膜27a所覆盖。
除去作为蚀刻掩膜用的SiNx膜26a、26b(参照图22)，然后，在 n型半导体基板3的光入射面IN侧形成氧化膜后，经由该氧化膜向半 导体基板3内离子注入砷，接着，热氧化半导体基板3。通过这些工序 而形成积蓄层8。
而且，一旦除去了因热氧化而在n型半导体基板3的背面侧形成 的SiO2膜后，通过再次氧化光入射面IN而形成AR膜9。
(8)配线形成工序
图26表示的是形成有铝配线12的半导体基板。
首先，在SiO2膜27a的存在于底部4a的部分上形成直至p+型杂质 扩散区域5的接点孔11。接着，在框部6上进行铝配线12的布线。
(9)电极形成工序
最后，与图2所示的相同，在n型半导体基板3的相反面侧上， 除了形成有UBM13a的区域，其余均形成有钝化膜14。然后，通过在 设置于框部6上的铝配线12上形成UBM13a，在UBM13a上形成凸块 电极13b而得到第三实施方式的背面入射型光电二极管阵列20。同时， 也可以在位于框部6的顶面的绝缘膜27a上设置接触孔，介于该接触 孔来连接杂质扩散区域5和凸块电极13b。
(第四实施方式)
第四实施方式的背面入射型光电二极管阵列是在第一或者第二实 施方式的背面入射型光电二极管阵列1中，在第一半导体基板3a和第 二半导体基板3b之间设置SiO2等绝缘层(蚀刻停止层)。例如，第二 半导体基板3b的表而上具有绝缘层，半导体基板3经由该绝缘层来接 合第二半导体基板3b和第一半导体基板3a。即，在接合面上形成绝缘 层。同时，也可以在第一半导体基板3a的接合面上形成绝缘层。
在本例中，并不是通过上述基板面方位的不同来控制由蚀刻而形 成的凹部的深度，而是通过绝缘层(蚀刻停止层)来控制凹部的深度。
这里，作为绝缘层的SiO2膜不被碱所蚀刻。换句话说，蚀刻停止 层针对特定的蚀刻液(例如KOH水溶液)有耐蚀刻性。此时，在上述 凹部形成工序中，当对第二半导体基板3b进行碱蚀刻时，因为SiO2 膜不被碱蚀刻，所以能够很容易通过SiO2膜来停止蚀刻。
若采用第四实施方式，则背面入射型光电二极管阵列因为在距离 表面规定深度的位置上有SiO2膜(蚀刻停止膜)，所以能够通过从表面 侧蚀刻半导体基板3来形成凹部4，当除去底部4a的SiO2膜后，通过 进行相同的工序而能够得到背面入射型光电二极管阵列1。
对于由上述两个半导体基板构成第一实施方式的背面入射型光电 二极管阵列的半导体基板、并在其间介入有绝缘层的背面入射型光电 二极管阵列的制造方法来说，绝缘层只介于一方的半导体基板的接合 面上。
此外，使用图27～图33，对在由上述两个半导体基板构成第二实 施方式的背面入射型光电二极管阵列的半导体基板、并在两者之间介 入有绝缘层的背面入射型光电二极管阵列的制造方法进行说明。在该 制造方法中，依次实行以下(1)～(9)的工序。
(1)基板准备工序
图27是对第四实施方式的背面入射型光电二极管阵列的制造方 法进行说明的图。
首先，准备第一以及第二半导体基板3a、3b。第一半导体基板3a 为n型的(100)硅基板，第二半导体基板3b为n型的(100)硅基板。 在一方半导体基板3a的相反面上形成有绝缘层(蚀刻停止层)E。其 中，也可以使这些半导体基板的半导体基板3a、3b彼此相反的面的结 晶的面取向不同。
(2)基板贴合工序
图28表示的是由半导体基板3a、3b构成的半导体基板3。
当活性化第一以及第二半导体基板3a、3b的相反面后，根据需要 对第一以及第二半导体基板3a、3b进行加热，并沿着其厚度方向施加 压力，使其贴合来进行接合。其中，该表面活性的方法与上述方法相 同。
(3)分离区域以及杂质扩散区域形成工序
图29表示的是形成有分离区域7以及杂质扩散区域24的半导体 基板。该工序与第三实施方式的分离区域以及杂质扩散区域的形成工 序相同。
(4)SiNx膜形成工序
图30表示的是形成有SiNx膜26a、26b的半导体基板。该工序与 第三实施方式的分离区域以及杂质扩散区域形成工序相同，包括部分 除去SiNx膜26a和SiO2膜25a的工序。
(5)凹部形成工序
图31表示的是形成有凹部4的半导体基板。
首先，在上述除去工序中，在除去了SiNx膜26a和SiO2膜25a的 半导体基板的表面区域上，通过使用氢氧化钾水溶液等的碱性蚀刻法 来实施各向异性蚀刻，从而形成凹部4以及框部6。其中，将露出的 SiNx膜26a、26b全部除去。该蚀刻在绝缘层露出时停止。这里，将各 向异性蚀刻的蚀刻深度设定为第二半导体基板3b的厚度(至少为2μ m以上)。
在该工序中，在半导体基板3的相反面OUT侧形成有开口尺寸从 相反面OUT侧向光入射面IN侧逐渐缩小的凹部4。
(6)杂质扩散区域形成工序
图32表示的是形成杂质扩散区域5以及积蓄层8的半导体基板。 在进行扩散之前，预先通过蚀刻完全除去凹部4的底部4a的绝缘层E。
在通过各向异性蚀刻而露出的凹部4的底部4a以及侧面4b上， 通过扩散法或者离子注入法来添加硼等p型杂质。将所添加的杂质在 适当时期进行退火。从而，从框部6的边缘部分6a、经过凹部4的侧 面4b、并直至凹部4的底部4a而形成有p+型杂质扩散区域5。即，通 过该工序而形成作为光电二极管的区域。因为p+型杂质扩散区域5被 设置为从底部4a延伸至凹部4和框部6的边缘部分6a，所以能够捕获 不需要的载波，抑制暗电流的发生。
(7)积蓄层形成工序
若进行半导体基板3的热氧化，则其表面由SiO2膜27a所覆盖。
首先，除去作为蚀刻掩膜用的SiNx膜26a、26b(参照图30)，在 n型半导体基板3的光入射面侧，当形成氧化膜以后，经由该缓冲氧化 膜而在半导体基板3内离子注入砷，接着，热氧化半导体基板3，从而 形成积蓄层8以及AR膜9。该积蓄层形成工序与第三实施方式的积蓄 层形成工序相同。
(8)配线形成工序
图33表示的是形成有铝配线12的半导体基板。该配线形成工序 与第三实施方式的配线形成工序相同。
首先，在SiO2膜27a的存在p+型杂质扩散区域5(或者框部6的 顶面6b)的部分上，形成直至p+型杂质扩散区域5的接触孔11。然后， 在框部6的顶面上形成接触孔，并在框部6上进行铝配线12的布线。
(9)电极形成工序
最后，与图2所示的相同，在n型半导体基板3的相反面侧上， 除了形成有UBM13a的区域，其余均形成钝化膜14。然后，在设置于 框部6上的铝配线12上形成UBM13a，通过在UBM13a上形成凸块电 极13b而能够得到第四实施方式的背面入射型光电二极管阵列。其中， 关于本实施方式，图2表示的是省略绝缘层E的标记和记载的背面入 射型光电二极管阵列。
其中，当在凹部4的侧面上也设置有杂质扩散区域5时，由于绝 缘层的原因，在位于框部6的顶面的绝缘膜27a上也设置了接触孔， 有必要经由该接触孔连接杂质扩散区域5和凸块电极13b。
其中，也可以只将凹部4的底部作为杂质扩散区域5。此时，不需 要设置框部6的顶面的接触孔。此外，n侧电极的取出与其他实施方式 相同，只需在如图1所示的凸块电极37的位置、在绝缘膜27a上开设 接触孔来形成凸块电极即可。但是，为了电连接第一以及第二半导体 基板，在本实施例中，在围在四个光电二极管内的电极7的位置上制 成小的凹部、并用铝线进行连接是必要的。
(第五实施方式)
图34表示的是第五实施方式的背面入射型光电二极管阵列的截 面结构。
对于该背面入射型光电二极管阵列来说，第一以及第二半导体基 板3a、3b经由接合面J来进行接合，与使用图19～图26所说明的第 三实施方式的光电二极管相比，杂质扩散区域5的面积变小。在本例 中，只在凹部4的底部4a上形成杂质扩散区域5。本发明很明显可以 这样构成。
(第六实施方式)
图35表示的是第六实施方式的背面入射型光电二极管阵列截面结 构。
对于该背面入射型光电二极管阵列来说，第一以及第二半导体基 板3a、3b介于蚀刻停止层(绝缘层)E来贴合，与使用图27～图33 所说明的第四实施方式的光电二极管相比，杂质扩散区域5的面积变 小。即，在本例中，只在凹部4的底部上形成杂质扩散区域5。本发明 很明显可以这样构成。
如上所述，作为半导体基板，可以使用接合结晶取向交差的两片 半导体基板而形成的半导体基板，介于蚀刻停止层接合两片半导体基 板而形成的半导体基板，或者介于绝缘层接合两片半导体基板而形成 的半导体基板，此时，能够很容易控制蚀刻深度。此外，也可以如第 一实施方式所示，预先接合形成有PN接合部2的半导体基板，然后再 形成凹部；也可以如第二实施方式所示，当形成有凹部后再形成PN接 合部2。
(半导体装置)
图36表示的是半导体装置30的截面结构的简图。
半导体装置30是将第二实施方式的背面入射型光电二极管阵列 20与安装配线基板K电连接的装置。即，在半导体装置30中，安装 配线基板K被设置在框部6上，并介于设置在n型半导体基板3的相 反面上的电极13b与背面入射型光电二极管阵列20连接。
此外，在第三实施方式的半导体装置30中，在n型半导体基板3 的相反面和安装配线基板K之间的间隙S形成为空气层。
凸块电极13b与安装配线基板K的配线基板侧电极垫31的连接是 倒装芯片连接(flip chip bonding)，作为此时所使用的凸块电极13b， 可以采用包括焊料凸块、金凸块、镍凸块、铜凸块、导电性树脂凸块 等金属的导电凸块。
在本实施方式的半导体装置30中，在n型半导体基板3中，因为 通过设置在机械强度优良的框部6(壁厚的部分)上的凸块电极13b 来进行与安装配线基板K的连接，所以，在安装工序中，n型半导体 基板3难以受到机械损伤。因此，可以抑制因机械损伤而引发的不必 要的载波，从而抑制暗电流的发生。
此外，因为将间隙S做成空气层，所以能够提高安装配线基板K 与n型半导体基板3之间的隔热性。在半导体装置30中，在不与安装 配线基板K的n型半导体基板3连接侧的面上设置有信号处理电路51 等(参照图41)，从信号处理电路51产生的热量经由安装配线基板K 而传达到n型半导体基板3的p+型杂质扩散区域5(光电二极管)，因 此担心使光电二极管的S/N比恶化。若按本实施方式那样，将间隙S 做成空气层，能够最小程度地控制从安装配线板K向p+型杂质扩散区 域5(光电二极管)的热流入，从而能够提高光电二极管的S/N比，并 抑制暗电流的发生。
(半导体装置的第一变形例)
图37表示的是上述半导体装置的第一变形例。
在该半导体装置30的第一变形例中，在安装配线基板K和n型半 导体基板3之间的间隙K内、填充有由含有环氧树脂、硅树脂、氨基 甲酸乙酯、丙烯等的复合材料等所构成的底层填料树脂32。通过在间 隙S内填充这种树脂而能够增强n型半导体基板3的强度，在机械强 度优良的状态下与安装配线基板K贴合。即，若采用这种结构，则可 以抑制半导体基板3发生弯曲或者变形。
其中，也可以采用各向异性导电胶片(ACF)、各向异性导电糊方 式(ACP)、非导电糊(NCP)方式的贴合来代替在倒装芯片贴合后填 充树脂的工序。
(半导体装置的第二变形例)
图38表示的是上述半导体装置的第二变形例。
在本例中，只有n型半导体基板3和安装配线基板K之间的连接 部(凸块电极13b和配线基板侧电极垫31的连接部)由底层填料树脂 32所覆盖，间隙S内形成空气层。
若采用该结构，则因为n型半导体基板3和安装配线基板K之间 的连接部通过底层填料树脂32而被增强，所以能够提高该连接部的强 度。
此外，因为间隙S形成为空气层，所以能够最小限度地抑制从安 装配线板K向p+型杂质扩散区域5(光电二极管)的热流入。
如上所述，底层填料树脂31可以通过各向异性导电胶片(ACF)、 各向异性导电糊方式(ACP)以及非导电糊(NCP)方式等实现安装。
(放射线检测器)
图39表示的是作为半导体装置的放射线检测器40的截面结构的 简图。
该放射线检测器40是在第二实施方式的背面入射型光电二极管阵 列20的光入射面IN侧接合由放射线而发光的闪烁器41的装置。
例如，通过使用与闪烁器41具有大致相等折射率的耦合树脂42， 而将闪烁器41接合在n型半导体基板3的背面，从而得到第四实施方 式的放射线检测器40。
因为闪烁器41一般比n型半导体基板3厚，所以机械强度优良， 通过将n型半导体基板3和闪烁器41接合而使n型半导体基板3的机 械强度增加，从而能够抑制n型硅基板的弯曲和变形。此外，当贴合 闪烁器41时，因为n型半导体基板3的背面是平面，所以能够很容易 涂敷耦合树脂42，当贴合闪烁器41时，能够使气泡等混入贴合面的可 能性减小。同时，也可以通过使闪烁器41在n型半导体基板3的光入 射面成长而得到本实施方式的放射线检测器。
(放射线检测器的第一变形例)
图40表示的是作为半导体装置的其他放射线检测器50的截面结 构。
放射线检测器50是在第二实施方式的背面入射型光电二极管阵列 20的光入射面IN侧连接通过放射线的入射而发光的闪烁器41，再进 一步设置支持背面入射型光电二极管阵列的安装配线基板K，安装配 线基板K介于设置在n型半导体基板3的表面的框部6的凸块电极13b 而与背面入射型光电二极管阵列20连接。
对于本实施方式的放射线检测器50来说，如果入射X线等被检测 光L，则闪烁器41发光。闪烁器41发出的荧光从光入射面入射到n 型半导体基板3。随着光的入射而在n型半导体基板3中产生载波。产 生的载波由形成在p+型杂质扩散区域5和n型半导体基板3之间的光 电二极管而检测出。检测出来的信号经由设置在框部6上的凸块电极 13b而被输出到安装配线板K。
对于该放射线检测器50来说，因为闪烁器41是贴合在n型半导 体基板3的光检测面上的，所以机械强度优异。而且，因为在安装配 线板K和n型半导体基板3之间的间隙S内设置为空气层，所以能够 最小限度地控制从安装配线板K向p+型杂质扩散区域5(光电二极管) 的热流入。
其中，也可以用底层填料树脂32充填间隙S(参照图37)。此外， 也可以用底层填料树脂覆盖凸块电极13b和安装配线基板的连接部(参 照图38)。若采用这些结构，则也可以提高背面入射型光电二极管阵列 20的机械强度。
(放射线检测器的第二变形例)
图41表示的是作为半导体装置的另外的放射线检测器60的截面 结构。
放射线检测器60仅仅在具有信号处理电路51和信号取出部52这 一点上与上述放射线检测器50有所不同。
信号处理电路51被设置在不与安装配线基板K的n型半导体基板 3连接侧的面上，与安装配线基板K倒装芯片连接或者电线连接。另 外，信号取出部52可以是插入型、扣架型、桡性型配线基板等。
对于放射线检测器60来说，因为闪烁器41贴合在n型半导体基 板3的光入射面上，所以机械强度优异。而且，因为在安装配线基板K 和n型半导体基板3的间隙S之间设置有空气层，所以能够最小限度 地控制信号处理电路51产生的热介于安装配线板K向p+型杂质扩散区 域5(光电二极管)的流入。
根据本发明得到能够保持高检测灵敏度且容易制造的背面入射型 光电二极管阵列、其制造方法、半导体装置以及放射线检测器。
如上所述，本发明的背面入射型光电二极管阵列具有由第一导电 型半导体构成的半导体基板3，对于在半导体基板3的被检测光的入射 面IN的相反面OUT侧上形成有多个光电二极管的背面入射型光电二 极管阵列来说，在半导体基板3的相反面OUT侧上以阵列状排列有凹 部4，通过在多个凹部4的底部4a上形成由第二导电型半导体构成的 第二导电型半导体区域5，以阵列状排列光电二极管。
工业实用性
本发明可以用于背面入射型光电二极管阵列、其制造方法、设置 有该背面入射型光电二极管阵列的放射线检测器等的半导体装置中。
(第一实施方式)
图1是第一实施方式的背面入射型光电二极管阵列1的平面图。 其中，背面入射型光电二极管阵列1具有“光入射面(背面)”以及与 光入射面相反侧的“相反面(表面)”，此图是从相反面一侧观察到的 背面入射型光电二极管阵列1的示意图。
背面入射型光电二极管阵列1具有n型的半导体基板3。半导体基 板3的相反面具有配置成规则的阵列状的多个凹部4。半导体基板3 的各凹部4的周围区域构成了框部6，这些框部6用来维持半导体基板 3的机械强度。在各凹部4的底部上设置有pn接合部。在各个框部6 上设置有分别与各pn接合部电连接的电极垫(凸起电极)13b。
图2表示的是图1所示的背面入射型光电二极管阵列1的II-II箭 头方向的截面图。如该图所示，被检测光L入射到半导体基板3的光 入射面IN上，通过形成在相反面OUT侧的各pn接合部2来检测在半 导体基板3内产生的载波。
即，在各凹部4的底部4a上分别形成有pn接合部(光电二极管) 2，各光电二极管隔离开空间。从而，因为在各凹部4上均形成有光电 二极管，所以排列成二维状的多个光电二极管作为整体而构成背面入 射型光电二极管阵列1。
半导体基板3具有100～350μm左右的厚度、1×1012～1× 1015/cm3左右的杂质浓度(n型)。
在半导体基板3的光入射面IN侧形成有积蓄层8。对于积蓄层8 来说，形成为n型杂质在半导体基板3内扩散，其具有1×1015～1× 1020/cm3范围的杂质浓度。将积蓄层8内的n型杂质浓度设定成比n型 半导体基板3的杂质浓度高。例如可以将积蓄层8的厚度设定为0.1～ 数μm。
在半导体基板3的光入射面IN侧形成有用于抑制被检测光L反射 的反射防止(AR)膜9。AR膜9覆盖着积蓄膜8。作为AR膜9的材 料可以使用SiO2或SiNx。作为AR膜9的结构可以使用SiO2或SiNx 的单独膜，此外，也可以使用这些膜的层积膜。
在半导体基板3的相反面OUT侧形成有p+型杂质扩散区域5。多 个第二导电型半导体区域5在各凹部4的底部4a隔离开空间。
各凹部4具有例如最大为1mm×1mm左右的开口尺寸，开口尺寸 随着从相反面OUT侧向光入射面IN侧而逐渐缩小。在该结构中，凹 部4具有侧面4b。该凹部4的侧面4b是斜面，这些斜面构成了方锥台 状。因此，可以很容易沿着该凹部4的侧面4b形成第二导电型半导体 区域5，或者在侧面4b上设置导电部件。
各凹部4的深度为2μm以上，邻接的凹部4的间隔例如为1.5mm 左右。在这些多个凹部4的底部4a上设置有p+型杂质扩散区域5，在 p+型(第二导电型)杂质扩散区域5和n型(第一导电型)半导体基板 3之间的界面部分构成了pn接合部(光电二极管)2。
p+型杂质扩散区域5内的杂质浓度为1×1015～1×1020/cm3左右。 这里，半导体基板3的光入射面IN与设置在凹部4的底部4a上的pn 接合部2的上述界面之间的距离为10～100μm左右。
围住各凹部4的框部6的厚度比各凹部4的底部4a上的半导体基 板3的厚度大。在框部6内，设置有电分离光电二极管的n+型分离区 域7。
分离区域7内的杂质浓度为1×1015～1×1020/cm3左右，分离层7 的深度例如被设定为1～数μm。
如上所述，沿着基板的厚度方向依次配置p+型杂质扩散区域5、n 型的半导体基板3、n+型的积蓄层8。使n型半导体基板3和n+型分离 区域7之间电连接。因此，为了向pn接合部2施加逆偏置电压，只需 在向p+型杂质扩散区域5施加负电位的同时、向与分离区域7和/或积 蓄层8等半导体基板3有电连接关系的n型区域施加正电位即可。另 外，正电位和负电位这样的用语是为了规定相对电位而使用的。
如果加大分离区域7的深度并使分离区域7与积蓄层8电连接， 则半导体基板3作为低杂质浓度的n型、光电二极管作为PIN光电二 极管而工作。此时，对于在半导体基板3内在过渡层均匀扩展方面， 作为PIN光电二极管的功能更加优异。
此外，半导体基板3的相反面OUT由作为绝缘膜的SiO2(电绝缘 膜)10所覆盖，而且，在框部6上，使用于将来自光电二极管的信号 输出到外部的电极垫13与半导体基板3电绝缘，即，经由SiO2膜10 来设置。该电极垫13由底凸块金属(以下称为UBM)13a和凸块电极 13b组成。
在设置于半导体基板3的相反面OUT上的SiO2膜10上形成有铝 配线12。SiO2膜10在p+型杂质扩散区域5和电极垫13之间的路线上， 电绝缘铝配线12和半导体基板3。
在覆盖SiO2膜10的凹部4的底部4a的部分上形成有接触孔11。 铝配线12的一端部通过该接触孔11与p+型杂质扩散区域5电连接。 铝配线12在覆盖SiO2膜10的底部4a以及凹部4的侧面4b的部分上 延伸，铝配线12的另一端部与电极垫13电连接。
这样一来，作为导电部件的铝配线12使p+型杂质扩散区域5和电 极垫13之间电连接。另外，虽然图中没有示出，但是用于向n型半导 体基板3施加偏置电位的电极也可以同样形成在框部6上。
然后，除了设置电极垫13的区域，在半导体基板3的相反面OUT 上均形成由SiO2或者SiNx或者聚乙烯、聚丙烯、环氧树脂等构成的钝 化膜14。
这样一来，对于第一实施方式的背面入射型光电二极管阵列1来 说，因为在形成于相反面OUT侧上的凹部4的底部4a上设置有p+型 杂质扩散区域5，所以能够缩短n型半导体基板3的光入射面IN和光 电二极管的pn接合部2的界面之间的距离(例如10～100μm)。因此， 能够抑制因彼检测光L的入射而产生的载波在移动过程中再次结合， 保持背面入射型光电二极管阵列1的高检测灵敏度。
此外，因为能够使p+型杂质扩散区域5的厚度比现有技术的薄， 所以，通过p型杂质的热扩散以及离子注入等方法而能够很容易形成 p+型杂质扩散区域5，能够比现有方法更容易地制造出背面入射型光电 二极管阵列1。
此外，因为框部6的厚度比凹部4的底部4a的n型半导体基板3 的厚度厚，所以，背面入射型光电二极管阵列1能够在实用上具有足 够的机械强度。
此外，因为积蓄层8的存在而使得在被检测光L(特别是短波长 的光)从背面侧入射到n型半导体基板3上时，能够抑制在光入射面 附近产生的载波在表面和AR涂层的界面被捕集，从而使载波有效地 向pn接合部2的方向送出。因此，能够保持背面入射型光电二极管阵 列1的高检测灵敏度。同时，即使不设置积蓄层8，背面入射型光电二 极管阵列1也具有实用上可允许程度的检测灵敏度。
而且，因为在框部6上形成有分离区域7，所以形成在各个凹部4 上的光电二极管之间被电分离，从而降低了光电二极管之间的交调失 真。其中，即使不设置分离区域7，背面入射型光电二极管阵列1也具 有实用上可允许程度的检测灵敏度。
此外，半导体基板也可以由一体形成单一半导体基板构成，此时， 因为不需要多个半导体基板，所以使制造变得更简单。
图3表示的是第一实施方式的背面入射型光电二极管阵列1的第 一变形例的背面入射型光电二极管阵列1的部分截面图。在本例中， 分离区域7被设置为跨越框部6的顶面6b的整个表面。
当在电路基板上安装背面入射型光电二极管阵列1时，框部6介 于电极垫13而易于受到机械应力。此外，凹部4和框部6的边界部分 (以下称边缘部6a)在凹部4蚀刻加工时易于受到应力。这些应力很 容易产生不需要的载波。
然而，当分离区域7覆盖了框部6的顶面6b的整个表面时，即、 当分离区域7包含有框部6的边缘部时，分离区域7能够捕获因上述 应力而产生的不需要的载波，从而能够抑制暗电流的发生。
图4表示的是第一实施方式的背面入射型光电二极管阵列1的第 二变形例的背面入射型光电二极管阵列1的部分截面图。
第二变形例的背面入射型光电二极管阵列1与图3所示的背面入 射型光电二极管阵列1相比，只是在p+型杂质扩散区域5的面积变大 这方面有所不同，其他结构都一样。p+型杂质扩散区域5从凹部4的底 部4a开始，以不覆盖分离区域7的程度延伸至凹部4的侧面4b。即， 在凹部4的侧面(斜面)4b下也形成有杂质扩散区域5。
在该背面入射型光电二极管阵列1中，因为能够扩大p+型杂质扩 散区域5的面积，所以接受因被检测光L的入射而产生的载波的面积 变大，从而可以提高光电二极管的检测灵敏度。此外，与第一变形例 相同，因为分离区域7捕获了不需要的载波，所以能够抑制暗电流的 发生。
接着，参照图5～图9，对图2所示的第一实施方式的背面入射型 光电二极管阵列1的制造方法进行说明。在制造方法中，依次进行以 下(1)～(6)的工序。
(1)基板准备工序
图5表示的是第一实施方式的背面入射型光电二极管阵列的制造 方法。
首先，准备第一半导体基板3a。
第一半导体基板3a的导电型是n型，杂质浓度为1×1012～1× 1015/cm3左右，厚度为10～200μm左右。接着，在第一半导体基板 3a的被检测光L入射面的相反面OUT侧，通过使硼等p型杂质扩散 而以阵列状构成p+型杂质扩散区域5。因此，在被检测光L入射面的 相反面上，形成以多个阵列状排列的pn接合部2，即、形成了成为光 电二极管的区域。
这样，如果采用本实施形式的制造方法，则因为能够把p+型杂质 扩散区域5的厚度做得比现有技术薄，所以能够通过p型杂质的热扩 散而形成p+型杂质扩散区域5，能够比现有方法更容易地制造出背面入 射型光电二极管阵列1。
下面，准备第二半导体基板3b。
第二半导体基板3b的导电型为n型，杂质浓度从与第一半导体基 板3a的杂质浓度范围(1×1012～1×1015/cm3左右)相同的范围中选择， 厚度为2～500μm左右。在本例中，半导体基板3a、3b的杂质浓度基 本相同。
然后，使第一半导体基板3a的形成有p+型杂质扩散区域5的面与 第二n型半导体基板3b接合(参照图5)。其中，在分别进行半导体基 板的表面活性以后，再将其彼此贴合。
(2)基板接合工序
图6表示的是半导体基板接合后的背面入射型光电二极管阵列。
通过上述接合而得到由第一半导体基板3a和第二半导体基板3b 组成的n型半导体基板3。其中，n型半导体基板3b可以在接合后通 过磨削或者研磨而得到规定厚度。即，半导体基板3b的厚度被设定为 在凹部形成时的蚀刻时，凹部的深度能够到达杂质扩散区域5的厚度。
(3)凹部形成工序
接着，对与p+型杂质扩散区域5相对应(面对)的第二半导体基 板3b的区域进行蚀刻。
图7表示的是蚀刻后的背面入射型光电二极管阵列。
通过上述蚀刻而形成凹部4、并露出p+型杂质扩散区域5。对该蚀 刻工序进行详细说明。
首先，在第二半导体基板3b的表面(被检测光L入射面的相反面 OUT)上，通过等离子CVD(chemical vapor deposition)或者低压CVD (LP-CVD)形成蚀刻掩膜(SiNx膜)。
接着，通过蚀刻来除去该SiNx膜的与杂质扩散区域5相对的半导 体基板3的区域，从而形成开口。
然后，通过使蚀刻液与蚀刻掩膜的开口内的第二半导体基板3b接 触来对第二半导体基板3b进行蚀刻。作为蚀刻液可以使用氢氧化钾 (KOH)或者氢氧化四甲基铵(TMAH)等碱性蚀刻液。通过该碱性 蚀刻来对第二半导体基板3b实施(结晶)各向异性蚀刻，其结果，露 出p+型杂质扩散区域5。
然后，除去该蚀刻掩膜(SiNx膜)。
通过以上加工，在半导体基板3(第二半导体基板3b)上，从相 反面侧OUT到光入射面IN侧，以阵列状形成开口尺寸逐渐缩小的凹 部4。在各凹部4的底部4a上露出p+型杂质扩散区域5，各凹部4之 间由框部6所划分。
(4)分离层以及覆盖要素形成工序
接着，形成分离区域7以及绝缘膜等覆盖要素。
图8表示的是形成分离区域7以及覆盖要素的背面入射型光电二 极管阵列。
首先，通过热扩散或者离子注入等方法将磷等n型杂质导入到框 部6的顶面6b的规定位置，通过这样来形成电分离各光电二极管的分 离区域7。
接着，在形成薄的热氧化膜后，通过以覆盖光入射面IN的整个表 面的方式而将砷等n型杂质扩散到0.1～数μm的深度，形成积蓄层8。
然后，通过热氧化或者CVD在半导体基板3的相反面OUT上形 成作为表面保护膜的SiO2膜(电绝缘层)10。此外，同时在半导体基 板3的光入射面IN上形成由SiO2膜构成的AR膜9。
(5)配线形成工序
接着，形成铝配线12。
图9表示的是形成铝配线12的背面入射型光电二极管阵列。
首先，通过除去存在于凹部4的底部4a上的一部分SiO2膜10而 形成接触孔11。接着，进行在设置于表面侧的SiO2膜10上形成铝配 线12的工序。
对于铝配线12来说，其一端部经由接触孔11与p+型杂质扩散区 域5连接，并经过凹部4的底部4a以及凹部4的侧面4b，其另一端部 被图案化至框部6的顶面6b。这里，导电部件并不局限于铝配线12， 只要是导电性材料构成的配线都可以，例如可以使用铜配线、金配线 等。
(6)电极垫形成工序
接着，形成电极垫。
图2表示的是形成有电极垫的背面入射型光电二极管阵列。
首先，在n型半导体基板3的相反面OUT上形成钝化膜14。这里， 作为钝化膜14，可以使用通过等离子CVD形成的SiNx膜或者SiO2膜、 或者聚乙烯、丙烯、环氧树脂、氨基甲酸乙酯以及包括其的复合材料。
接着，除去框部6的形成电极垫13区域的钝化膜14，将电极垫 13与铝配线12连接。即，在形成于框部6的顶面6b(参照图9)上的 铝配线12上形成UBM13a，在该UBM13a上形成凸块电极13b。经过 这样的工序，就能够得到第一实施方式的背面入射型光电二极管阵列 1。
其中，UBM13a是用于改善铝配线12和凸块电极13b的接合性而 设置的。即，当作为凸块电极13b使用焊料时，因为相对铝配线12的 焊接的接合性差，所以经由UMB13a来接合铝配线12和凸块电极13b。 虽然UMB13a是通过非电解施镀法而形成Ni-Au，但是，使用剥离(lift off)法也能够得到Ti-Pt-Au或者Cr-Au。
此外，通过焊料球搭载法或者印刷法而在UBM13a部分上形成焊 料，通过回流而得到凸块电极13b。作为凸块电极13b并不局限于焊料， 只要是含有金凸块、镍凸块、铜凸块、导电性树脂凸块等金属的导电 凸块都可以。
(第二实施方式)
图10是表示第二实施方式的背面入射型光电二极管阵列20的截 面结构的简图。
下面，对第二实施方式的背面入射型光电二极管阵列20与第一实 施方式的背面入射型光电二极管阵列1的不同点进行说明。
对于第二实施方式的背面入射型光电二极管阵列20来说，在利用 凹部4的侧面4b、将p+型杂质扩散区域5设置为从凹部4的底部4a 经过凹部4的侧面4b而一直延伸至框部6的边缘部分6a这一点上， 与第一实施方式不同。即，在背面入射型光电二极管阵列20上，p+型 杂质扩散区域5被设置为从底部4a一直延伸至框部6的顶面6b的一 部分上，从而使接受半导体基板3内产生的载波的面积增大。
在背面入射型光电二极管阵列20中，表面由SiO2膜10所覆盖。 在覆盖延伸至框部6的边缘部6a的部分的p+型杂质扩散区域5的SiO2 膜10上，设置有通向该p+型杂质扩散区域5的接触孔11。然后，作为 用于将来自光电二极管的信号向外部输出的导电部件的铝配线12被设 置在框部6上，并经由接触孔11而与p+型杂质扩散区域5电连接。该 铝配线12介于设置在框部6上的电极垫13和p+型杂质扩散区域5之 间。
同时，第二实施方式的背面入射型光电二极管阵列的其他结构与 第一实施方式的结构相同。
对于第二实施方式的背面入射型光电二极管阵列20来说，因为将 p+型杂质扩散区域5设置在包括形成于表面侧的凹部4的底部4a的区 域上，所以能够缩短被检测光L入射的n型半导体基板3的光入射面 与光电二极管的pn接合部2(界面)之间的距离。因此，能够抑制因 被检测光L的入射而产生的载波在移动过程中的再次结合，能够保持 背面入射型光电二极管阵列20的高检测灵敏度。
此外，因为能够使p+型杂质扩散区域5的厚度比现有技术薄，所 以，可以通过p型杂质的热扩散形成p+型杂质扩散区域5，从而能够 比现有方法更容易地制造出背面入射型光电二极管阵列20。
此外，在n型半导体基板3的表面上，以阵列状形成有多个凹部4， 凹部4形成为具有比凹部4的底部4a的n型半导体基板3的厚度厚的 框部6。因为该框部6的存在而能够使背面入射型光电二极管阵列20 的机械强度具有在实用上充分满足的强度。
此外，当被检测光L从背面侧(特别是短波长的光)入射到n型 半导体基板3时，因为积蓄层8的存在而能够抑制在背面附近产生的 载波在表面和AR涂层的界面被捕获，从而有效地将载波向pn接合部 2方向送出，因此，能够保持背面入射型光电二极管阵列20的高检测 敏感度。其中，即使不设置积蓄层8，背面入射型光电二极管阵列1 也具有在实用上可容许程度的检测敏感度。
此外，因为在框部6上形成分离区域7，所以使在各凹部4上形成 的光电二极管彼此电分离，从而降低光电二级管彼此之间的交调失真。 其中，即使不设置分离区域7，背面入射型光电二极管阵列1也具有实 用上可容许程度的检测敏感度。
此外，因为p+型杂质扩散区域5延伸至框部6的边缘部分6a、并 在顶面6b上形成，所以能够将接触孔11设置在框部6的顶面6b上。 其结果，因为没有必要在凹部4的底部4a或者侧壁4b上形成电连接 p+型杂质扩散区域5和电极垫13的铝配线12，而只需在框部6上形成 即可，所以使得铝配线12的形成工序变得容易。
而且，在背面入射型光电二极管阵列20中，p+型杂质扩散区域5 在机械强度低的框部6的边缘部分6a上延伸形成。因此，虽然在安装 时经由电极垫13而容易受到机械应力的框部6以及在蚀刻加工时容易 受到应力的框部6的边缘部中，因这些应力而易于产生不需要的载波， 但是，能够捕获这些不需要的载波来抑制暗电流的发生。
(第二实施方式的背面入射型光电二极管阵列的制造方法)
接着，参照图11～图18对图10所示的第二实施方式的背面入射 型光电二极管阵列20的制造方法进行说明。在该制造方法中，依次进 行以下(1)～(9)的工序。
(1)基板准备工序
图11表示的是半导体基板。
首先，准备杂质浓度为1×1012～1×1015/cm3左右、厚度为300～ 600μm左右的n型半导体基板3。
(2)绝缘膜形成工序
图12表示的是形成绝缘膜的半导体基板。
接着，通过热氧化n型半导体基板3而在半导体基板3的相反面 OUT以及光入射面IN上分别形成绝缘膜(SiO2膜)21a、21b。绝缘膜 21a、21b也可以使用CVD法或者喷镀法等形成。
(3)分离区域以及除气层形成工序
图13表示的是形成有分离区域7以及除气层22的半导体基板。
首先，在n型半导体基板3的相反面OUT侧上，在对应分离区域 7的部分的SiO2膜21a(参照图12)上，通过照片平板印刷术形成开 口。同样地，在n型半导体基板3的光入射面IN侧除去SiO2膜21b(参 照图12)。
然后，通过使磷在n型半导体基板3的相反面OUT的多个区域 和光入射面IN的整个表面进行热扩散来形成杂质浓度为1×1015～1× 1020/cm3左右的分离区域7和除气层22。此外，通过热氧化半导体基 板3而形成分别覆盖分离区域7侧的相反面OUT和除气层22侧的光 入射面IN的SiO2膜23a、23b。其中，也可以使用预先使n型杂质浓 度扩散为1×1015～1×1020/cm3左右的扩散片来取代形成除气层22的 过程。
如上所述，分别在n型半导体基板3的相反面OUT侧形成分离光 电二极管的分离区域7、在光入射面IN侧形成用于吸取n型半导体基 板3的晶体缺陷的除气层22。
(4)杂质扩散层形成工序
图14表示的是形成有杂质扩散区域24的半导体基板。
首先，在n型半导体基板3的相反面OUT侧上，使硼等p型杂质 扩散，从而形成p+型杂质扩散区域24。p+型杂质扩散区域24与分离区 域7隔开规定间隔而邻接形成。同时，杂质扩散区域24在后面进行的 形成凹部4的工序(参照图16)中被蚀刻，成为存在于从包括凹部4 的侧面4b到框部6的边缘部分6a区域的p+型杂质扩散区域5。
对制造过程进行具体揭示。在n型半导体基板3的相反面OUT侧 上，在SiO2膜23a(参照图13)上通过实施照片平板印刷术而形成杂 质扩散层形成用的开口。通过从该开口使硼等p型杂质在半导体基板3 内扩散而形成杂质浓度为1×1015～1×1020/cm3左右的p+型杂质扩散 区域24，通过热氧化半导体基板3而分别形成覆盖杂质扩散区域24 的表面以及除气层22的SiO2膜25a、25b。
接着，通过研磨半导体基板3的光入射面IN侧来除去SiO2膜25b 以及除气层22。
(5)SiNx膜形成工序
图15表示的是形成有SiNx膜26a、26b的半导体基板。
首先，在半导体基板3的相反面OUT以及光入射面IN上，通过 LP-CVD法形成SiNx膜26a、26b。然后，通过蚀刻工程除去在后面 工序中成为凹部4的预定区域的SiNx膜26a和SiO2膜25a(除去工序)。
(6)凹部形成工序
图16表示的是形成凹部4的半导体基板。
首先，在上述除去工序中，在除去了SiNx膜26a和SiO2膜25a的 半导体基板3的相反面OUT侧表面区域上，通过使用氢氧化钾水溶液 等碱性蚀刻法来实施各向异性蚀刻，从而形成凹部4以及框部6。
这里，将各向异性蚀刻的蚀刻深度设定为至少在2μm以上。因此， 在半导体基板3的相反面侧上形成开口尺寸从相反面OUT侧向光入射 面IN侧逐渐缩小的凹部4。
然后，在通过各向异性蚀刻而露出凹部4的底部4a以及侧面4b 上，使硼等p型杂质扩散，然后，进行热氧化。因此，从框部6的边 缘部分6a、经过凹部4的侧面4b、再到凹部4的底部4a而形成p+型 杂质扩散区域5，其表面由SiO2膜27a所覆盖。即，通过该工序而形 成成为光电二极管的区域。
如上所述，在当安装时易受机械应力的框部6和当蚀刻加工时易 受应力的框部6的边缘部分上，因为这些应力而很容易产生不需要的 载波。然而，因为将p+型杂质扩散区域5设置成从底部4a开始一直延 伸至凹部4和框部6的边缘部分6a，所以能够捕获那些不需要的载波， 并抑制暗电流的发生。
此外，因为能够将p+型杂质扩散区域5的厚度做成比现有技术薄， 所以能够通过p型杂质的热扩散而形成p+型杂质扩散区域5，并且能 够比现有方法更加容易地制造出背面入射型光电二极管阵列20(参照 图10)。
(7)积蓄层形成工序
图17表示的是形成有积蓄层8的半导体基板3。
首先，除去用作蚀刻掩膜的SiNx膜26a、26b(参照图16)，在n 型半导体基板3的光入射面IN侧形成氧化膜后，经由该氧化膜向半导 体基板3内离子注入砷，然后，热氧化半导体基板3。通过这些工序来 形成积蓄层8。
而且，一旦通过热氧化而除去了在半导体基板3的光入射面IN侧 形成的SiO2膜后，通过再次热氧化光入射面而形成由SiO2构成的AR 膜9。
(8)配线形成工序
图18表示的是形成铝配线12的半导体基板。
首先，在存在于SiO2膜27a的框部6的顶部6b的部分上，形成 直至p+型杂质扩散区域5的接触孔11。接着，在框部6上对铝配线12 进行布线。
这样，若采用本实施方式的制造方法，则因为p+型杂质扩散区域 5被设置为能够延伸至框部6的顶面6b，所以能够在框部6上形成接 触孔11。因此，因为能够只在框部6上进行接触孔11和铝配线12的 配线，所以不需要向凹部4的底部4a和侧面4b进行照片平板印刷过 程，从而使过程变得非常简单。
此外，因为不需要向因为厚度薄而机械强度低的凹部4进行布线， 所以减少了应力。
(9)电极形成工序
最后，如图10所示，在n型半导体基板3的相反面OUT侧，除 了形成有UBM13a的区域，均形成钝化膜14。然后，通过在设置于框 部6上的铝配线12上形成UBM13a，并在UBM13a上形成凸块电极 13b，而得到第二实施方式的背面入射型光电二极管阵列20。
(第三实施方式)
对于第三实施方式的背面入射型光电二极管阵列来说，是在第一 或者第二实施方式的背面入射型光电二极管阵列1中，半导体基板3 由两片半导体基板3a、3b构成的，以第一n型半导体基板3a和第二n 型半导体基板3b的结晶方位不同的方式贴合两半导体基板3a、3b而 形成背面入射型光电二极管阵列。
例如，准备结晶面(111)的n型的第一半导体基板3a，再将结晶 面(100)或者(110)的n型的第二半导体基板3b贴合在n型的第一 半导体基板3a上。
因此，在碱性蚀刻n型的第二半导体基板3b时，与(100)面或 (110)面相比，因为(111)面的蚀刻速度非常慢，所以能够在形成 于n型第一半导体基板3a上的p+型杂质扩散区域5露出的阶段很容易 地停止蚀刻。
若采用第三实施方式的光电二极管，则在距表面规定深度的位置 上，n型半导体基板3的结晶取向在表面侧和背面侧交差，对于凹部4 来说，从表面侧蚀刻n型半导体基板3，然后，通过进行同样的工序而 能够得到背面入射型光电二极管阵列1。
即，在第三实施方式中，使第一实施方式的两个半导体基板3a、 3b的面取向不同。
此外，在第三实施方式中，由两个半导体构成第二实施方式的一 个半导体基板3，同时，在第二实施方式的背面入射型光电二极管阵列 20的制造方法中，作为硅基板使用了在第一实施方式中所示的硅接合 (贴合)基板。
若采用第三实施方式的制造方法，则基本上与第一实施方式一样， 能够很容易进行蚀刻深度的控制，当适用于第一实施方式中的面取向 不同的半导体基板的情况，预先把形成有PN接合部的半导体基板进行 接合，当适用于第二实施方式的不同面取向的半导体基板的情况下， 在两基板接合之后通过蚀刻而形成凹部4，然后，进行形成p+型杂质扩 散区域5的工序。
在该硅的接合基板上，例如可以用SOI(silicon on insulator)片和 SOS(silicon on silicon)片等结晶取向交差的硅片的贴合、硅外延(epi) 片和硅片的贴合等。
在如上所述由两个半导体基板构成第一实施方式的背面入射型光 电二极管阵列中的半导体基板的情况下的背面入射型光电二极管阵列 的制造方法中，仅仅是使半导体基板3a、3b的面取向不同。
此外，通过图19～图26对如上所述的由两个半导体基板构成第二 实施方式的背面入射型光电二极管阵列半导体基板的情况下的背面入 射型光电二极管阵列的制造方法进行说明。在该制造方法中依次实施 以下(1)～(9)的工序。
(1)基板准备工序
图19是用于对第三实施方式的背面入射型光电二极管阵列的制 造方法进行说明的图。
首先，准备第一和第二半导体基板3a、3b。第一半导体基板3a是 n型的(111)硅基板，第二半导体基板3b是n型的(100)硅基板。 即，对于半导体基板3a、3b来说，使彼此相对的面的结晶取向不同。
(2)基板贴合工序
图20表示的是由半导体基板3a、3b构成的半导体基板3。
当活性化第一以及第二半导体基板3a、3b的相对面以后，根据需 要对第一以及第二半导体基板3a、3b进行加热，并向其厚度方向施加 压力，使其粘贴来进行接合。
其中，该表面活性可以在真空下通过向半导体基板的相对面进行 离子照射等来进行。若在真空中通过氩(Ar)等惰性气体的电子束对 基板表面进行蚀刻，则能够除去基板的表面层。除去了表面层的半导 体基板的新的表面成为具有与其它原子结合力强的活性状态。若第一 以及第二半导体基板表面彼此在真空中重合，则能够接合。该方法称 为表面活性化接合(Surface Activated Bonding：SAB)。
(3)分离区域以及杂质扩散区域形成工序
图21表示的是形成有分离区域以及杂质扩散区域的半导体基板。
在半导体基板3的相反面OUT侧上形成n型的分离区域7。在n 型的半导体基板3的相反面OUT侧，在与分离区域7相对应的部分的 SiO2膜上通过照片平板印刷术而形成开口。同样，在n型半导体基板3 的光入射面IN侧除去SiO2膜。然后，在n型半导体基板3的相反面 OUT侧，通过使磷热扩散而形成杂质浓度为1×1015～1×1020/cm3左右 的分离区域7，进一步地，通过热氧化半导体基板3而形成覆盖分离区 域7侧的基板相反面OUT的SiO2膜。
然后，蚀刻该SiO2膜的规定区域，以此形成作为掩膜的p+型杂质 扩散区域24，接着，研磨光入射面。分离区域7与邻接的杂质扩散区 域24之间被电分离。即，在n型半导体基板3的相反面OUT侧，使 硼等p型杂质扩散来形成p+型杂质扩散区域24。p+型杂质扩散区域24 与分离区域7隔开规定间隔而邻接形成。然后，进行退火和热扩散， 从而在相反面OUT上形成SiO2膜25a。
(4)SiNx膜形成工序
图22表示的是形成有SiNx膜26a、26b的半导体基板。
首先，在半导体基板3的相反面OUT以及光入射面IN上，通过 LP-CVD法形成SiNx膜26a、26b。然后，通过蚀刻工序除去在后续工 序中成为凹部4的预定区域的SiNx膜26a和SiO2膜25a(除去工序)。
(5)凹部形成工序
图23表示的是形成有凹部4的半导体基板。
首先，在上述除去工序中，在除去了SiNx膜26a和SiO2膜25a的 半导体基板的表面区域上，通过使用氢氧化钾水溶液的碱蚀刻法来实 施各向异性蚀刻，从而形成凹部4以及框部6。其中，除去全部露出的 SiNx膜26a、26b。
这里，将各向异性蚀刻的蚀刻深度设定为2μm以上。因此，在半 导体基板3的相反面OUT侧形成有从相反面OUT侧向光入射面IN侧 开口尺寸逐渐缩小的凹部4。
(6)杂质扩散层形成工序
图24表示的是形成有杂质扩散层5的半导体基板。
通过热扩散法或者离子注入法向因为各向异性蚀刻而露出的凹部 4的底部4a以及侧面4b上添加硼等p型杂质。因此，在从框部6的边 缘部分6a经过凹部4的侧面4b并直至凹部4的底部4a上形成p+型杂 质扩散区域5。所添加的杂质通过适当时期的退火而活性化。
即，通过该工序而形成作为光电二极管的区域。因为p+型杂质扩 散区域5从底部4a到凹部4和框部6的边缘部分6a延伸设置，所以 能够捕获不需要的载波，并抑制暗电流的发生。
(7)积蓄层形成工序
图25表示的是形成有积蓄层8的半导体基板。
若进行半导体基板3的热氧化，则其表面由SiO2膜27a所覆盖。
除去作为蚀刻掩膜用的SiNx膜26a、26b(参照图22)，然后，在 n型半导体基板3的光入射面IN侧形成氧化膜后，经由该氧化膜向半 导体基板3内离子注入砷，接着，热氧化半导体基板3。通过这些工序 而形成积蓄层8。
而且，一旦除去了因热氧化而在n型半导体基板3的背面侧形成 的SiO2膜后，通过再次氧化光入射面IN而形成AR膜9。
(8)配线形成工序
图26表示的是形成有铝配线12的半导体基板。
首先，在SiO2膜27a的存在于底部4a的部分上形成直至p+型杂质 扩散区域5的接点孔11。接着，在框部6上进行铝配线12的布线。
(9)电极形成工序
最后，与图2所示的相同，在n型半导体基板3的相反面侧上， 除了形成有UBM13a的区域，其余均形成有钝化膜14。然后，通过在 设置于框部6上的铝配线12上形成UBM13a，在UBM13a上形成凸块 电极13b而得到第三实施方式的背面入射型光电二极管阵列20。同时， 也可以在位于框部6的顶面的绝缘膜27a上设置接触孔，介于该接触 孔来连接杂质扩散区域5和凸块电极13b。
(第四实施方式)
第四实施方式的背面入射型光电二极管阵列是在第一或者第二实 施方式的背面入射型光电二极管阵列1中，在第一半导体基板3a和第 二半导体基板3b之间设置SiO2等绝缘层(蚀刻停止层)。例如，第二 半导体基板3b的表而上具有绝缘层，半导体基板3经由该绝缘层来接 合第二半导体基板3b和第一半导体基板3a。即，在接合面上形成绝缘 层。同时，也可以在第一半导体基板3a的接合面上形成绝缘层。
在本例中，并不是通过上述基板面方位的不同来控制由蚀刻而形 成的凹部的深度，而是通过绝缘层(蚀刻停止层)来控制凹部的深度。
这里，作为绝缘层的SiO2膜不被碱所蚀刻。换句话说，蚀刻停止 层针对特定的蚀刻液(例如KOH水溶液)有耐蚀刻性。此时，在上述 凹部形成工序中，当对第二半导体基板3b进行碱蚀刻时，因为SiO2 膜不被碱蚀刻，所以能够很容易通过SiO2膜来停止蚀刻。
若采用第四实施方式，则背面入射型光电二极管阵列因为在距离 表面规定深度的位置上有SiO2膜(蚀刻停止膜)，所以能够通过从表面 侧蚀刻半导体基板3来形成凹部4，当除去底部4a的SiO2膜后，通过 进行相同的工序而能够得到背面入射型光电二极管阵列1。
对于由上述两个半导体基板构成第一实施方式的背面入射型光电 二极管阵列的半导体基板、并在其间介入有绝缘层的背面入射型光电 二极管阵列的制造方法来说，绝缘层只介于一方的半导体基板的接合 面上。
此外，使用图27～图33，对在由上述两个半导体基板构成第二实 施方式的背面入射型光电二极管阵列的半导体基板、并在两者之间介 入有绝缘层的背面入射型光电二极管阵列的制造方法进行说明。在该 制造方法中，依次实行以下(1)～(9)的工序。
(1)基板准备工序
图27是对第四实施方式的背面入射型光电二极管阵列的制造方 法进行说明的图。
首先，准备第一以及第二半导体基板3a、3b。第一半导体基板3a 为n型的(100)硅基板，第二半导体基板3b为n型的(100)硅基板。 在一方半导体基板3a的相反面上形成有绝缘层(蚀刻停止层)E。其 中，也可以使这些半导体基板的半导体基板3a、3b彼此相反的面的结 晶的面取向不同。
(2)基板贴合工序
图28表示的是由半导体基板3a、3b构成的半导体基板3。
当活性化第一以及第二半导体基板3a、3b的相反面后，根据需要 对第一以及第二半导体基板3a、3b进行加热，并沿着其厚度方向施加 压力，使其贴合来进行接合。其中，该表面活性的方法与上述方法相 同。
(3)分离区域以及杂质扩散区域形成工序
图29表示的是形成有分离区域7以及杂质扩散区域24的半导体 基板。该工序与第三实施方式的分离区域以及杂质扩散区域的形成工 序相同。
(4)SiNx膜形成工序
图30表示的是形成有SiNx膜26a、26b的半导体基板。该工序与 第三实施方式的分离区域以及杂质扩散区域形成工序相同，包括部分 除去SiNx膜26a和SiO2膜25a的工序。
(5)凹部形成工序
图31表示的是形成有凹部4的半导体基板。
首先，在上述除去工序中，在除去了SiNx膜26a和SiO2膜25a的 半导体基板的表面区域上，通过使用氢氧化钾水溶液等的碱性蚀刻法 来实施各向异性蚀刻，从而形成凹部4以及框部6。其中，将露出的 SiNx膜26a、26b全部除去。该蚀刻在绝缘层露出时停止。这里，将各 向异性蚀刻的蚀刻深度设定为第二半导体基板3b的厚度(至少为2μ m以上)。
在该工序中，在半导体基板3的相反面OUT侧形成有开口尺寸从 相反面OUT侧向光入射面IN侧逐渐缩小的凹部4。
(6)杂质扩散区域形成工序
图32表示的是形成杂质扩散区域5以及积蓄层8的半导体基板。 在进行扩散之前，预先通过蚀刻完全除去凹部4的底部4a的绝缘层E。
在通过各向异性蚀刻而露出的凹部4的底部4a以及侧面4b上， 通过扩散法或者离子注入法来添加硼等p型杂质。将所添加的杂质在 适当时期进行退火。从而，从框部6的边缘部分6a、经过凹部4的侧 面4b、并直至凹部4的底部4a而形成有p+型杂质扩散区域5。即，通 过该工序而形成作为光电二极管的区域。因为p+型杂质扩散区域5被 设置为从底部4a延伸至凹部4和框部6的边缘部分6a，所以能够捕获 不需要的载波，抑制暗电流的发生。
(7)积蓄层形成工序
若进行半导体基板3的热氧化，则其表面由SiO2膜27a所覆盖。
首先，除去作为蚀刻掩膜用的SiNx膜26a、26b(参照图30)，在 n型半导体基板3的光入射面侧，当形成氧化膜以后，经由该缓冲氧化 膜而在半导体基板3内离子注入砷，接着，热氧化半导体基板3，从而 形成积蓄层8以及AR膜9。该积蓄层形成工序与第三实施方式的积蓄 层形成工序相同。
(8)配线形成工序
图33表示的是形成有铝配线12的半导体基板。该配线形成工序 与第三实施方式的配线形成工序相同。
首先，在SiO2膜27a的存在p+型杂质扩散区域5(或者框部6的 顶面6b)的部分上，形成直至p+型杂质扩散区域5的接触孔11。然后， 在框部6的顶面上形成接触孔，并在框部6上进行铝配线12的布线。
(9)电极形成工序
最后，与图2所示的相同，在n型半导体基板3的相反面侧上， 除了形成有UBM13a的区域，其余均形成钝化膜14。然后，在设置于 框部6上的铝配线12上形成UBM13a，通过在UBM13a上形成凸块电 极13b而能够得到第四实施方式的背面入射型光电二极管阵列。其中， 关于本实施方式，图2表示的是省略绝缘层E的标记和记载的背面入 射型光电二极管阵列。
其中，当在凹部4的侧面上也设置有杂质扩散区域5时，由于绝 缘层的原因，在位于框部6的顶面的绝缘膜27a上也设置了接触孔， 有必要经由该接触孔连接杂质扩散区域5和凸块电极13b。
其中，也可以只将凹部4的底部作为杂质扩散区域5。此时，不需 要设置框部6的顶面的接触孔。此外，n侧电极的取出与其他实施方式 相同，只需在如图1所示的凸块电极37的位置、在绝缘膜27a上开设 接触孔来形成凸块电极即可。但是，为了电连接第一以及第二半导体 基板，在本实施例中，在围在四个光电二极管内的电极7的位置上制 成小的凹部、并用铝线进行连接是必要的。
(第五实施方式)
图34表示的是第五实施方式的背面入射型光电二极管阵列的截 面结构。
对于该背面入射型光电二极管阵列来说，第一以及第二半导体基 板3a、3b经由接合面J来进行接合，与使用图19～图26所说明的第 三实施方式的光电二极管相比，杂质扩散区域5的面积变小。在本例 中，只在凹部4的底部4a上形成杂质扩散区域5。本发明很明显可以 这样构成。
(第六实施方式)
图35表示的是第六实施方式的背面入射型光电二极管阵列截面结 构。
对于该背面入射型光电二极管阵列来说，第一以及第二半导体基 板3a、3b介于蚀刻停止层(绝缘层)E来贴合，与使用图27～图33 所说明的第四实施方式的光电二极管相比，杂质扩散区域5的面积变 小。即，在本例中，只在凹部4的底部上形成杂质扩散区域5。本发明 很明显可以这样构成。
如上所述，作为半导体基板，可以使用接合结晶取向交差的两片 半导体基板而形成的半导体基板，介于蚀刻停止层接合两片半导体基 板而形成的半导体基板，或者介于绝缘层接合两片半导体基板而形成 的半导体基板，此时，能够很容易控制蚀刻深度。此外，也可以如第 一实施方式所示，预先接合形成有PN接合部2的半导体基板，然后再 形成凹部；也可以如第二实施方式所示，当形成有凹部后再形成PN接 合部2。
(半导体装置)
图36表示的是半导体装置30的截面结构的简图。
半导体装置30是将第二实施方式的背面入射型光电二极管阵列 20与安装配线基板K电连接的装置。即，在半导体装置30中，安装 配线基板K被设置在框部6上，并介于设置在n型半导体基板3的相 反面上的电极13b与背面入射型光电二极管阵列20连接。
此外，在第三实施方式的半导体装置30中，在n型半导体基板3 的相反面和安装配线基板K之间的间隙S形成为空气层。
凸块电极13b与安装配线基板K的配线基板侧电极垫31的连接是 倒装芯片连接(flip chip bonding)，作为此时所使用的凸块电极13b， 可以采用包括焊料凸块、金凸块、镍凸块、铜凸块、导电性树脂凸块 等金属的导电凸块。
在本实施方式的半导体装置30中，在n型半导体基板3中，因为 通过设置在机械强度优良的框部6(壁厚的部分)上的凸块电极13b 来进行与安装配线基板K的连接，所以，在安装工序中，n型半导体 基板3难以受到机械损伤。因此，可以抑制因机械损伤而引发的不必 要的载波，从而抑制暗电流的发生。
此外，因为将间隙S做成空气层，所以能够提高安装配线基板K 与n型半导体基板3之间的隔热性。在半导体装置30中，在不与安装 配线基板K的n型半导体基板3连接侧的面上设置有信号处理电路51 等(参照图41)，从信号处理电路51产生的热量经由安装配线基板K 而传达到n型半导体基板3的p+型杂质扩散区域5(光电二极管)，因 此担心使光电二极管的S/N比恶化。若按本实施方式那样，将间隙S 做成空气层，能够最小程度地控制从安装配线板K向p+型杂质扩散区 域5(光电二极管)的热流入，从而能够提高光电二极管的S/N比，并 抑制暗电流的发生。
(半导体装置的第一变形例)
图37表示的是上述半导体装置的第一变形例。
在该半导体装置30的第一变形例中，在安装配线基板K和n型半 导体基板3之间的间隙K内、填充有由含有环氧树脂、硅树脂、氨基 甲酸乙酯、丙烯等的复合材料等所构成的底层填料树脂32。通过在间 隙S内填充这种树脂而能够增强n型半导体基板3的强度，在机械强 度优良的状态下与安装配线基板K贴合。即，若采用这种结构，则可 以抑制半导体基板3发生弯曲或者变形。
其中，也可以采用各向异性导电胶片(ACF)、各向异性导电糊方 式(ACP)、非导电糊(NCP)方式的贴合来代替在倒装芯片贴合后填 充树脂的工序。
(半导体装置的第二变形例)
图38表示的是上述半导体装置的第二变形例。
在本例中，只有n型半导体基板3和安装配线基板K之间的连接 部(凸块电极13b和配线基板侧电极垫31的连接部)由底层填料树脂 32所覆盖，间隙S内形成空气层。
若采用该结构，则因为n型半导体基板3和安装配线基板K之间 的连接部通过底层填料树脂32而被增强，所以能够提高该连接部的强 度。
此外，因为间隙S形成为空气层，所以能够最小限度地抑制从安 装配线板K向p+型杂质扩散区域5(光电二极管)的热流入。
如上所述，底层填料树脂31可以通过各向异性导电胶片(ACF)、 各向异性导电糊方式(ACP)以及非导电糊(NCP)方式等实现安装。
(放射线检测器)
图39表示的是作为半导体装置的放射线检测器40的截面结构的 简图。
该放射线检测器40是在第二实施方式的背面入射型光电二极管阵 列20的光入射面IN侧接合由放射线而发光的闪烁器41的装置。
例如，通过使用与闪烁器41具有大致相等折射率的耦合树脂42， 而将闪烁器41接合在n型半导体基板3的背面，从而得到第四实施方 式的放射线检测器40。
因为闪烁器41一般比n型半导体基板3厚，所以机械强度优良， 通过将n型半导体基板3和闪烁器41接合而使n型半导体基板3的机 械强度增加，从而能够抑制n型硅基板的弯曲和变形。此外，当贴合 闪烁器41时，因为n型半导体基板3的背面是平面，所以能够很容易 涂敷耦合树脂42，当贴合闪烁器41时，能够使气泡等混入贴合面的可 能性减小。同时，也可以通过使闪烁器41在n型半导体基板3的光入 射面成长而得到本实施方式的放射线检测器。
(放射线检测器的第一变形例)
图40表示的是作为半导体装置的其他放射线检测器50的截面结 构。
放射线检测器50是在第二实施方式的背面入射型光电二极管阵列 20的光入射面IN侧连接通过放射线的入射而发光的闪烁器41，再进 一步设置支持背面入射型光电二极管阵列的安装配线基板K，安装配 线基板K介于设置在n型半导体基板3的表面的框部6的凸块电极13b 而与背面入射型光电二极管阵列20连接。
对于本实施方式的放射线检测器50来说，如果入射X线等被检测 光L，则闪烁器41发光。闪烁器41发出的荧光从光入射面入射到n 型半导体基板3。随着光的入射而在n型半导体基板3中产生载波。产 生的载波由形成在p+型杂质扩散区域5和n型半导体基板3之间的光 电二极管而检测出。检测出来的信号经由设置在框部6上的凸块电极 13b而被输出到安装配线板K。
对于该放射线检测器50来说，因为闪烁器41是贴合在n型半导 体基板3的光检测面上的，所以机械强度优异。而且，因为在安装配 线板K和n型半导体基板3之间的间隙S内设置为空气层，所以能够 最小限度地控制从安装配线板K向p+型杂质扩散区域5(光电二极管) 的热流入。
其中，也可以用底层填料树脂32充填间隙S(参照图37)。此外， 也可以用底层填料树脂覆盖凸块电极13b和安装配线基板的连接部(参 照图38)。若采用这些结构，则也可以提高背面入射型光电二极管阵列 20的机械强度。
(放射线检测器的第二变形例)
图41表示的是作为半导体装置的另外的放射线检测器60的截面 结构。
放射线检测器60仅仅在具有信号处理电路51和信号取出部52这 一点上与上述放射线检测器50有所不同。
信号处理电路51被设置在不与安装配线基板K的n型半导体基板 3连接侧的面上，与安装配线基板K倒装芯片连接或者电线连接。另 外，信号取出部52可以是插入型、扣架型、桡性型配线基板等。
对于放射线检测器60来说，因为闪烁器41贴合在n型半导体基 板3的光入射面上，所以机械强度优异。而且，因为在安装配线基板K 和n型半导体基板3的间隙S之间设置有空气层，所以能够最小限度 地控制信号处理电路51产生的热介于安装配线板K向p+型杂质扩散区 域5(光电二极管)的流入。
根据本发明得到能够保持高检测灵敏度且容易制造的背面入射型 光电二极管阵列、其制造方法、半导体装置以及放射线检测器。
如上所述，本发明的背面入射型光电二极管阵列具有由第一导电 型半导体构成的半导体基板3，对于在半导体基板3的被检测光的入射 面IN的相反面OUT侧上形成有多个光电二极管的背面入射型光电二 极管阵列来说，在半导体基板3的相反面OUT侧上以阵列状排列有凹 部4，通过在多个凹部4的底部4a上形成由第二导电型半导体构成的 第二导电型半导体区域5，以阵列状排列光电二极管。
工业实用性
本发明可以用于背面入射型光电二极管阵列、其制造方法、设置 有该背面入射型光电二极管阵列的放射线检测器等的半导体装置中。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种利用光子学技术实现微波信号镜像抑制混频的装置 | 2020-05-14 | 642 |
| 一种光子学宽带微波IQ调制的方法 | 2020-05-12 | 414 |
| 光子学宽带微波单边带调制的方法 | 2020-05-12 | 96 |
| 一种可调谐多输出微波信号的光子学产生装置 | 2020-05-13 | 883 |
| 正倒置一体化显微光子学系统 | 2020-05-12 | 911 |
| 一种基于光子学的宽带调频微波信号生成方法及装置 | 2020-05-14 | 325 |
| 一种回音壁模式光子学器件及其制备方法 | 2020-05-12 | 937 |
| 张应变半导体光子发射和检测装置和集成的光子学系统 | 2020-05-14 | 606 |
| 一种多单元多参数纳米光子学传感特性检测系统及方法 | 2020-05-14 | 63 |
| 基于微波光子学的超宽带大动态变频通道 | 2020-05-13 | 484 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
光子学热门专利
QQ群二维码
意见反馈
意见反馈