LCOS芯片像素器件结构及其制备方法
阅读：813发布：2021-09-29
专利汇可以提供LCOS芯片像素器件结构及其制备方法专利检索，专利查询，专利分析的服务。并且LCOS芯片 像素 器件结构，在一 块 P型 硅 衬底上分别按照行与列平行排布若干个像素单元，每行或每列的像素单元包括一由p+－i－P电容器的上极板、 薄膜 绝缘层、p+－i－P电容器的下极板共同构成的p+－i－P电容器和一NMOS管，所述NMOS管中的NMOS管的漏极与p+－i－P电容器的上极板相连接，每行像素单元中NMOS管的栅极分别向两边延伸直至与左、右两个相邻像素单元中的NMOS管的栅极相连形成一条扫描线，且每行像素单元中的扫描线由一条矩形N型掺杂 多晶硅 构成；每列像素单元中设置一条 信号 线，且每列像素单元中NMOS管的源极连接到信号线，并包括所述信号线垂直于所述扫描线。，下面是LCOS芯片像素器件结构及其制备方法专利的具体信息内容。
1. LCOS芯片像素器件结构，在一块P型硅衬底(1)上分别按照行与列平行排布若干个像素单元，其特征在于，每行或每列的像素单元包括一由p+-i-P电容器的上极板(23)、薄膜绝缘层(6)、p+-i-P电容器的下极板(22)共同构成的p+-i-P电容器(24)和一NMOS管(12)，所述NMOS管(12)中的NMOS管的漏极(8)与p+-i-P电容器的上极板(23)相连接，每行像素单元中NMOS管的栅极(14)分别向两边延伸直至与左、右两个相邻像素单元中的NMOS管的栅极(14)相连形成一条扫描线(31)，且每行像素单元中的扫描线(31)由一条矩形N型掺杂多晶硅构成；每列像素单元中设置一条信号线(32)，且每列像素单元中NMOS管的源极(11)连接到信号线(32)，并包括所述信号线(32)垂直于所述扫描线(31)。
2、 根据权利要求1所述的LCOS芯片像素器件结构，其特征在于，所述NMOS管 (12)中的NMOS管的漏极（8)通过连接塞15 (15)、漏-上极板连线（41)、连接塞17 (17)与所述p+-i-P电容器（24)中的口+-1-?电容器的上极板（23)相连接，且每 列或每行像素单元中所述^-1-?电容器（24)共用同一？+-i-P电容器的下极板（22)， 每列或每行像素单元中P型硅衬底（1)表面嵌入一 NMOS管的有源区（10)和一 p+-i-P 电容器的下极板（22),所述NM0S管的有源区（10)和所述p+-i-P电容器的下极板（22) 的相邻一侧紧密相连，并包括：所述NMOS管的有源区（10)和p+-i-P电容器的下极板(22)之上设置薄膜绝缘层（6); NMOS管的栅极（14)和电容器的上极板（23)设置 在薄膜绝缘层（6)之上；NMOS管的栅极（14)设置在介于NMOS管的源极（11)与NMOS 管的漏极（8)之间的P型硅衬底（1)部分的正上方，其间夹置薄膜绝缘层（6); p+-i-P 电容器的上极板（23)设置在p+-i-P电容器的下极板（22)的上方，其间夹置薄膜绝 缘层（6); NM0S管的栅极（14)与p+-i-P电容器的上极板（23)之间绝缘，且pM-P 电容器的上极板（23)与相邻像素单元中NMOS管的栅极（14)、 p+-i-P电容器的上极 板（23)之间绝缘；并且包括所述NMOS管的源极（11)和NMOS管的漏极（8)为轻掺 杂N型半导体，p+-i-P电容器的下极板（22)为重掺杂P型半导体；所述NMOS管的 栅极（14)、 p+-i-P电容器的上极板（23)、扫描线（31)采用N型多晶硅层形成；第l 层绝缘层（44)设置在NMOS管的栅极（14)和电容器的上极板（23)之上；第2层绝 缘层（45)设置在第l层绝缘层（44)之上；漏-上极板连线（41)、连接塞25 (25)、 连接塞17 (17)、连接塞15 (15)、连接塞29 (29)、信号线（32)设置在第1层绝缘 层（44)与第2层绝缘层（45)之间；第3层绝缘层（46)设置在第2层绝缘层（45) 之上；连接塞26 (26)、连接塞42 (42)设置在第2层绝缘层（45)与第3层绝缘层(46)之间；第2挡光层（43)和连接塞18 (18)设置在第3层绝缘层（46)之上； 连接塞25 (25)、连接塞17 (17)、连接塞15 (15)、连接塞29 (29)在第1层金属层 形成；连接塞26 (26)、连接塞42 (42)、公共电极板（52)在第2层金属层形成；第 2挡光层（43)和连接塞18 (18)用99.99%的铝金属层形成。
3、 根据权利要求2所述的LCOS芯片像素器件结构，其特征在于，在每列或每行 像素单元中所述丽OS管（12)和p、i-P电容器（24)之上，第2层绝缘层（45)与第 3层绝缘层（46)之间设置第l挡光层（27)，并包括在每行或每列的像素单元中所述 第1挡光层（27)上仅存在一个过孔（28)，在每行或每列的像素单元中所述第1挡光 层（27)之上设置第2挡光层（43)，且第2挡光层（43)遮盖了所述过孔（28)。
4、 根据权利要求l所述的LCOS芯片像素器件结构，其特征在于，在每列像素单 元中，第1行与第2行像素单元中的NM0S管（12)共用一个醒0S管的源极（11)和 连接塞29 (29)，第2行像素单元与第3行像素单元共用一个p+-i-P电容器的下极板(22)和连接塞25 (25)，第3行与第4行像素单元中的丽0S管（12)共用一个NM0S 管的源极（11)和连接塞29 (29)，第4行像素单元与第5行像素单元共用一个p+-i-P 电容器的下极板（22)和连接塞25 (25)，如此类推该连接关系遍及同一列的各fi^像素 单元；每条扫描线（31)由一条横跨NMOS管的有源区（10)、以所述NMOS管（12)的 沟道长度作为宽度、方块电阻1欧姆/方至10欧姆/方的矩形状N型掺杂多晶硅构成， 且相邻两条矩形状N型掺杂多晶硅之间保持平行；和每列像素单元中存在一条不跨越 扫描线（31)与NM0S管的有源区（10)交叠之区域的信号线（32)，且在该列像素单 元中连接塞29 (29)均连接到同一条信号线（32),且相邻的信号线（32)之间不相交。
5、 根据权利要求3所述的LCOS芯片像素器件结构，其特征在于，连接塞42 (42) 设置在连接塞17 (17)上方，且连接塞42 (42)的一端与第l挡光层（27)之间保持 绝缘距离，该距离在第1挡光层（27)上形成过孔（28)，且所述过孔（28)为加工工 艺所能提供的最小间隙；连接塞42 (42)的一端连接连接塞17 (17)，连接塞26 (26) 连接连接塞25 (25)和第1挡光层（27);并包括各个像素中的第1挡光层（27)沿水 平、垂直方向延展直至相互连接形成公共电极板（52)。
6、 根据权利要求5所述的LCOS芯片像素器件结构，其特征在于，每行或每列的 像素单元中第2挡光层（43)与相邻像素的第2挡光层之间存在保持绝缘的距离，且 该距离为加工工艺所能提供的最小距离，并且所述第2挡光层（43)通过连接塞18(18) 与连接塞42 (42)的另一端相连。
7、 适于本发明的LCOS芯片像素器件结构的制备方法，其特征在于，包括： 第一步：在P型衬底区（1)进行P型重掺杂制作出pM-P电容器的下极板（22)， 第二步：依次沉积薄膜绝缘层（6)、 N型掺杂多晶硅层（61),第三步：采用光刻工艺和单层多晶硅自对准工艺制作形成NMOS管的栅极（14)和 p+小P电容器的上极板（23)，第四步：在P型衬底区（1)进行N型轻掺杂制作NMOS管的源极（11)和NMOS 管的漏极（8)，第五步：沉积第1层绝缘层（44)并采用光刻工艺在第1层绝缘层（44)上刻蚀出隨0S管的漏极接触窗口 （63)、 NMOS管的源极接触窗口 （64)、 p+-i_P电容器的上极板 接触窗口 （65)、 ？+4_?电容器的下极板接触窗口 （66),第六步：制作第1层金属层并采用光刻工艺刻蚀出连接塞15 (15)、连接塞17 (17)、 连接塞25 (25)、连接塞29 (29)以及漏-上极板连线（41)，第七步：沉积第2层绝缘层（45)并采用光刻工艺在第2层绝缘层（45)上刻蚀出 连接塞25接触窗口 （73)、连接塞17接触窗口 （74)，第八步：制作第2层金属层并采用光刻工艺刻蚀出连接塞26 (26)、连接塞42 (42) 和第1挡光层（27)，并且连接塞42 (42)的一端与第1挡光层（27)之间保持绝缘距 离，该距离在第l挡光层（27)上形成过孔（28),且所述过孔（28)为加工工艺所能提 供的最小间隙，第九步：沉积第3层绝缘层（46)并采用化学机械抛光工艺整平第3层绝缘层（46)， 在整平的第3层绝缘层（46)上采用光刻工艺刻蚀出连接塞18接触窗口 （77)，第十步：采用含AL (铝）为99.99%的纯铝金属材料制作厚度为150纳米至200纳 米的第3层金属，并采用光刻工艺在第3层金属上刻蚀出连接塞18 (18)、充当第2挡 光层（43)的像素电极。
LC0S芯片像素器件结构及其制备方法
技术领域
背景技术
LCOS (Liquid Crystal on Silicon,硅基液晶）显示器技术是LCD (Liquid Crystal Display, 液晶显示)技术与CMOS (Complementary Metal Oxide Semiconductor, 互 补金属氧化物半导体）集成电路技术有机结合的反射型新型显示技术（ChrisChirmock.
"Microdisplays and Manufacturing Infrastructure Mature at SID2000"
{Information Display》，2000年9， P18)。首先在单晶硅片上运用CMOS工艺制作每 行或每列的像素均拥有反射电极的LCOS芯片，然后将LCOS芯片与拥有透明电极的玻璃 基板保持适当距离贴合，且在LCOS芯片与拥有透明电极的玻璃基板之间灌入液晶材料， 并用适量封结胶把液晶材料固定在LCOS芯片与拥有透明电极的玻璃基板之间形成反射 式液晶屏，通过传输不同电压值于LCOS芯片上每行或每列的像素的反射电极，从而控 制液晶材料导光强弱，实行对入射光的反射程度调制完成（灰度）图像显示。
图4是公知由数个LCOS芯片像素单元构成的像素电路原理图，即沿LCOS芯片的水 平方向设置数条扫描线（31)，沿LCOS芯片的垂直方向设置数列信号线（32)，在扫描 线（31)和信号线（32)的每个相交叉部分由l个NMOS管（12)和l个MOS型电容器
(20)如图4所示地构成LC0S芯片像素单元（30);各行LCOS芯片像素单元（30)中 NM0S管（N-channel Metal Oxide Semiconductor Transistor, N型沟道金属氧化物 半导体晶体管）的栅极（14)连接到各行中的同一扫描线（31)，各列像素单元中NMOS 管的源极G1)连接到各列中的同一信号线(32)，各列像素单元中NM0S管的背电极(21)、 MOS型电容器的源极（7)、 MOS型电容器的漏极（3)、 MOS型电容器的背电极（2)互相 连接且接到地线（33)，在各个LCOS芯片像素单元（30)中，NM0S管的漏极（8)与MOS 型电容器的栅极（19)相连通。
图5是公知LC0S芯片像素单元器件结构截面示意图；如图5所示，设置在P型硅 衬底（1)上的1个NM0S管（12)和1个M0S型电容器（20)组成像素单元，其中，隨0S 管的有源区（10)由隨0S管的源极（11)、麵0S管的漏极（8)以及丽0S管的源极（11) 与NM0S管的源极（8)之间的P型硅衬底（1)部分组成；M0S型电容器的有源区（5)
由M0S型电容器的源极（7)、 M0S型电容器的漏极（3)以及M0S型电容器的源极（7) 与MOS型电容器的漏极（3)之间的P型硅衬底（1)部分组成；并且NM0S管的有源区(10) 、 NMOS管的背电极（21)、 MOS型电容器的有源区（5)、 MOS型电容器的背电极（2) 设置在P型硅衬底（1)上；NMOS管的源极（11)、 NMOS管的漏极（8)、 MOS型电容器 的源极（7)、 MOS型电容器的漏极（3)均为N型半导体，隨OS管的背电极（21)、 MOS 型电容器的背电极（2)均为P型半导体；NMOS管的栅极（14)设置在NMOS管的源极
(11) 和NMOS管的漏极（8)之间的区域上，薄膜绝缘层（6)夹置其中；MOS型电容 器的栅极（19)设置在MOS型电容器的源极（7)、 MOS型电容器的漏极（3)之间的区 域上，薄膜绝缘层（6)夹置其中；连接塞17 (17)的一端连接MOS型电容器的栅极（19)， 连接塞15 (15)的一端连接NMOS管的漏极（8)，漏-栅连线（16)连接连接塞15 (15) 与连接塞17 (17)的另一端；连接塞18 (18)把连接塞17 (17)的另一端与反射电极
(13)相连接。
如图4、图5所示，当地线（33)接到地电势，即隨0S管的背电极（21)、 M0S型 电容器的源极（7)、 M0S型电容器的漏极（3)、 M0S型电容器的背电极（2)接到地电势， 当扫描线（31)施加超过NM0S管栅电压阈值的电势于NM0S管的栅极（14)， NMOS管的 源极（11)与NM0S管的漏极（8)之间形成NM0S管的沟道导电层（9)，使NM0S管的源 极（11)与NM0S管的漏极（8)之间导通，信号线（32)施加在NM0S管的源极（11) 的信号电压就传输到NM0S管的漏极（8)，并通过连接塞15 (15)、漏-栅连线（16)、 连接塞17 (17)传输到M0S型电容器的栅极（19)，当所传输的信号电压电势超过NMOS 管栅电压阈值，就在M0S型电容器的源极（7)、 M0S型电容器的漏极（3)之间的区域 出现M0S型电容器的沟道导电层（4)，由M0S型电容器的沟道导电层（4)、薄膜绝缘层 (6)、 M0S型电容器的栅极（19)共同构成M0S型电容器（20)的存储电荷的功能结构， 该MOS型电容器（20)能够存贮由连接塞（17)传输过来的、超过NM0S管栅电压阈值 的信号电压部分，所存储的信号电压部分同时通过连接塞17 (17)、连接塞18 (18)传 输到反射电极（13)。上述公知LC0S芯片像素单元内部器件的布局与结构占据的空间较 大，同时M0S型电容器会减小M0S型电容器存储的信号电压的有效电势幅度。
公开号为CN1556937A的中国专利公开了一种"半导体器件、反射式液晶显示装置 和反射式液晶投影仪"的结构，（参见该说明书第3页第26行至说明书第11页第5行） 将如图5所示的设置在P型硅衬底（1)上的M0S型电容器的源极（7)和M0S型电容器 的漏极（3)取消、丽0S管的背电极（21)与M0S型电容器的背电极（2)合并为一个 电极；这样做，尽管消除了M0S型电容器的源极（7)和M0S型电容器的漏极（3)占据 的空间，但仍然需要对M0S型电容器的栅极（19)施加超过隨0S管栅电压阈值的电势 才能在M0S型电容器的源极（7)、 M0S型电容器的漏极（3)之间的区域出现M0S型电 容器的沟道导电层（4)，该M0S型电容器的沟道导电层（4)与薄膜绝缘层（6)、 M0S 型电容器的栅极（19)才能构成电容器，从而减小了 M0S型电容器存储的信号电压的有效电势幅度。
总之，公知的像素单元器件结构存在如下问题：
(1) M0S型电容器需要对M0S型电容器的栅极（19)施加超过NM0S管栅电压阈值的 电势才能在M0S型电容器的源极（7)、 MOS型电容器的漏极（3)之间的区域出 现M0S型电容器的导电层（4)，该M0S型电容器的导电层（4)与薄膜绝缘层（6)、 MOS型电容器的栅极（19)才能形成电容器，即需要从MOS型电容器所存储的信 号电压中分出一部分电势来形成MOS型电容器的导电层（4)，如此就减小了MOS 型电容器存储的信号电压的有效电势幅度。
(2) 像素单元所在P型硅衬底（1)被分成NM0S管有源区（10)、 M0S型电容器的有 源区（5)、 NMOS管的背电极（21)区、MOS型电容器的背电极（2)区以及这些 区之间的隔离区，如此构成的平面布局不利于縮小像素单元尺寸，有碍增加像素 单元数目，影响LC0S显示分辨率的提高。
(3) 公知LCOS芯片像素单元器件结构截面示意图中，没有设置专门的挡光结构，而 实际上LC0S芯片像素单元总是面对强光的照射，光线辐射到NM0S管的有源区
(10)会引起光生载流子，导致形成非NM0S管的栅极（14)作用的、NMOS管的 沟道导电层（9)，使NMOS管的源极（11)与NMOS管的漏极（8)之间导通，引 起NM0S管失控。
"Microdisplays and Manufacturing Infrastructure Mature at SID2000"
{Information Display》，2000年9， P18)。首先在单晶硅片上运用CMOS工艺制作每 行或每列的像素均拥有反射电极的LCOS芯片，然后将LCOS芯片与拥有透明电极的玻璃 基板保持适当距离贴合，且在LCOS芯片与拥有透明电极的玻璃基板之间灌入液晶材料， 并用适量封结胶把液晶材料固定在LCOS芯片与拥有透明电极的玻璃基板之间形成反射 式液晶屏，通过传输不同电压值于LCOS芯片上每行或每列的像素的反射电极，从而控 制液晶材料导光强弱，实行对入射光的反射程度调制完成（灰度）图像显示。
图4是公知由数个LCOS芯片像素单元构成的像素电路原理图，即沿LCOS芯片的水 平方向设置数条扫描线（31)，沿LCOS芯片的垂直方向设置数列信号线（32)，在扫描 线（31)和信号线（32)的每个相交叉部分由l个NMOS管（12)和l个MOS型电容器
(20)如图4所示地构成LC0S芯片像素单元（30);各行LCOS芯片像素单元（30)中 NM0S管（N-channel Metal Oxide Semiconductor Transistor, N型沟道金属氧化物 半导体晶体管）的栅极（14)连接到各行中的同一扫描线（31)，各列像素单元中NMOS 管的源极G1)连接到各列中的同一信号线(32)，各列像素单元中NM0S管的背电极(21)、 MOS型电容器的源极（7)、 MOS型电容器的漏极（3)、 MOS型电容器的背电极（2)互相 连接且接到地线（33)，在各个LCOS芯片像素单元（30)中，NM0S管的漏极（8)与MOS 型电容器的栅极（19)相连通。
图5是公知LC0S芯片像素单元器件结构截面示意图；如图5所示，设置在P型硅 衬底（1)上的1个NM0S管（12)和1个M0S型电容器（20)组成像素单元，其中，隨0S 管的有源区（10)由隨0S管的源极（11)、麵0S管的漏极（8)以及丽0S管的源极（11) 与NM0S管的源极（8)之间的P型硅衬底（1)部分组成；M0S型电容器的有源区（5)
由M0S型电容器的源极（7)、 M0S型电容器的漏极（3)以及M0S型电容器的源极（7) 与MOS型电容器的漏极（3)之间的P型硅衬底（1)部分组成；并且NM0S管的有源区(10) 、 NMOS管的背电极（21)、 MOS型电容器的有源区（5)、 MOS型电容器的背电极（2) 设置在P型硅衬底（1)上；NMOS管的源极（11)、 NMOS管的漏极（8)、 MOS型电容器 的源极（7)、 MOS型电容器的漏极（3)均为N型半导体，隨OS管的背电极（21)、 MOS 型电容器的背电极（2)均为P型半导体；NMOS管的栅极（14)设置在NMOS管的源极
(11) 和NMOS管的漏极（8)之间的区域上，薄膜绝缘层（6)夹置其中；MOS型电容 器的栅极（19)设置在MOS型电容器的源极（7)、 MOS型电容器的漏极（3)之间的区 域上，薄膜绝缘层（6)夹置其中；连接塞17 (17)的一端连接MOS型电容器的栅极（19)， 连接塞15 (15)的一端连接NMOS管的漏极（8)，漏-栅连线（16)连接连接塞15 (15) 与连接塞17 (17)的另一端；连接塞18 (18)把连接塞17 (17)的另一端与反射电极
(13)相连接。
如图4、图5所示，当地线（33)接到地电势，即隨0S管的背电极（21)、 M0S型 电容器的源极（7)、 M0S型电容器的漏极（3)、 M0S型电容器的背电极（2)接到地电势， 当扫描线（31)施加超过NM0S管栅电压阈值的电势于NM0S管的栅极（14)， NMOS管的 源极（11)与NM0S管的漏极（8)之间形成NM0S管的沟道导电层（9)，使NM0S管的源 极（11)与NM0S管的漏极（8)之间导通，信号线（32)施加在NM0S管的源极（11) 的信号电压就传输到NM0S管的漏极（8)，并通过连接塞15 (15)、漏-栅连线（16)、 连接塞17 (17)传输到M0S型电容器的栅极（19)，当所传输的信号电压电势超过NMOS 管栅电压阈值，就在M0S型电容器的源极（7)、 M0S型电容器的漏极（3)之间的区域 出现M0S型电容器的沟道导电层（4)，由M0S型电容器的沟道导电层（4)、薄膜绝缘层 (6)、 M0S型电容器的栅极（19)共同构成M0S型电容器（20)的存储电荷的功能结构， 该MOS型电容器（20)能够存贮由连接塞（17)传输过来的、超过NM0S管栅电压阈值 的信号电压部分，所存储的信号电压部分同时通过连接塞17 (17)、连接塞18 (18)传 输到反射电极（13)。上述公知LC0S芯片像素单元内部器件的布局与结构占据的空间较 大，同时M0S型电容器会减小M0S型电容器存储的信号电压的有效电势幅度。
公开号为CN1556937A的中国专利公开了一种"半导体器件、反射式液晶显示装置 和反射式液晶投影仪"的结构，（参见该说明书第3页第26行至说明书第11页第5行） 将如图5所示的设置在P型硅衬底（1)上的M0S型电容器的源极（7)和M0S型电容器 的漏极（3)取消、丽0S管的背电极（21)与M0S型电容器的背电极（2)合并为一个 电极；这样做，尽管消除了M0S型电容器的源极（7)和M0S型电容器的漏极（3)占据 的空间，但仍然需要对M0S型电容器的栅极（19)施加超过隨0S管栅电压阈值的电势 才能在M0S型电容器的源极（7)、 M0S型电容器的漏极（3)之间的区域出现M0S型电 容器的沟道导电层（4)，该M0S型电容器的沟道导电层（4)与薄膜绝缘层（6)、 M0S 型电容器的栅极（19)才能构成电容器，从而减小了 M0S型电容器存储的信号电压的有效电势幅度。
总之，公知的像素单元器件结构存在如下问题：
(1) M0S型电容器需要对M0S型电容器的栅极（19)施加超过NM0S管栅电压阈值的 电势才能在M0S型电容器的源极（7)、 MOS型电容器的漏极（3)之间的区域出 现M0S型电容器的导电层（4)，该M0S型电容器的导电层（4)与薄膜绝缘层（6)、 MOS型电容器的栅极（19)才能形成电容器，即需要从MOS型电容器所存储的信 号电压中分出一部分电势来形成MOS型电容器的导电层（4)，如此就减小了MOS 型电容器存储的信号电压的有效电势幅度。
(2) 像素单元所在P型硅衬底（1)被分成NM0S管有源区（10)、 M0S型电容器的有 源区（5)、 NMOS管的背电极（21)区、MOS型电容器的背电极（2)区以及这些 区之间的隔离区，如此构成的平面布局不利于縮小像素单元尺寸，有碍增加像素 单元数目，影响LC0S显示分辨率的提高。
(3) 公知LCOS芯片像素单元器件结构截面示意图中，没有设置专门的挡光结构，而 实际上LC0S芯片像素单元总是面对强光的照射，光线辐射到NM0S管的有源区
(10)会引起光生载流子，导致形成非NM0S管的栅极（14)作用的、NMOS管的 沟道导电层（9)，使NMOS管的源极（11)与NMOS管的漏极（8)之间导通，引 起NM0S管失控。
发明内容
针对上述问题，本发明的目的在于克服现有LCOS芯片像素器件结构上的缺陷，提 供一种LC0S芯片像素器件结构及其制备方法。
LCOS芯片像素器件结构，在一块P型硅衬底（1)上分别按照行与列平行排布若干 个像素单元，其特征在于，每行或每列的像素单元包括一由p+_i-P电容器的上极板 (23)、薄膜绝缘层（6)、 p+-i-P电容器的下极板（22)共同构成的p+-i-P电容器（24) 和一NM0S管（12)，所述NM0S管（12)中的NMOS管的漏极（8)与p+-i-P电容器的上 极板（23)相连接，每行像素单元中NMOS管的栅极（14)分别向两边延伸直至与左、 右两个相邻像素单元中的NMOS管的栅极（14)相连形成一条扫描线（31)，且每行像素 单元中的扫描线（31)由一条矩形N型惨杂多晶硅构成；每列像素单元中设置一条信号 线（32)，且每列像素单元中刚0S管的源极（U)连接到信号线（32)，并包括所述信 号线（32)垂直于所述扫描线（31)。
所述NMOS管（12)中的醒OS管的漏极（8)通过连接塞15 (15)、漏-上极板连线 (41)、连接塞17 (17)与所述口+-1-?电容器（24)中的p+-i-P电容器的上极板（23) 相连接，且每列或每行像素单元中所述？+-1^电容器（24)共用同一？+_1-P电容器的 下极板（22)，每列或每行像素单元中P型硅衬底（1)表面嵌入一 丽QS管的有源区（10)和一 p+-i-P电容器的下极板（22)，所述NMOS管的有源区（10)和所述口+-i-P电容器 的下极板（22)的相邻一侧紧密相连，并包括：所述NMOS管的有源区（10)和？+-:1-？ 电容器的下极板（22)之上设置薄膜绝缘层（6); NM0S管的栅极（14)和电容器的上 极板（23)设置在薄膜绝缘层（6)之上；NM0S管的栅极（14)设置在介于NM0S管的 源极（11)与NMOS管的漏极（8)之间的P型硅衬底（1)部分的正上方，其间夹置薄 膜绝缘层（6): p+-i-P电容器的上极板（23)设置在^-卜P电容器的下极板（22)的 上方，其间夹置薄膜绝缘层（6); NM0S管的栅极（14)与p+-i-P电容器的上极板（23) 之间绝缘，且p+-i_P电容器的上极板（23)与相邻像素单元中NM0S管的栅极（14)、 p+-i-P电容器的上极板（23)之间绝缘；并且包括所述NM0S管的源极（11)和NM0S 管的漏极（8)为轻掺杂N型半导体，p+-i-P电容器的下极板（22)为重掺杂P型半导 体；所述NMOS管的栅极（14)、 p+-i-P电容器的上极板（23)、扫描线（31)采用N型 多晶硅层形成；第1层绝缘层（44)设置在NM0S管的栅极（14)和电容器的上极板（23) 之上；第2层绝缘层（45)设置在第l层绝缘层（44)之上；漏-上极板连线（41)、连 接塞25 (25)、连接塞17 (17)、连接塞15 (15)、连接塞29 (29)、信号线（32)设置 在第1层绝缘层（44)与第2层绝缘层（45)之间；第3层绝缘层（46)设置在第2 层绝缘层（45)之上；连接塞26 (26)、连接塞42 (42)设置在第2层绝缘层（45)与 第3层绝缘层（46)之间；第2挡光层（43)和连接塞18 (18)设置在第3层绝缘层 (46)之上；连接塞25 (25)、连接塞17 (17)、连接塞15 (15)、连接塞29 (29)在 第l层金属层形成；连接塞26 (26)、连接塞42 (42)、公共电极板（52)在第2层金 属层形成；第2挡光层（43)和连接塞18 (18)用99.99%的铝金属层形成。
所述的LCOS芯片像素器件结构，在每列或每行像素单元中所述NMOS管（12)和 p+-i-P电容器（24)之上，第2层绝缘层（45)与第3层绝缘层（46)之间设置第1 挡光层（27)，并包括在每行或每列的像素单元中所述第l挡光层（27)上仅存在一个 过孔（2S)，在每行或每列的像素单元中所述第1挡光层（27)之上设置第2挡光层（43), 且第2挡光层（43)遮盖了所述过孔（28)。
所述的LCOS芯片像素器件结构，在每列像素单元中，第1行与第2行像素单元中 的NM0S管（12)共用一个醒OS管的源极（11)和连接塞29 (29)，第2行像素单元与 第3行像素单元共用一个p+-i-P电容器的下极板（22)和连接塞25 (25)，第3行与第 4行像素单元中的NM0S管（12)共用一个NMOS管的源极（11)和连接塞29 (29)，第 4行像素单元与第5行像素单元共用一个p+-i_P电容器的下极板(22)和连接塞25(25)， 如此类推该连接关系遍及同一列的各行像素单元；每条扫描线（31)由一条横跨NM0S 管的有源区（10)、以所述NM0S管（12)的沟道长度作为宽度、方块电阻l欧姆/方至 10欧姆/方的矩形状N型掺杂多晶硅构成，且相邻两条矩形状N型掺杂多晶硅之间保持 平行；和每列像素单元中存在一条不跨越扫描线（31)与隨OS管的有源区（10)交叠 之区域的信号线（32)，且在该列像素单元中连接塞29(29)均连接到同一条信号线（32)，且相邻的信号线（32)之间不相交。
在所述的LCOS芯片像素器件结构中，连接塞42 (42)设置在连接塞17 (17)上 方，且连接塞42 (42)的一端与第1挡光层（27)之间保持绝缘距离，该距离在第1 挡光层（27)上形成过孔（28)，且所述过孔（28)为加工工艺所能提供的最小间隙； 连接塞42 (42)的一端连接连接塞17 (17)，连接塞26 (26)连接连接塞25 (25)和 第l挡光层（27);并包括各个像素中的第l挡光层（27)沿水平、垂直方向延展直至 相互连接形成公共电极板（52)。
所述的LCOS芯片像素器件结构，每行或每列的像素单元中所述第2挡光层（43) 与相邻像素的第2挡光层之间存在保持绝缘的距离，且该距离为加工工艺所能提供的最 小距离，并且所述第2挡光层（43)通过连接塞18 (18)与连接塞42 (42)的另一端 相连。
本发明还提供了一种适于本发明的LCOS芯片像素器件结构的制备方法，其特征在 于，包括：
第一步：在P型衬底区（1)进行P型重掺杂制作出p+小P电容器的下极板（22)， 第二步：依次沉积薄膜绝缘层（6)、 N型掺杂多晶硅层（61),
第三步：采用光刻工艺和单层多晶硅自对准工艺制作形成NMOS管的栅极（14)和 p+小P电容器的上极板（23)，
第四步：在P型衬底区（1)进行N型轻掺杂制作NMOS管的源极（11)和NMOS 管的漏极（8)，
第五步：沉积第1层绝缘层（44)并采用光刻工艺在第1层绝缘层（44)上刻蚀出 NMOS管的漏极接触窗口 （63)、 NMOS管的源极接触窗口 （64)、 p+-i-P电容器的上极板接 触窗口 （65)、 p+-i-P电容器的下极板接触窗口 （66)，
第六步：制作第1层金属层并采用光刻工艺刻蚀出连接塞15 (15)、连接塞17 (17)、 连接塞25 (25)、连接塞29 (29)以及漏-上极板连线（41)，
第七步：沉积第2层绝缘层（45)并采用光刻工艺在第2层绝缘层（45)上刻蚀出 连接塞25接触窗口 （73)、连接塞17接触窗口 （74)，
第八步：制作第2层金属层并采用光刻工艺刻蚀出连接塞26 (26)、连接塞42 (42) 和第1挡光层（27),并且连接塞42 (42)的一端与第1挡光层（27)之间保持绝缘距离， 该距离在第l挡光层（27)上形成过孔（28)，且所述过孔（28)为加工工艺所能提供的 最小间隙，
第九步：沉积第3层绝缘层（46)并采用化学机械抛光工艺整平第3层绝缘层（46)， 在整平的第3层绝缘层（46)上采用光刻工艺刻蚀出连接塞18接触窗口 （77)，
第十步：采用含AL (铝）为99.99%的纯铝金属材料制作厚度为150纳米至200纳 米的第3层金属，并采用光刻工艺在第3层金属上刻蚀出连接塞18 (18)、充当第2挡光 层（43)的像素电极。与现有技术相比，本发明所采用的？+-i-P电容器（24)、双层挡光层结构、共用器件 的平面布局方式具备以下优点：
(1) 在P型衬底上形成p+型重掺杂材料，由于p+型重掺杂材料为导体，可以起到M0S 型电容器的沟道导电层（4)的作用，因此使用p+型重掺杂材料制作存储电容器 的下电极，就不需要对所制备P+-i-P电容器的上电极施加额外电势来形成下电 极，从而扩展了被存储信号电势的有效幅值；
(2) 每行或每列的像素(是有意区别才使用"像素"与"像素单元"两种表达的吗？ 如否，请尽量将说明书与权利要求书中使用的称谓统一）中除NMOS管的有源区 外均为p+型重掺杂区，且P+型重掺杂区连成一体，当该p+型重掺杂区接到地电势 时，将比图5所示的公知LC0S像素具备更强的电学稳定性和抗噪能力；
(3) p+-i-P电容器比公知LC0S像素中的MOS型电容器（20)占用更小的空间，将有 助于实现更高分辨率的LC0S显示；
(4) 每行或每列的像素中第1挡光层（27)、连接塞26 (26)、连接塞25 (25)、 p+-i-P 电容器的下极板（22)相互连通，当在第l挡光层（27)施加地电势，就形成一 个电磁屏蔽空间，可避免像素单元受到干扰，有助于提高显示质量；
(5) 所述的双层挡光结构有助于解决漏光问题，尤其是第1挡光层（27)仅有一个过 孔（28)，可以把漏光程度控制到最低；
(6) 当公共电极板（52)断开与地电势的连接，并接通测试探头，即断开了第1挡光 层（27)与地电势的连接，在扫描线（31)和信号线（32)进行电检测时，测量 公共电极板（52)的电位，可以检测出在扫描线（31)和信号线（32)与第1 挡光层（27)之间是否短路；
(7) N型掺杂多晶硅具有较小的电阻率，采用N型掺杂多晶硅作扫描线，减小了扫描 信号电势在每行各像素NMOS管的栅（14)之间传输的延迟时间；
(8) 行像素之间通过共用NM0S管的源极（11)、连接塞29 (29)，可以提高像素的行 数目；
(9) 行像素之间通过共用p+-i_P电容器的下极板（22)、连接塞26 (26)、连接塞25
(25)，可以取道扩大了NMOS背电极（21)区域的作用，有助于增强像素抗噪能力。
附图说明
图1是本发明LC0S芯片像素结构平面布局示意图；其中：8: NM0S管的漏极，10: 丽0S管的有源区，11:丽0S管的源极，12:丽0S管，14:剛OS管的栅极，15:连接塞
15， 18:连接塞18， 23: p+-i_P电容器的上极板，24: p+-i-P电容器，26:连接塞26，28:过孔，29:连接塞29， 31:扫描线，32:信号线，41:漏-上极板连线，43:第2
挡光层。
图2是图1的M'剖面示意图，也是第十步制作后的LC0S芯片像素单元器件结构的 截面示意图；其中：1: P型硅衬底，6:薄膜绝缘层，8: NM0S管的漏极，10: NM0S管的 有源区，11: NM0S管的源极，12: NM0S管，14: NM0S管的栅极，15:连接塞15， 17: 连接塞17， 18:连接塞18， 22: p+-i_P电容器的下极板，23《p+-i-P电容器的上极板， 24: p+-i-P电容器，25:连接塞25， 26:连接塞26， 27:第1挡光层，28:过孔，29: 连接塞29， 41:漏-上极板连线，42:连接塞42， 43:第2挡光层，44:第1层绝缘层， 45:第2层绝缘层，46:第3层绝缘层。
图3是本发明LC0S芯片像素单元构成的数个像素电路原理图；其中：8: NM0S管的 漏极，11: NM0S管的源极，12: NM0S管，14: NM0S管的栅极，22: p+-i-P电容器的下
极板，23: p+_i-P电容器的上极板，24: P+-i-P电容器，31:扫描线，32:信号线，52: 公共电极板，55:本发明的LCOS芯片像素单元；
图4是公知的数个LC0S芯片像素单元构成的像素电路原理图；其中：2: MOS型电容 器的背电极，3: MOS型电容器的漏极，7: MOS型电容器的漏极，8: NMOS管的漏极，11: NMOS管的源极，12: NM0S管，14: NM0S管的栅极，20: M0S型电容器，21: NMOS管的背
电极；30: LCOS芯片像素单元；31:扫描线，32:信号线，33:地线；
图5是公知的LC0S芯片像素单元器件结构截面示意图；其中：1: P型硅衬底，2:
MOS型电容器的背电极，3: MOS型电容器的漏极，4: MOS型电容器的沟道导电层，5: MOS 型电容器的有源区，6:薄膜绝缘层，7: MOS型电容器的漏极，8: NMOS管的漏极，9: NMOS管的沟道导电层，10: NMOS管的有源区，11: NMOS管的源极，12: NMOS管，13:
反射电极，14: NMOS管的栅极，15:连接塞15， 16:漏-栅连线，17:连接塞17， 18:
连接塞18， 19: MOS型电容器的栅极，20: MOS型电容器；21: NMOS管的背电极。
图6至图14以及图2为制备过程中LCOS芯片像素单元器件结构逐步叠加的截面示 意图；
图6是第一步制作后的LC0S芯片像素单元器件结构的截面示意图；其中：1: P型硅
衬底，22: p+_i-P电容器的下极板。
图7是第二步制作后的LC0S芯片像素单元器件结构的截面示意图，其中：1: P型 硅衬底，6:薄膜绝缘层，22: p+-i_P电容器的下极板，61: N型掺杂多晶硅层。
图8是第三步制作后的LC0S芯片像素单元器件结构的截面示意图，其中：1: P型硅 衬底，6:薄膜绝缘层，14:剛OS管的栅极，22: p+-i-P电容器的下极板，23: p+-i-P
电容器的上极板。
图9是第四步制作后的LC0S芯片像素单元器件结构的截面示意图，其中：1: P型硅 衬底，6:薄膜绝缘层，8:陋OS管的漏极，11: NMOS管的源极，14:丽OS管的栅极，22: p+-i-P电容器的下极板，23: p+-i-P电容器的上极板。图10是第五步制作后的LC0S芯片像素单元器件结构的截面示意图，其中：1: P型 硅衬底，6:薄膜绝缘层，8: NM0S管的漏极，11: NM0S管的源极，14: NM0S管的栅极， 22: p+-i-P电容器的下极板，23: p+-i-P电容器的上极板，44:第1层绝缘层，63: NM0S 管的漏极接触窗口， 64: NMOS管的源极接触窗口， 65: p+-i-P电容器的上极板接触窗口， 66 p+-i-P电容器的下极板接触窗口 。
图11是第六步制作后的LC0S芯片像素单元器件结构的截面示意图，其中：1: P型 硅衬底，6:薄膜绝缘层，8: NM0S管的漏极，11: NM0S管的源极，14: NM0S管的栅极， 15:连接塞15, 17:连接塞17， 22: p+-i-P电容器的下极板，23: p+-i-P电容器的上 极板，25:连接塞25, 29:连接塞29, 41:漏-上极板连线，63: NMOS管的漏极接触窗 口， 64: NMOS管的源极接触窗口， 65: p+-i-P电容器的上极板接触窗口 ， 66 p+-i-P电
容器的下极板接触窗口。
图12是第七步制作后的LC0S芯片像素单元器件结构的截面示意图，其中：1: P型 硅衬底，6:薄膜绝缘层，8: NMOS管的漏极，11: NMOS管的源极，14: NMOS管的栅极，
15:连接塞15， 17:连接塞17， 22: p+-i-P电容器的下极板，23: p+-i-P电容器的上
极板，25:连接塞25， 29:连接塞29， 41:漏-上极板连线，45:第2层绝缘层，73连 接塞25接触窗口， 74:连接塞17接触窗口。
图13是第八步制作后的LC0S芯片像素单元器件结构的截面示意图，其中：1: P型 硅衬底，6:薄膜绝缘层，8: NMOS管的漏极，11: NMOS管的源极，14: NMOS管的栅极， 15:连接塞15， 17:连接塞17， 22: p+-i-P电容器的下极板，23: p+-i-P电容器的上 极板，25:连接塞25， 26:连接塞26， 27:第1挡光层，28:过孔，29:连接塞29， 41: 漏-上极板连线，42:连接塞42。
图14是第九步制作后的LC0S芯片像素单元器件结构的截面示意图，其中：1: P型 硅衬底，6:薄膜绝缘层，8: NMOS管的漏极，11: NMOS管的源极，14: NMOS管的栅极， 15:连接塞15， 17:连接塞17， 22: p+-i-P电容器的下极板，23: p+-i-P电容器的上 极板，25:连接塞25， 26:连接塞26， 27:第1挡光层，28:过孔，29:连接塞29， 41: 漏-上极板连线，42:连接塞42， 46:第3层绝缘层，77:连接塞18接触窗口。
LCOS芯片像素器件结构，在一块P型硅衬底（1)上分别按照行与列平行排布若干 个像素单元，其特征在于，每行或每列的像素单元包括一由p+_i-P电容器的上极板 (23)、薄膜绝缘层（6)、 p+-i-P电容器的下极板（22)共同构成的p+-i-P电容器（24) 和一NM0S管（12)，所述NM0S管（12)中的NMOS管的漏极（8)与p+-i-P电容器的上 极板（23)相连接，每行像素单元中NMOS管的栅极（14)分别向两边延伸直至与左、 右两个相邻像素单元中的NMOS管的栅极（14)相连形成一条扫描线（31)，且每行像素 单元中的扫描线（31)由一条矩形N型惨杂多晶硅构成；每列像素单元中设置一条信号 线（32)，且每列像素单元中刚0S管的源极（U)连接到信号线（32)，并包括所述信 号线（32)垂直于所述扫描线（31)。
所述NMOS管（12)中的醒OS管的漏极（8)通过连接塞15 (15)、漏-上极板连线 (41)、连接塞17 (17)与所述口+-1-?电容器（24)中的p+-i-P电容器的上极板（23) 相连接，且每列或每行像素单元中所述？+-1^电容器（24)共用同一？+_1-P电容器的 下极板（22)，每列或每行像素单元中P型硅衬底（1)表面嵌入一 丽QS管的有源区（10)和一 p+-i-P电容器的下极板（22)，所述NMOS管的有源区（10)和所述口+-i-P电容器 的下极板（22)的相邻一侧紧密相连，并包括：所述NMOS管的有源区（10)和？+-:1-？ 电容器的下极板（22)之上设置薄膜绝缘层（6); NM0S管的栅极（14)和电容器的上 极板（23)设置在薄膜绝缘层（6)之上；NM0S管的栅极（14)设置在介于NM0S管的 源极（11)与NMOS管的漏极（8)之间的P型硅衬底（1)部分的正上方，其间夹置薄 膜绝缘层（6): p+-i-P电容器的上极板（23)设置在^-卜P电容器的下极板（22)的 上方，其间夹置薄膜绝缘层（6); NM0S管的栅极（14)与p+-i-P电容器的上极板（23) 之间绝缘，且p+-i_P电容器的上极板（23)与相邻像素单元中NM0S管的栅极（14)、 p+-i-P电容器的上极板（23)之间绝缘；并且包括所述NM0S管的源极（11)和NM0S 管的漏极（8)为轻掺杂N型半导体，p+-i-P电容器的下极板（22)为重掺杂P型半导 体；所述NMOS管的栅极（14)、 p+-i-P电容器的上极板（23)、扫描线（31)采用N型 多晶硅层形成；第1层绝缘层（44)设置在NM0S管的栅极（14)和电容器的上极板（23) 之上；第2层绝缘层（45)设置在第l层绝缘层（44)之上；漏-上极板连线（41)、连 接塞25 (25)、连接塞17 (17)、连接塞15 (15)、连接塞29 (29)、信号线（32)设置 在第1层绝缘层（44)与第2层绝缘层（45)之间；第3层绝缘层（46)设置在第2 层绝缘层（45)之上；连接塞26 (26)、连接塞42 (42)设置在第2层绝缘层（45)与 第3层绝缘层（46)之间；第2挡光层（43)和连接塞18 (18)设置在第3层绝缘层 (46)之上；连接塞25 (25)、连接塞17 (17)、连接塞15 (15)、连接塞29 (29)在 第l层金属层形成；连接塞26 (26)、连接塞42 (42)、公共电极板（52)在第2层金 属层形成；第2挡光层（43)和连接塞18 (18)用99.99%的铝金属层形成。
所述的LCOS芯片像素器件结构，在每列或每行像素单元中所述NMOS管（12)和 p+-i-P电容器（24)之上，第2层绝缘层（45)与第3层绝缘层（46)之间设置第1 挡光层（27)，并包括在每行或每列的像素单元中所述第l挡光层（27)上仅存在一个 过孔（2S)，在每行或每列的像素单元中所述第1挡光层（27)之上设置第2挡光层（43), 且第2挡光层（43)遮盖了所述过孔（28)。
所述的LCOS芯片像素器件结构，在每列像素单元中，第1行与第2行像素单元中 的NM0S管（12)共用一个醒OS管的源极（11)和连接塞29 (29)，第2行像素单元与 第3行像素单元共用一个p+-i-P电容器的下极板（22)和连接塞25 (25)，第3行与第 4行像素单元中的NM0S管（12)共用一个NMOS管的源极（11)和连接塞29 (29)，第 4行像素单元与第5行像素单元共用一个p+-i_P电容器的下极板(22)和连接塞25(25)， 如此类推该连接关系遍及同一列的各行像素单元；每条扫描线（31)由一条横跨NM0S 管的有源区（10)、以所述NM0S管（12)的沟道长度作为宽度、方块电阻l欧姆/方至 10欧姆/方的矩形状N型掺杂多晶硅构成，且相邻两条矩形状N型掺杂多晶硅之间保持 平行；和每列像素单元中存在一条不跨越扫描线（31)与隨OS管的有源区（10)交叠 之区域的信号线（32)，且在该列像素单元中连接塞29(29)均连接到同一条信号线（32)，且相邻的信号线（32)之间不相交。
在所述的LCOS芯片像素器件结构中，连接塞42 (42)设置在连接塞17 (17)上 方，且连接塞42 (42)的一端与第1挡光层（27)之间保持绝缘距离，该距离在第1 挡光层（27)上形成过孔（28)，且所述过孔（28)为加工工艺所能提供的最小间隙； 连接塞42 (42)的一端连接连接塞17 (17)，连接塞26 (26)连接连接塞25 (25)和 第l挡光层（27);并包括各个像素中的第l挡光层（27)沿水平、垂直方向延展直至 相互连接形成公共电极板（52)。
所述的LCOS芯片像素器件结构，每行或每列的像素单元中所述第2挡光层（43) 与相邻像素的第2挡光层之间存在保持绝缘的距离，且该距离为加工工艺所能提供的最 小距离，并且所述第2挡光层（43)通过连接塞18 (18)与连接塞42 (42)的另一端 相连。
本发明还提供了一种适于本发明的LCOS芯片像素器件结构的制备方法，其特征在 于，包括：
第一步：在P型衬底区（1)进行P型重掺杂制作出p+小P电容器的下极板（22)， 第二步：依次沉积薄膜绝缘层（6)、 N型掺杂多晶硅层（61),
第三步：采用光刻工艺和单层多晶硅自对准工艺制作形成NMOS管的栅极（14)和 p+小P电容器的上极板（23)，
第四步：在P型衬底区（1)进行N型轻掺杂制作NMOS管的源极（11)和NMOS 管的漏极（8)，
第五步：沉积第1层绝缘层（44)并采用光刻工艺在第1层绝缘层（44)上刻蚀出 NMOS管的漏极接触窗口 （63)、 NMOS管的源极接触窗口 （64)、 p+-i-P电容器的上极板接 触窗口 （65)、 p+-i-P电容器的下极板接触窗口 （66)，
第六步：制作第1层金属层并采用光刻工艺刻蚀出连接塞15 (15)、连接塞17 (17)、 连接塞25 (25)、连接塞29 (29)以及漏-上极板连线（41)，
第七步：沉积第2层绝缘层（45)并采用光刻工艺在第2层绝缘层（45)上刻蚀出 连接塞25接触窗口 （73)、连接塞17接触窗口 （74)，
第八步：制作第2层金属层并采用光刻工艺刻蚀出连接塞26 (26)、连接塞42 (42) 和第1挡光层（27),并且连接塞42 (42)的一端与第1挡光层（27)之间保持绝缘距离， 该距离在第l挡光层（27)上形成过孔（28)，且所述过孔（28)为加工工艺所能提供的 最小间隙，
第九步：沉积第3层绝缘层（46)并采用化学机械抛光工艺整平第3层绝缘层（46)， 在整平的第3层绝缘层（46)上采用光刻工艺刻蚀出连接塞18接触窗口 （77)，
第十步：采用含AL (铝）为99.99%的纯铝金属材料制作厚度为150纳米至200纳 米的第3层金属，并采用光刻工艺在第3层金属上刻蚀出连接塞18 (18)、充当第2挡光 层（43)的像素电极。与现有技术相比，本发明所采用的？+-i-P电容器（24)、双层挡光层结构、共用器件 的平面布局方式具备以下优点：
(1) 在P型衬底上形成p+型重掺杂材料，由于p+型重掺杂材料为导体，可以起到M0S 型电容器的沟道导电层（4)的作用，因此使用p+型重掺杂材料制作存储电容器 的下电极，就不需要对所制备P+-i-P电容器的上电极施加额外电势来形成下电 极，从而扩展了被存储信号电势的有效幅值；
(2) 每行或每列的像素(是有意区别才使用"像素"与"像素单元"两种表达的吗？ 如否，请尽量将说明书与权利要求书中使用的称谓统一）中除NMOS管的有源区 外均为p+型重掺杂区，且P+型重掺杂区连成一体，当该p+型重掺杂区接到地电势 时，将比图5所示的公知LC0S像素具备更强的电学稳定性和抗噪能力；
(3) p+-i-P电容器比公知LC0S像素中的MOS型电容器（20)占用更小的空间，将有 助于实现更高分辨率的LC0S显示；
(4) 每行或每列的像素中第1挡光层（27)、连接塞26 (26)、连接塞25 (25)、 p+-i-P 电容器的下极板（22)相互连通，当在第l挡光层（27)施加地电势，就形成一 个电磁屏蔽空间，可避免像素单元受到干扰，有助于提高显示质量；
(5) 所述的双层挡光结构有助于解决漏光问题，尤其是第1挡光层（27)仅有一个过 孔（28)，可以把漏光程度控制到最低；
(6) 当公共电极板（52)断开与地电势的连接，并接通测试探头，即断开了第1挡光 层（27)与地电势的连接，在扫描线（31)和信号线（32)进行电检测时，测量 公共电极板（52)的电位，可以检测出在扫描线（31)和信号线（32)与第1 挡光层（27)之间是否短路；
(7) N型掺杂多晶硅具有较小的电阻率，采用N型掺杂多晶硅作扫描线，减小了扫描 信号电势在每行各像素NMOS管的栅（14)之间传输的延迟时间；
(8) 行像素之间通过共用NM0S管的源极（11)、连接塞29 (29)，可以提高像素的行 数目；
(9) 行像素之间通过共用p+-i_P电容器的下极板（22)、连接塞26 (26)、连接塞25
(25)，可以取道扩大了NMOS背电极（21)区域的作用，有助于增强像素抗噪能力。
附图说明
图1是本发明LC0S芯片像素结构平面布局示意图；其中：8: NM0S管的漏极，10: 丽0S管的有源区，11:丽0S管的源极，12:丽0S管，14:剛OS管的栅极，15:连接塞
15， 18:连接塞18， 23: p+-i_P电容器的上极板，24: p+-i-P电容器，26:连接塞26，28:过孔，29:连接塞29， 31:扫描线，32:信号线，41:漏-上极板连线，43:第2
挡光层。
图2是图1的M'剖面示意图，也是第十步制作后的LC0S芯片像素单元器件结构的 截面示意图；其中：1: P型硅衬底，6:薄膜绝缘层，8: NM0S管的漏极，10: NM0S管的 有源区，11: NM0S管的源极，12: NM0S管，14: NM0S管的栅极，15:连接塞15， 17: 连接塞17， 18:连接塞18， 22: p+-i_P电容器的下极板，23《p+-i-P电容器的上极板， 24: p+-i-P电容器，25:连接塞25， 26:连接塞26， 27:第1挡光层，28:过孔，29: 连接塞29， 41:漏-上极板连线，42:连接塞42， 43:第2挡光层，44:第1层绝缘层， 45:第2层绝缘层，46:第3层绝缘层。
图3是本发明LC0S芯片像素单元构成的数个像素电路原理图；其中：8: NM0S管的 漏极，11: NM0S管的源极，12: NM0S管，14: NM0S管的栅极，22: p+-i-P电容器的下
极板，23: p+_i-P电容器的上极板，24: P+-i-P电容器，31:扫描线，32:信号线，52: 公共电极板，55:本发明的LCOS芯片像素单元；
图4是公知的数个LC0S芯片像素单元构成的像素电路原理图；其中：2: MOS型电容 器的背电极，3: MOS型电容器的漏极，7: MOS型电容器的漏极，8: NMOS管的漏极，11: NMOS管的源极，12: NM0S管，14: NM0S管的栅极，20: M0S型电容器，21: NMOS管的背
电极；30: LCOS芯片像素单元；31:扫描线，32:信号线，33:地线；
图5是公知的LC0S芯片像素单元器件结构截面示意图；其中：1: P型硅衬底，2:
MOS型电容器的背电极，3: MOS型电容器的漏极，4: MOS型电容器的沟道导电层，5: MOS 型电容器的有源区，6:薄膜绝缘层，7: MOS型电容器的漏极，8: NMOS管的漏极，9: NMOS管的沟道导电层，10: NMOS管的有源区，11: NMOS管的源极，12: NMOS管，13:
反射电极，14: NMOS管的栅极，15:连接塞15， 16:漏-栅连线，17:连接塞17， 18:
连接塞18， 19: MOS型电容器的栅极，20: MOS型电容器；21: NMOS管的背电极。
图6至图14以及图2为制备过程中LCOS芯片像素单元器件结构逐步叠加的截面示 意图；
图6是第一步制作后的LC0S芯片像素单元器件结构的截面示意图；其中：1: P型硅
衬底，22: p+_i-P电容器的下极板。
图7是第二步制作后的LC0S芯片像素单元器件结构的截面示意图，其中：1: P型 硅衬底，6:薄膜绝缘层，22: p+-i_P电容器的下极板，61: N型掺杂多晶硅层。
图8是第三步制作后的LC0S芯片像素单元器件结构的截面示意图，其中：1: P型硅 衬底，6:薄膜绝缘层，14:剛OS管的栅极，22: p+-i-P电容器的下极板，23: p+-i-P
电容器的上极板。
图9是第四步制作后的LC0S芯片像素单元器件结构的截面示意图，其中：1: P型硅 衬底，6:薄膜绝缘层，8:陋OS管的漏极，11: NMOS管的源极，14:丽OS管的栅极，22: p+-i-P电容器的下极板，23: p+-i-P电容器的上极板。图10是第五步制作后的LC0S芯片像素单元器件结构的截面示意图，其中：1: P型 硅衬底，6:薄膜绝缘层，8: NM0S管的漏极，11: NM0S管的源极，14: NM0S管的栅极， 22: p+-i-P电容器的下极板，23: p+-i-P电容器的上极板，44:第1层绝缘层，63: NM0S 管的漏极接触窗口， 64: NMOS管的源极接触窗口， 65: p+-i-P电容器的上极板接触窗口， 66 p+-i-P电容器的下极板接触窗口 。
图11是第六步制作后的LC0S芯片像素单元器件结构的截面示意图，其中：1: P型 硅衬底，6:薄膜绝缘层，8: NM0S管的漏极，11: NM0S管的源极，14: NM0S管的栅极， 15:连接塞15, 17:连接塞17， 22: p+-i-P电容器的下极板，23: p+-i-P电容器的上 极板，25:连接塞25, 29:连接塞29, 41:漏-上极板连线，63: NMOS管的漏极接触窗 口， 64: NMOS管的源极接触窗口， 65: p+-i-P电容器的上极板接触窗口 ， 66 p+-i-P电
容器的下极板接触窗口。
图12是第七步制作后的LC0S芯片像素单元器件结构的截面示意图，其中：1: P型 硅衬底，6:薄膜绝缘层，8: NMOS管的漏极，11: NMOS管的源极，14: NMOS管的栅极，
15:连接塞15， 17:连接塞17， 22: p+-i-P电容器的下极板，23: p+-i-P电容器的上
极板，25:连接塞25， 29:连接塞29， 41:漏-上极板连线，45:第2层绝缘层，73连 接塞25接触窗口， 74:连接塞17接触窗口。
图13是第八步制作后的LC0S芯片像素单元器件结构的截面示意图，其中：1: P型 硅衬底，6:薄膜绝缘层，8: NMOS管的漏极，11: NMOS管的源极，14: NMOS管的栅极， 15:连接塞15， 17:连接塞17， 22: p+-i-P电容器的下极板，23: p+-i-P电容器的上 极板，25:连接塞25， 26:连接塞26， 27:第1挡光层，28:过孔，29:连接塞29， 41: 漏-上极板连线，42:连接塞42。
图14是第九步制作后的LC0S芯片像素单元器件结构的截面示意图，其中：1: P型 硅衬底，6:薄膜绝缘层，8: NMOS管的漏极，11: NMOS管的源极，14: NMOS管的栅极， 15:连接塞15， 17:连接塞17， 22: p+-i-P电容器的下极板，23: p+-i-P电容器的上 极板，25:连接塞25， 26:连接塞26， 27:第1挡光层，28:过孔，29:连接塞29， 41: 漏-上极板连线，42:连接塞42， 46:第3层绝缘层，77:连接塞18接触窗口。
具体实施方式
下面结合附图对本发明的LCOS芯片像素器件及其制备方法作进一步具体说明：参 见附图l、图2、图3， LCOS芯片像素器件结构，在一块P型硅衬底（1)上分别按照
行与列平行排布若干个像素单元，其特征在于，每行或每列的像素单元包括一由p+-i-p
电容器的上极板（23)、薄膜绝缘层（6)^+4-?电容器的下极板（22)共同构成的卜-i-P 电容器（24)和一NMOS管（12)，所述NMOS管（12)中的NMOS管的漏极（8)与p+-i-P 电容器的上极板（23)相连接，每行像素单元中NMOS管的栅极（14)分别向两边延伸 直至与左、右两个相邻像素单元中的羅OS管的栅极（14)相连形成一条扫描线（31)， 且每行像素单元中的扫描线（31)由一条矩形N型掺杂多晶硅构成；每列像素单元中设置一条信号线（32),且每列像素单元中NMOS管的源极（11)连接到信号线（32)，并 包括所述信号线（32)垂直于所述扫描线（31)。
参见附图l，在每列像素中，第1行与第2行像素中的NM0S管（12)共用一个NMOS 管的源极（11)和连接塞29 (29)，第2行像素与第3行像素共用一个p+-i-P电容器的 下极板（22)和连接塞25 (25),第3行与第4行像素中的NM0S管（12)共用一个NMOS 管的源极（11)和连接塞29 (29),第4行像素与第5行像素共用一个？+-i-P电容器的 下极板（22)和连接塞25 (25)，如此类推该连接关系遍及同一列的各行像素；和，
如图1所示，每条扫描线（31)由一条横跨NMOS管的有源区（10)、以所述NMOS管 (12)的沟道长度作为宽度、电阻率小于常规多晶硅（方块电阻1欧姆/方至10欧姆/方） 的矩形状N型掺杂多晶硅构成，且相邻两条矩形状N型掺杂多晶硅之间保持平行；和
每列像素中存在一条不穿越扫描线（31)与NMOS管的有源区（10)交叠之区域的信 号线（32)，且在该列像素中连接塞29 (29)均连接到同一条信号线（32)，且相邻的信 号线（32)之间不相交；和，
每行或每列的像素中P型硅衬底（1)表面嵌入一NMOS管的有源区（10)和一p+-i-P 电容器的下极板（22)，所述NMOS管的有源区（10)和所述？+-1-P电容器的下极板（22) 的相邻一侧紧密相连，且每列或每行像素单元中所述P+-i-P电容器（24)共用同一 p+-i-P 电容器的下极板（22)。
如图2所示，所述NMOS管的有源区（10)和p+-i_P电容器的下极板（22)之上设置 薄膜绝缘层（6); NM0S管的栅极（14)和电容器的上极板（23)设置在薄膜绝缘层（6) 之上；第l层绝缘层（44)设置在NMOS管的栅极（14)和电容器的上极板（23)之上； 第2层绝缘层（45)设置在第l层绝缘层（44)之上；漏-上极板连线（41)、连接塞25 (25)、连接塞17 (17)、连接塞15 (15)、连接塞29 (29)、信号线（32)设置在第1 层绝缘层（44)与第2层绝缘层（45)之间；第3层绝缘层（46)设置在第2层绝缘层 (45)之上；连接塞26 (26)、连接塞42 (42)设置在第2层绝缘层（45)与第3层绝 缘层（46)之间；第2挡光层（43)和连接塞18 (18)设置在第3层绝缘层（46)之上；
NM0S管（12)的有源区包括NM0S管的源极（11)、 NM0S管的漏极（8)，和介于隨0S 管的源极（11)与NM0S管的漏极（8)之间的P型硅衬底（1)部分，NM0S管的源极（11) 和NMOS管的漏极（8)为轻掺杂N型半导体，p+-i-P电容器的下极板（22)为重掺杂P 型半导体。
参见附图2， NMOS管的栅极（14)设置在介于醒0S管的源极（11)与醒0S管的漏 极（8)之间的P型硅衬底（1)部分的正上方，其间夹置薄膜绝缘层（6); p+_i-P电容 器的上极板（23)设置在p+-i-P电容器的下极板（22)的上方，其间夹置薄膜绝缘层（6); 隨0S管的栅极（14)与p+-i-P电容器的上极板（23)之间绝缘，且p+-i-P电容器的上极 板（23)与相邻像素中顺03管的栅极（14)、？+-卜P电容器的上极板（23)之间绝缘；丽0S 管的栅极（14)与p+-i-P电容器的上极板（23)均为N型多晶硅层形成；参见附图3，每行各个像素中所述NMOS管的栅极（14)分别沿左、右两个水平方向 延伸直至与左、右两个相邻像素中所述NMOS管的栅极（14)相连形成一条扫描线（31) 相邻扫描线（31)保持平行；扫描线（31)采用N型多晶硅层形成；
参见图l、图2、图3，用N型多晶硅层形成所述NMOS管的栅极（14)、 p+-i-P电容 器的上极板（23)、扫描线（31);用第1层金属层形成连接塞25 (25)、连接塞17 (17)、 连接塞15 (15)、连接塞29 (29);用第2层金属层形成第1挡光层（27)、连接塞26 (26)、 连接塞42 (42)、公共电极板（52);用含AL (铝）为99.99%的纯AJL金属层形成第2 挡光层（43)和连接塞18 (18);
参见附图l和附图2，每列各个像素中NMOS管的源极（11)通过连接塞29 (29)的 一端连接到信号线（32)，且所述信号线（32)垂直于所述扫描线（31);
参见附图2，连接塞25 (25)与p+-i-P电容器的下极板（22)相连接，连接塞17 (17)的一端与p+-i-P电容器的上极板（23)相连接，连接塞15 (15)的一端与NMOS 管的漏极（8)相连接，连接塞29 (29)的一端与NMOS管的源极（11)相连接；且漏-上极板连线（41)连接连接塞17 (17)的另一端和连接塞15 (15)的另一端；
在每列或每行像素单元中所述NMOS管（12)和p+-i-P电容器（24)之上，第2层绝 缘层（45)与第3层绝缘层（46)之间设置第l挡光层（27)，并包括在每行或每列的像 素单元中所述第l挡光层（27)上仅存在一个过孔（28)，在每行或每列的像素单元中所 述第1挡光层（27)之上设置第2挡光层（43)，且第2挡光层（43)遮盖了所述过孔（28)。 每行或每列的像素单元中所述第2挡光层（43)与相邻像素的第2挡光层之间存在 保持绝缘的距离，且该距离为加工工艺所能提供的最小距离，并且所述第2挡光层（43) 通过连接塞18 (18)与连接塞42 (42)的另一端相连。
参见附图2和附图3,连接塞42 (42)设置在连接塞17 (17)上方，且连接塞42 (42) 的一端与第1挡光层（27)之间保持绝缘距离，该距离在第1挡光层（27)上形成过孔 (28)，且所述过孔（28)为加工工艺所能提供的最小间隙，这样可以把漏光程度控制到 最低；连接塞42 (42)的一端连接连接塞17 (17)，连接塞26 (26)连接连接塞25 (25) 和第l挡光层（27);并包括各个像素中的第l挡光层（27)沿水平、垂直方向延展直至 相互连接形成公共电极板（52);
参见附图2和附图5，所述第2挡光层（43)也是LCOS像素的反射电极（13);所述 第2挡光层（43)与相邻像素的第2挡光层的距离为加工工艺所能提供的最小距离，这 样可以提供最大的开口率，连接塞18 (18)相连第2挡光层（43)与连接塞42 (42);
当通过第l挡光层（27)、连接塞26 (26)和连接塞25 (25)把。+-卜？电容器的下 极板（22)接为地电势，当扫描线（31)输入超过所述醒OS管（12)栅电压阈值的电势、 所述NMOS管的源极（11)和所述NMOS管的漏极（8)导通、所述信号线（32)上的信号 电压的电势传输到所述漏-上极板连线（23)，传到所述漏-上极板连线（23)的信号电压 的电势就存储到把P+_i-P电容器的上极板（23)，不需要额外施加电势形成导电层来充
14当电容器的下电极。
图6至图14以及图2为制备过程中LC0S芯片像素单元器件结构逐步叠加的截面示 意图；
本发明提供了一种LCOS芯片像素器件结构的制备方法，其特征在于，包括： 第一步参见图6:在P型衬底区（1)进行P型重掺杂制作出p+-i-P电容器的下极板 (22),
第二步参见图7:依次沉积薄膜绝缘层（6)、 N型掺杂多晶硅层（61), 第三步参见图7和图8:釆用光刻工艺和单层多晶硅自对准工艺把图7中所述的N
型掺杂多晶硅层（61)制作形成NMOS管的栅极（14)和p+-i-P电容器的上极板（23)， 第四步参见图9:在P型衬底区（1)进行N型轻掺杂制作NM0S管的源极（11)和
NM0S管的漏极（8)，
第五步参见图10:沉积第1层绝缘层（44)并采用光刻工艺在第1层绝缘层（44) 上刻蚀出NMOS管的漏极接触窗口 （63)、 NMOS管的源极接触窗口 （64)、 p+-i-P电容器 的上极板接触窗口 （65)、 p+_i-P电容器的下极板接触窗口 （66)，
第六步参见图11:制作第1层金属层并采用光刻工艺刻蚀出连接塞15 (15)、连接 塞17 (17)、连接塞25 (25)、连接塞29 (29)以及漏-上极板连线（41),
第七步参见图12:沉积第2层绝缘层（45)并釆用光刻工艺在第2层绝缘层（45) 上刻蚀出连接塞25接触窗口 （73)、连接塞17接触窗口 （74)，
第八步参见图13:制作第2层金属层并采用光刻工艺刻蚀出连接塞26 (26)、连接 塞42 (42)和第1挡光层（27)，并且连接塞42 (42)的一端与第1挡光层（27)之间 保持绝缘距离，该距离在第l挡光层（27)上形成过孔（28)，且所述过孔（28)为加工 工艺所能提供的最小间隙，
第九步参见图14:沉积第3层绝缘层（46)并采用CMP(化学机械抛光)工艺整平第3 层绝缘层（46),在整平的第3层绝缘层（46)上采用光刻工艺刻蚀出连接塞18接触窗 口 （77)，
第十步参见图2:采用含铝（AL)为99.99%的纯铝金属材料制作厚度为150纳米至 200纳米的第3层金属，并采用光刻工艺在第3层'金属上刻蚀出连接塞18 (18)、充当第 2挡光层（43)的像素电极；（蓝字内容与以下内容多有重复，建议合并后只保留一次即 包含权利要求7的全部内容，且有全部补充内容的最为详尽的描述即可，我做还是您来 做？我很愿意做，只怕没有您做的好而快。）
结合图6至图14以及图2细分制备方法如下：
参见图6，第一步制作后的LCOS芯片像素单元器件结构的截面示意图，首先遵照单 层多晶硅CMOS工艺要求，采用轻掺杂P型晶向硅材料作为P型衬底区（1)，并在P型衬 底区（1)进行？型重掺杂制备出？+_卜？电容器的下极板（22);
参见图7，接着先在所述P型衬底区（1)以及口+-卜？电容器的下极板（22)之上沉积一层厚度50纳米至150纳米的薄膜绝缘层（6)，然后在所述的薄膜绝缘层（6)上制 作N型掺杂多晶硅层（61);
参见图7和图8,接着采用光刻工艺把上述N型掺杂多晶硅层制作形成NM0S管的栅 极（14)和p+-i-P电容器的上极板（23),还包括：采用单层多晶硅自对准工艺和光刻 工艺去除NMOS管的栅极（14)和p+-i-P电容器的上极板（23)之间的薄膜绝缘层（6);
参见图9，接着在P型硅衬底层（1)上进行N型轻掺杂制作NMOS管的源极（11)和 NM0S管的漏极（8);
参见图10，接着沉积覆盖所述NMOS管的栅极（14)、 p+-i-P电容器的上极板（23)、 p—i-P电容器的下极板（22)、 NMOS管的源极（11)和NMOS管的漏极（8)的第1层绝 缘层（44)，还包括：同时采用光刻工艺在第1层绝缘层（44)上刻蚀出分别暴露部分NMOS 管的漏极（8)、 NM0S管的源极（11)、 p+-i-P电容器的上极板（23)、 p+-i-P电容器的下 极板（22)的NMOS管的漏极接触窗口 （63)、 NMOS管的源极接触窗口 （64)、 p+-i-P电 容器的上极板接触窗口 （65)、 p+-i-P电容器的下极板接触窗口 （66);
参见菌11，接着制作覆盖在第1层绝缘层（44)上、且分别充满所述NMOS管的漏极 接触窗口 （63)、 NMOS管的源极接触窗口 （64)、 p+-i-P电容器的上极板接触窗口 （65)、 p+-i-P电容器的下极板接触窗口 （66)的第1层金属层，还包括：同时采用光刻工艺在 第1层金属层上刻蚀出所述连接塞15 (15)、连接塞17 (17)、连接塞25 (25)、连接塞 29 (29)、漏-上极板连线（41);
参见图12，接着制作覆盖所述第1层绝缘层（44)以及所述连接塞15 (15)、连接 塞17 (17)、连接塞25 (25)、连接塞29 (29)、漏-上极板连线（41)的第2层绝缘层（45), 还包括：同时采用光刻工艺在第2层绝缘层（45)上刻蚀出分别暴露部分连接塞25 (25)、 连接塞17 (17)的连接塞25接触窗口 （73)、连接塞17接触窗口 （74);
参见图13，接着制作覆盖且分别填满所述连接塞25接触窗口 （73)、连接塞17接触 窗口 （74)的第2层金属层，还包括：同时采用光刻工艺在第2层金属层上刻蚀出连接 塞42 (42)、第1挡光层（27)、与所述第1挡光层（27)相连接的连接塞26 (26)、连 接塞42与所述第1挡光层（27) (42)之间的间隙即过孔（28):
参见图14，接着制作覆盖所述第2层绝缘层（45)以及所述连接塞42 (42)、第1 挡光层（27)、与所述第l挡光层（27)相连接的连接塞26 (26)、连接塞42与所述第1 挡光层（27) (42)之间的间隙即过孔（28)的第3层绝缘层（46)，还包括：同时采用 CMP(化学机械抛光)工艺整平第3层绝缘层（46)，在整平的第3层绝缘层（46)上釆用 光刻工艺刻蚀出暴露部分连接塞18 (18)的连接塞18接触窗口 （77);
参见图2和图14，最后采用含AL (铝）为99. 99%的纯AL金属材料在所述第3层绝 缘层（46)上制作厚度为150纳米至200纳米的第3层金属，并且所述第3层金属填满 所述连接塞18接触窗口 （77)，还包括：同时采用光刻工艺在所述第3层金属上刻蚀出 充当第2挡光层（43)的像素电极、与所述第2挡光层（43)相连接的连接塞18 (18)。
行与列平行排布若干个像素单元，其特征在于，每行或每列的像素单元包括一由p+-i-p
电容器的上极板（23)、薄膜绝缘层（6)^+4-?电容器的下极板（22)共同构成的卜-i-P 电容器（24)和一NMOS管（12)，所述NMOS管（12)中的NMOS管的漏极（8)与p+-i-P 电容器的上极板（23)相连接，每行像素单元中NMOS管的栅极（14)分别向两边延伸 直至与左、右两个相邻像素单元中的羅OS管的栅极（14)相连形成一条扫描线（31)， 且每行像素单元中的扫描线（31)由一条矩形N型掺杂多晶硅构成；每列像素单元中设置一条信号线（32),且每列像素单元中NMOS管的源极（11)连接到信号线（32)，并 包括所述信号线（32)垂直于所述扫描线（31)。
参见附图l，在每列像素中，第1行与第2行像素中的NM0S管（12)共用一个NMOS 管的源极（11)和连接塞29 (29)，第2行像素与第3行像素共用一个p+-i-P电容器的 下极板（22)和连接塞25 (25),第3行与第4行像素中的NM0S管（12)共用一个NMOS 管的源极（11)和连接塞29 (29),第4行像素与第5行像素共用一个？+-i-P电容器的 下极板（22)和连接塞25 (25)，如此类推该连接关系遍及同一列的各行像素；和，
如图1所示，每条扫描线（31)由一条横跨NMOS管的有源区（10)、以所述NMOS管 (12)的沟道长度作为宽度、电阻率小于常规多晶硅（方块电阻1欧姆/方至10欧姆/方） 的矩形状N型掺杂多晶硅构成，且相邻两条矩形状N型掺杂多晶硅之间保持平行；和
每列像素中存在一条不穿越扫描线（31)与NMOS管的有源区（10)交叠之区域的信 号线（32)，且在该列像素中连接塞29 (29)均连接到同一条信号线（32)，且相邻的信 号线（32)之间不相交；和，
每行或每列的像素中P型硅衬底（1)表面嵌入一NMOS管的有源区（10)和一p+-i-P 电容器的下极板（22)，所述NMOS管的有源区（10)和所述？+-1-P电容器的下极板（22) 的相邻一侧紧密相连，且每列或每行像素单元中所述P+-i-P电容器（24)共用同一 p+-i-P 电容器的下极板（22)。
如图2所示，所述NMOS管的有源区（10)和p+-i_P电容器的下极板（22)之上设置 薄膜绝缘层（6); NM0S管的栅极（14)和电容器的上极板（23)设置在薄膜绝缘层（6) 之上；第l层绝缘层（44)设置在NMOS管的栅极（14)和电容器的上极板（23)之上； 第2层绝缘层（45)设置在第l层绝缘层（44)之上；漏-上极板连线（41)、连接塞25 (25)、连接塞17 (17)、连接塞15 (15)、连接塞29 (29)、信号线（32)设置在第1 层绝缘层（44)与第2层绝缘层（45)之间；第3层绝缘层（46)设置在第2层绝缘层 (45)之上；连接塞26 (26)、连接塞42 (42)设置在第2层绝缘层（45)与第3层绝 缘层（46)之间；第2挡光层（43)和连接塞18 (18)设置在第3层绝缘层（46)之上；
NM0S管（12)的有源区包括NM0S管的源极（11)、 NM0S管的漏极（8)，和介于隨0S 管的源极（11)与NM0S管的漏极（8)之间的P型硅衬底（1)部分，NM0S管的源极（11) 和NMOS管的漏极（8)为轻掺杂N型半导体，p+-i-P电容器的下极板（22)为重掺杂P 型半导体。
参见附图2， NMOS管的栅极（14)设置在介于醒0S管的源极（11)与醒0S管的漏 极（8)之间的P型硅衬底（1)部分的正上方，其间夹置薄膜绝缘层（6); p+_i-P电容 器的上极板（23)设置在p+-i-P电容器的下极板（22)的上方，其间夹置薄膜绝缘层（6); 隨0S管的栅极（14)与p+-i-P电容器的上极板（23)之间绝缘，且p+-i-P电容器的上极 板（23)与相邻像素中顺03管的栅极（14)、？+-卜P电容器的上极板（23)之间绝缘；丽0S 管的栅极（14)与p+-i-P电容器的上极板（23)均为N型多晶硅层形成；参见附图3，每行各个像素中所述NMOS管的栅极（14)分别沿左、右两个水平方向 延伸直至与左、右两个相邻像素中所述NMOS管的栅极（14)相连形成一条扫描线（31) 相邻扫描线（31)保持平行；扫描线（31)采用N型多晶硅层形成；
参见图l、图2、图3，用N型多晶硅层形成所述NMOS管的栅极（14)、 p+-i-P电容 器的上极板（23)、扫描线（31);用第1层金属层形成连接塞25 (25)、连接塞17 (17)、 连接塞15 (15)、连接塞29 (29);用第2层金属层形成第1挡光层（27)、连接塞26 (26)、 连接塞42 (42)、公共电极板（52);用含AL (铝）为99.99%的纯AJL金属层形成第2 挡光层（43)和连接塞18 (18);
参见附图l和附图2，每列各个像素中NMOS管的源极（11)通过连接塞29 (29)的 一端连接到信号线（32)，且所述信号线（32)垂直于所述扫描线（31);
参见附图2，连接塞25 (25)与p+-i-P电容器的下极板（22)相连接，连接塞17 (17)的一端与p+-i-P电容器的上极板（23)相连接，连接塞15 (15)的一端与NMOS 管的漏极（8)相连接，连接塞29 (29)的一端与NMOS管的源极（11)相连接；且漏-上极板连线（41)连接连接塞17 (17)的另一端和连接塞15 (15)的另一端；
在每列或每行像素单元中所述NMOS管（12)和p+-i-P电容器（24)之上，第2层绝 缘层（45)与第3层绝缘层（46)之间设置第l挡光层（27)，并包括在每行或每列的像 素单元中所述第l挡光层（27)上仅存在一个过孔（28)，在每行或每列的像素单元中所 述第1挡光层（27)之上设置第2挡光层（43)，且第2挡光层（43)遮盖了所述过孔（28)。 每行或每列的像素单元中所述第2挡光层（43)与相邻像素的第2挡光层之间存在 保持绝缘的距离，且该距离为加工工艺所能提供的最小距离，并且所述第2挡光层（43) 通过连接塞18 (18)与连接塞42 (42)的另一端相连。
参见附图2和附图3,连接塞42 (42)设置在连接塞17 (17)上方，且连接塞42 (42) 的一端与第1挡光层（27)之间保持绝缘距离，该距离在第1挡光层（27)上形成过孔 (28)，且所述过孔（28)为加工工艺所能提供的最小间隙，这样可以把漏光程度控制到 最低；连接塞42 (42)的一端连接连接塞17 (17)，连接塞26 (26)连接连接塞25 (25) 和第l挡光层（27);并包括各个像素中的第l挡光层（27)沿水平、垂直方向延展直至 相互连接形成公共电极板（52);
参见附图2和附图5，所述第2挡光层（43)也是LCOS像素的反射电极（13);所述 第2挡光层（43)与相邻像素的第2挡光层的距离为加工工艺所能提供的最小距离，这 样可以提供最大的开口率，连接塞18 (18)相连第2挡光层（43)与连接塞42 (42);
当通过第l挡光层（27)、连接塞26 (26)和连接塞25 (25)把。+-卜？电容器的下 极板（22)接为地电势，当扫描线（31)输入超过所述醒OS管（12)栅电压阈值的电势、 所述NMOS管的源极（11)和所述NMOS管的漏极（8)导通、所述信号线（32)上的信号 电压的电势传输到所述漏-上极板连线（23)，传到所述漏-上极板连线（23)的信号电压 的电势就存储到把P+_i-P电容器的上极板（23)，不需要额外施加电势形成导电层来充
14当电容器的下电极。
图6至图14以及图2为制备过程中LC0S芯片像素单元器件结构逐步叠加的截面示 意图；
本发明提供了一种LCOS芯片像素器件结构的制备方法，其特征在于，包括： 第一步参见图6:在P型衬底区（1)进行P型重掺杂制作出p+-i-P电容器的下极板 (22),
第二步参见图7:依次沉积薄膜绝缘层（6)、 N型掺杂多晶硅层（61), 第三步参见图7和图8:釆用光刻工艺和单层多晶硅自对准工艺把图7中所述的N
型掺杂多晶硅层（61)制作形成NMOS管的栅极（14)和p+-i-P电容器的上极板（23)， 第四步参见图9:在P型衬底区（1)进行N型轻掺杂制作NM0S管的源极（11)和
NM0S管的漏极（8)，
第五步参见图10:沉积第1层绝缘层（44)并采用光刻工艺在第1层绝缘层（44) 上刻蚀出NMOS管的漏极接触窗口 （63)、 NMOS管的源极接触窗口 （64)、 p+-i-P电容器 的上极板接触窗口 （65)、 p+_i-P电容器的下极板接触窗口 （66)，
第六步参见图11:制作第1层金属层并采用光刻工艺刻蚀出连接塞15 (15)、连接 塞17 (17)、连接塞25 (25)、连接塞29 (29)以及漏-上极板连线（41),
第七步参见图12:沉积第2层绝缘层（45)并釆用光刻工艺在第2层绝缘层（45) 上刻蚀出连接塞25接触窗口 （73)、连接塞17接触窗口 （74)，
第八步参见图13:制作第2层金属层并采用光刻工艺刻蚀出连接塞26 (26)、连接 塞42 (42)和第1挡光层（27)，并且连接塞42 (42)的一端与第1挡光层（27)之间 保持绝缘距离，该距离在第l挡光层（27)上形成过孔（28)，且所述过孔（28)为加工 工艺所能提供的最小间隙，
第九步参见图14:沉积第3层绝缘层（46)并采用CMP(化学机械抛光)工艺整平第3 层绝缘层（46),在整平的第3层绝缘层（46)上采用光刻工艺刻蚀出连接塞18接触窗 口 （77)，
第十步参见图2:采用含铝（AL)为99.99%的纯铝金属材料制作厚度为150纳米至 200纳米的第3层金属，并采用光刻工艺在第3层'金属上刻蚀出连接塞18 (18)、充当第 2挡光层（43)的像素电极；（蓝字内容与以下内容多有重复，建议合并后只保留一次即 包含权利要求7的全部内容，且有全部补充内容的最为详尽的描述即可，我做还是您来 做？我很愿意做，只怕没有您做的好而快。）
结合图6至图14以及图2细分制备方法如下：
参见图6，第一步制作后的LCOS芯片像素单元器件结构的截面示意图，首先遵照单 层多晶硅CMOS工艺要求，采用轻掺杂P型晶向硅材料作为P型衬底区（1)，并在P型衬 底区（1)进行？型重掺杂制备出？+_卜？电容器的下极板（22);
参见图7，接着先在所述P型衬底区（1)以及口+-卜？电容器的下极板（22)之上沉积一层厚度50纳米至150纳米的薄膜绝缘层（6)，然后在所述的薄膜绝缘层（6)上制 作N型掺杂多晶硅层（61);
参见图7和图8,接着采用光刻工艺把上述N型掺杂多晶硅层制作形成NM0S管的栅 极（14)和p+-i-P电容器的上极板（23),还包括：采用单层多晶硅自对准工艺和光刻 工艺去除NMOS管的栅极（14)和p+-i-P电容器的上极板（23)之间的薄膜绝缘层（6);
参见图9，接着在P型硅衬底层（1)上进行N型轻掺杂制作NMOS管的源极（11)和 NM0S管的漏极（8);
参见图10，接着沉积覆盖所述NMOS管的栅极（14)、 p+-i-P电容器的上极板（23)、 p—i-P电容器的下极板（22)、 NMOS管的源极（11)和NMOS管的漏极（8)的第1层绝 缘层（44)，还包括：同时采用光刻工艺在第1层绝缘层（44)上刻蚀出分别暴露部分NMOS 管的漏极（8)、 NM0S管的源极（11)、 p+-i-P电容器的上极板（23)、 p+-i-P电容器的下 极板（22)的NMOS管的漏极接触窗口 （63)、 NMOS管的源极接触窗口 （64)、 p+-i-P电 容器的上极板接触窗口 （65)、 p+-i-P电容器的下极板接触窗口 （66);
参见菌11，接着制作覆盖在第1层绝缘层（44)上、且分别充满所述NMOS管的漏极 接触窗口 （63)、 NMOS管的源极接触窗口 （64)、 p+-i-P电容器的上极板接触窗口 （65)、 p+-i-P电容器的下极板接触窗口 （66)的第1层金属层，还包括：同时采用光刻工艺在 第1层金属层上刻蚀出所述连接塞15 (15)、连接塞17 (17)、连接塞25 (25)、连接塞 29 (29)、漏-上极板连线（41);
参见图12，接着制作覆盖所述第1层绝缘层（44)以及所述连接塞15 (15)、连接 塞17 (17)、连接塞25 (25)、连接塞29 (29)、漏-上极板连线（41)的第2层绝缘层（45), 还包括：同时采用光刻工艺在第2层绝缘层（45)上刻蚀出分别暴露部分连接塞25 (25)、 连接塞17 (17)的连接塞25接触窗口 （73)、连接塞17接触窗口 （74);
参见图13，接着制作覆盖且分别填满所述连接塞25接触窗口 （73)、连接塞17接触 窗口 （74)的第2层金属层，还包括：同时采用光刻工艺在第2层金属层上刻蚀出连接 塞42 (42)、第1挡光层（27)、与所述第1挡光层（27)相连接的连接塞26 (26)、连 接塞42与所述第1挡光层（27) (42)之间的间隙即过孔（28):
参见图14，接着制作覆盖所述第2层绝缘层（45)以及所述连接塞42 (42)、第1 挡光层（27)、与所述第l挡光层（27)相连接的连接塞26 (26)、连接塞42与所述第1 挡光层（27) (42)之间的间隙即过孔（28)的第3层绝缘层（46)，还包括：同时采用 CMP(化学机械抛光)工艺整平第3层绝缘层（46)，在整平的第3层绝缘层（46)上釆用 光刻工艺刻蚀出暴露部分连接塞18 (18)的连接塞18接触窗口 （77);
参见图2和图14，最后采用含AL (铝）为99. 99%的纯AL金属材料在所述第3层绝 缘层（46)上制作厚度为150纳米至200纳米的第3层金属，并且所述第3层金属填满 所述连接塞18接触窗口 （77)，还包括：同时采用光刻工艺在所述第3层金属上刻蚀出 充当第2挡光层（43)的像素电极、与所述第2挡光层（43)相连接的连接塞18 (18)。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种方块电阻SPICE模型的构建方法 | 2020-05-12 | 459 |
| 一种方块电阻的测量方法 | 2020-05-12 | 774 |
| 方块电阻测量设备及吸盘 | 2020-05-12 | 81 |
| 欧姆接触区方块电阻的修正方法 | 2020-05-11 | 972 |
| 一种提取互连线方块电阻的方法和装置 | 2020-05-13 | 488 |
| 一种提取互连线方块电阻的方法和装置 | 2020-05-14 | 321 |
| 检测合金方块电阻的方法 | 2020-05-11 | 257 |
| 不合格多晶扩散方块电阻的返工方法 | 2020-05-12 | 594 |
| 导电薄膜方块电阻多探针测量方法及测量头 | 2020-05-13 | 396 |
| 硅片的方块电阻的测试方法及设备 | 2020-05-12 | 111 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈