技术领域
[0001] 本
发明属于
半导体器件技术领域，尤其涉及一种高阈值电压常关型高电子迁移率晶体管及其制备方法。
背景技术
[0002] 继第一代半导体材料(Ge、Si等)与第二代化合物半导体材料(GaAs、InP等)之后，氮化镓(GaN)作为第三代新型
宽禁带半导体材料的重要代表得到迅速发展，并成为功率半导体领域研究的前沿和热点。GaN基(以GaN为主，包含GaN、AlN、InN以及它们的成分组合等)半导体材料具有大的禁带宽度、高的电子饱和速度以及耐高温高压、抗辐照等优良特性，可以弥补第一、二代半导体材料的不足，在功率
开关器件和
微波射频领域具有广泛的应用前景。另外，GaN基
异质结(以AlGaN/GaN为代表)界面的自发极化和压
电极化电荷将诱导产生高
密度的二维电子气(2DEG)(～1013cm-2)，由于受输运维数限制以及材料无需故意掺杂，该2DEG
沟道具有明显增大的电子迁移率(～2000cm2V-1s-1)。这一特性使GaN基
异质结构在研制高性能高电子迁移率晶体管(HEMT)方面具有明显的优势，特别是在1000V以下的中低压芯片市场具有明显的技术优势。
[0003] 国内外在GaN基功率器件领域开展研究已经有超过20年的时间，目前市场上已经有少量200V以下的GaN基器件产品，其应用主要是在低压射频和消费类电源转换领域。但是在400～1000V范围，GaN技术不够成熟，其产品还未受市场检验，主要原因有两方面。一方面是器件后端封装、匹配
电路以及可靠性验证方面需要进一步深入研究；另一方面是常关型器件设计和研究距离向市场推广还有较大距离。功率开关器件按照器件导通时是否需要在栅极施加开启
偏压分为常开型和常关型两种类型。常关型功率开关器件在栅极不施加偏压情况下，器件即处于关断状态，相对于常开型类型，常关型器件在实际应用中具有更安全、节能、简化电路设计等方面的优势，因此具有更加重要的研究价值和更加广阔的应用市场。本
专利申请即针对常关型GaN基材料功率器件进行结构创新和技术制作。
[0004] 目前实现HEMT功率器件的常关型操作有多种技术，主要有栅极势垒层
刻蚀形成凹槽栅、氟
离子注入形成氟化栅以及栅极生长p型盖帽层三种方案。凹槽栅方案通过部分或者全部刻蚀掉AlGaN势垒层来削弱或者直接切断2DEG，从而获得常关型操作，该方案要求精确刻蚀势垒层，对于大面积器件，栅极刻蚀深度均匀性较难控制；氟离子注入栅极方案利用带负电荷的氟离子排斥2DEG可以达到常关型操作目的，但在应用推广过程中，器件中氟离子分布的热
稳定性和性能可靠性问题难以克服；栅极p型盖帽层是个较好的技术方案，该技术保留良好的2DEG沟道，利用其附加内建
电场将2DEG沟道界面的导带提升到费米能级上方，从而获得常关型操作，该技术方案能获得较高的导通
电流密度，适合产业化推广，目前主要存在的问题是栅耐压和阈值电压较小。因此，针对该问题，如何对器件结构进行创新设计，引入新型加工技术，从而提高p型盖帽层方案中器件耐压和阈值电压，是业内急需解决的技术难题。
发明内容
[0005] 为了解决上述
现有技术中存在的问题，本发明提供一种高阈值电压常关型高电子迁移率晶体管及其制备方法，该晶体管实现常关型器件类型的同时能保持大的导通电流密度，在此
基础上进一步增大的器件栅极耐压和阈值电压。
[0006] 技术方案如下：
[0007] 一种高阈值电压常关型高电子迁移率晶体管，包括：衬底、成核层、
外延层、势垒层、
钝化层、栅极盖帽层、复合栅介质插入层、栅极、源极和漏极，在所述衬底上依次生长成核层和外延层，所述外延层上方为势垒层、源极和漏极，所述势垒层和外延层形成异质结结构，二者
接触界面由极化电荷诱导产生二维电子气，所述势垒层上方为
钝化层，栅区势垒层上方为栅极盖帽层，所述栅极盖帽层上方为复合栅介质插入层，所述复合栅介质插入层上方为栅极，所述栅极与所述钝化层接触，在所述钝化层上、所述栅极向所述漏极方向延伸有场板。
[0008] 进一步的，所述衬底是
硅、蓝
宝石、
碳化硅、金刚石、GaN自
支撑衬底中的任意一种；所述成核层是AlN或者AlGaN超晶格；所述外延层是GaN或者GaAs；所述势垒层是AlGaN、InAlN、AlN、AlGaAs中的任意一种；所述钝化层是SiO2、Si3N4或者二者的复合结构。
[0009] 进一步的，所述栅极盖帽层是p-GaN或者p-InGaN或者p-AlGaN。
[0010] 进一步的，所述复合栅介质插入层是
氧化镓、
二氧化硅、氮化硅、氧化
铝、氧化铪中的任意材料形成的
单层结构、或者是由上述材料任意组合的复合多重结构。
[0011] 本发明还包括一种高阈值电压常关型高电子迁移率晶体管制备方法，步骤如下：
[0012] S1、晶片生长；
[0013] S2、外延层结构刻蚀；
[0014] S3、源、漏电极制作；
[0015] S4、栅介质插入层制备；
[0016] S5、栅电极制作。
[0017] 进一步的，步骤S1具体步骤为：
[0018] 采用金属有机物
化学气相沉积或分子束外延方法在衬底上依次生长成核层、外延层、势垒层、栅极盖帽层；
[0019] 或者
[0020] 采用MOCVD设备衬底上依次成核层、外延层、势垒层、栅极盖帽层。
[0021] 进一步的，步骤S2具体步骤为：
[0022] 利用半导体
光刻法和刻蚀法制作器件
台面，通过半导体刻蚀方法对表面刻蚀，实现台面隔离；重复该步骤，在源、漏极区域刻蚀掉势垒层形成凹槽；进一步刻蚀掉栅极区域外面的栅极盖帽层；
[0023] 或者
[0024] 将样品均匀
旋涂光刻胶；样品放置在热板上加热，进行软烘；把样品放置在曝光机中持续曝光；在显影液中进行显影；在热板上加热坚膜；通过Cl基
等离子体ICP刻蚀方法，刻蚀外延层结构，形成台面隔离，然后样品通过丙
酮溶液清洗去胶；重复该步骤，在源、漏极区域刻蚀掉势垒层形成凹槽；重复该步骤，刻蚀掉栅极区域外面的盖帽层，形成栅极盖帽层。
[0025] 进一步的，步骤S3具体步骤为：
[0026] 通过半导体光刻法定义出源、漏极所需区域，并通过金属沉积法沉积器件的源、漏极金属，通过高温
退火，使复
合金属结构变为合金，形成
欧姆接触；利用
等离子体增强化学气相沉积法、低压化学气相沉积法、磁控
溅射法、
电子束蒸发法中的任意一种方法进行沉积，形成器件表面钝化层；
[0027] 或者
[0028] 通过半导体光刻法定义出源、漏极所需区域，通过
电子束蒸发法沉积器件的源、漏极金属，然后样品在丙酮溶液中剥离、清洗去胶；通过在氮气高温环境中退火，使复合金属结构变为合金，形成欧姆接触；利用PECVD技术沉积法进行沉积，形成器件表面钝化层。
[0029] 进一步的，步骤S4具体步骤为：
[0030] 通过半导体光刻法定义出栅极区域，对栅极盖帽层进行表面氧化，处理形成栅介质插入层；或者采用PECVD、LPCVD、MOCVD、ALD、
磁控溅射法中的任意方法进行沉积，形成单层或者复合多重栅介质插入层；
[0031] 或者
[0032] 通过半导体光刻法定义出栅极区域，对栅极盖帽层表面进行低功率氧离子预处理，后采用LPCVD进行沉积，形成栅极介质插入层。
[0033] 进一步的，步骤S5具体步骤为：
[0034] 通过半导体光刻法定义出栅极和场板区域，通过金属沉积法沉积器件的
栅极金属和向漏极延伸的场板金属，最后在器件表面沉积钝化层，然后采用半导体光刻法定义出源极、栅极和漏极所需的开口区域，将定义区域的钝化层去除，暴露出金属电极表面，最后沉积金属
薄膜制作引线，完成电极制作，得到最后器件结构；
[0035] 或者
[0036] 通过半导体光刻法定义出栅极和场板区域，通过电子束蒸发技术沉积器件的栅极和延伸场板金属，然后样品在丙酮溶液中剥离、清洗去胶；在器件表面采用PECVD沉积钝化层，采用半导体光刻法定义出源极、栅极和漏极所需的开口区域，将定义区域的钝化层去除，暴露出金属电极表面，通过磁控溅射法沉积电极金属，得到最后器件结构。
[0037] 本发明的有益效果是：
[0038] 本发明所述的高阈值电压常关型高电子迁移率晶体管及其制备方法实现常关型器件类型的同时能保持大的导通电流密度；采用对p-GaN(或p-InGaN或者p-AlGaN)栅极盖帽层进行表面氧化技术处理，形成栅极氧化物介质层或者直接沉积栅介质插入层或者形成多重栅介质插入层，通过提高势垒层导带
位置从而提高该常关型器件的栅极耐压和阈值电压。
附图说明
[0039] 图1是本发明高阈值电压常关型HEMT器件截面示意图；
[0040] 图2是本发明器件制作工艺流程示例图a；
[0041] 图3是本发明器件制作工艺流程示例图b；
[0042] 图4是本发明器件制作工艺流程示例图c；
[0043] 图5是本发明器件制作工艺流程示例图d；
[0044] 图6是本发明器件制作工艺流程示例图e；
[0045] 图7是本发明器件制作工艺流程示例图f；
[0046] 图8是有、无复合栅介质插入层技术方案中器件能带对比示意图；
[0047] 图9是有、无复合栅介质插入层技术方案中器件阈值电压特性对比示意图。
具体实施方式
[0048] 下面结合附图1-9对高阈值电压常关型高电子迁移率晶体管及其制备方法做进一步说明。
[0049] 本专利申请针对栅极生长p型盖帽层方案，采用对p-GaN(或p-InGaN或者p-AlGaN)栅极盖帽层进行表面氧化技术处理形成栅极氧化物介质层或者直接沉积栅介质插入层或者形成多重栅介质插入层，如图1所示，通过提高势垒层导带位置从而提高该常关型器件的栅极耐压和阈值电压。栅极p型盖帽层在产业界目前是个能较好实现常关型器件的技术方案，该技术并未损伤2DEG沟道，因此器件的导通电流密度(或者导通
电阻)特性并未下降。而p-GaN(或p-InGaN或者p-AlGaN)栅极盖帽层形成的附加内建电场将2DEG沟道界面的导带提升到费米能级上方，从而获得常关型操作，但是阈值电压一般只有1V左右，栅极最高耐压一般小于10V。本专利申请在栅极盖帽层上方引入单层或者复合多重栅介质插入层后，将进一步提升势垒层和2DEG沟道界面的导带位置，获得明显增大的栅极耐压(＞20V)和阈值电压(＞2V)。
[0050] 图1是本专利申请提出的高阈值电压常关型HEMT器件截面示意图，栅金属电极和p型盖帽层之间引入栅介质插入层为其主要特征。
[0051] 本专利申请所提器件的基本结构说明如下：底部为衬底，可以是硅、蓝宝石、碳化硅、金刚石或者GaN自支撑衬底等；衬底上方为AlN或者AlGaN超晶格成核层；成核层上方为GaN或者GaAs外延层；外延层上方为AlGaN、InAlN、AlN或AlGaAs势垒层，势垒层和外延层形成异质结结构，该界面由极化电荷诱导产生二维电子气(2DEG)；势垒层上方是二氧化硅(SiO2)、氮化硅(Si3N4)或者它们的复合结构形成钝化层；栅区势垒层上方分别是p-GaN或者p-InGaN或者p-AlGaN盖帽层以及氧化镓(Ga2O3)、二氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)或者氧化铪(HfO2)等各种材料形成单层或者复合多重栅介质插入层；与外延层接触的源极、漏极，以及栅介质插入层上方的栅极和向漏极延伸的场板。
[0052] 本专利申请所提器件结构方案的优势是实现常关型器件类型的同时能保持大的导通电流密度，在此基础上进一步增大的器件栅极耐压和阈值电压。
[0054] 本专利申请具体实施过程如下：
[0055] 步骤①：晶片生长。
[0056] 采用金属有机物化学气相沉积(MOCVD)或分子束外延(MBE)等半导体材料生长技术依次在硅、蓝宝石、碳化硅、金刚石或者GaN自支撑衬底上依次生长AlN或者AlGaN超晶格成核层、2～10μm的GaN或者GaAs外延层、5～100nm的AlGaN、InAlN、AlN或AlGaAs势垒层(其中Al组分为0.05～0.3)、30～100nm的p-GaN或者p-InGaN或者p-AlGaN栅极盖帽层，如图2、图3所示。
[0057] 步骤②：外延层结构刻蚀。
[0058] 利用半导体光刻技术和刻蚀技术制作器件台面，通过如基于Cl基气体的感应耦合等离子体(ICP)或者反应离子刻蚀(RIE)等半导体刻蚀技术，将表面刻蚀300～800nm，实现台面隔离。重复该步骤，在源、漏极区域刻蚀掉势垒层形成凹槽；进一步刻蚀掉栅极区域外面的p型盖帽层，如图4所示。其中半导体光刻技术包含完整的匀胶、软烘、曝光、显影、坚膜等步骤。
[0059] 步骤③：源、漏电极制作。
[0060] 通过步骤②所述的半导体光刻技术定义出源、漏极所需区域，并通过如磁控溅射、电子束蒸发等金属沉积技术沉积器件的源、漏极金属，并且通过高温退火，使复合金属结构变为合金，形成欧姆接触。利用等离子体增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、磁控溅射法或者电子束蒸发法等技术沉积SiO2、Si3N4或者它们的复合结构，形成器件表面钝化层，如图5所示。
[0061] 步骤④：栅介质插入层制备。
[0062] 通过步骤②所述的半导体光刻技术定义出栅极区域，对p-GaN(或p-InGaN或者p-AlGaN)栅极盖帽层进行表面氧化技术处理形成Ga2O3介质层，或者采用PECVD、LPCVD、MOCVD、
原子层沉积(ALD)或者磁控溅射等技术直接沉积SiO2、Si3N4、氧化铝(Al2O3)或者氧化铪(HfO2)等单层或者复合多重介质插入层，如图6所示。
[0063] 步骤⑤：栅电极制作。
[0064] 通过步骤②所述的半导体光刻技术定义出栅极和场板区域，步骤③所述的金属沉积技术沉积器件的栅极金属和向漏极延伸的场板金属，如图7所示。最后在器件表面沉积300～5000nm的厚钝化层，然后采用步骤②所述的半导体光刻技术定义出源极、栅极和漏极所需的开口区域，将定义区域的钝化层去除，暴露出金属电极表面，最后沉积金属薄膜制作引线，完成电极制作，得到最后器件结构。
[0065] 实施例2
[0066] 本专利申请具体实施过程如下(详细参数和步骤)：
[0068] 采用MOCVD设备在6英寸p型Si衬底上依次生长100nm的AlGaN超晶格成核层、2μm的GaN外延层、20nm的AlGaN势垒层(Al组分为0.25)、50nm的p-GaN盖帽层。器件结构和尺寸设计如下：器件的源极和栅极距离为2μm，栅极长为3μm、宽为200μm，栅极向漏极延伸场板长为1μm、栅极和漏极距离为10μm，各电极面积为200×200μm2。
[0069] 步骤②：外延层结构刻蚀。
[0070] 利用半导体光刻技术，其具体过程为：
[0071] (1)将样品以4000r/min的速率持续30s均匀旋涂AZ5214光刻胶；
[0072] (2)将样品放置在100℃的热板上加热进行软烘90s；
[0073] (3)把样品放置在光强为7mW/cm2的曝光机中持续曝光20s；
[0074] (4)在显影液中显影45s；
[0075] (5)在105℃的热板上加热坚膜60s。
[0076] 通过Cl基等离子体ICP刻蚀技术，选择150W电源功率，刻蚀500nm深度的外延层结构形成台面隔离，然后样品通过丙酮溶液清洗去胶。重复该步骤，选择30W的较低电源功率，在源、漏极区域刻蚀掉20nm势垒层形成凹槽；重复该步骤，选择30W的较低电源功率，刻蚀掉栅极区域外面的p-GaN，形成栅极盖帽层。
[0077] 步骤③：源、漏电极制作。
[0078] 通过步骤②所述的半导体光刻技术定义出源、漏极所需区域，通过电子束蒸发技术沉积器件的源漏极金属，即Ti/Al/Ni/Au(20/100/45/55nm)，然后样品在丙酮溶液中剥离、清洗去胶。通过在875℃的氮气高温环境中退火30s，使复合金属结构变为合金，形成欧姆接触。利用PECVD技术沉积200nm的SiO2钝化层。
[0079] 步骤④：栅介质插入层制备。
[0080] 通过步骤②所述的半导体光刻技术定义出栅极区域，对p-GaN栅极盖帽层表面进行低功率(30W)氧离子预处理，后采用LPCVD技术沉积5nm厚度的Si3N4栅极介质插入层。
[0081] 步骤⑤：栅电极制作。
[0082] 通过步骤②所述的半导体光刻技术定义出栅极和场板区域，通过电子束蒸发技术沉积器件的栅极和延伸场板金属，即Ni/Au(100/100nm)，然后样品在丙酮溶液中剥离、清洗去胶。最后在器件表面采用PECVD技术沉积1000nm的SiO2钝化层，然后采用步骤②所述的半导体光刻技术定义出源极、栅极和漏极所需的开口区域，将定义区域的钝化层去除，暴露出金属电极表面，通过磁控溅射法沉积1500nm厚度的Al金属，得到最后器件结构。
[0083] 图8和图9为采用本实施例器件结构参数获得的，在有、无栅介质插入层技术方案中的器件能带对比和阈值电压特性对比结果。由图中可以看出，引入栅介质插入层可以明显提高势垒层带阶和导带位置，从而提高常关型器件的栅极耐压和阈值电压，器件阈值电压从1.5V提高到4.5V，同时保留器件良好的导通电流等级。
[0084] 以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉
本技术领域的技术人员在本发明披露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。本发明所述的实施例，并非对本发明内容进行限定，其他具有2DEG的异质结HEMT器件都适用于本发明提案涉及范围。任何其他钝化层生长(包括不同的生长技术、不同的钝化层组合或者也可直接省略钝化工艺步骤)、欧姆接触电极制作工艺(包括不同的金属选择、沉积方法、退火条件)或者台面刻蚀工艺，在基于实现本发明所述具有p型栅极盖帽层表面进行等离子体处理形成介质层或者额外引入单层或多重复合介质插入层结构特点的常关型HEMT器件基本功能目的下，都适用于本发明提案涉及范围。同样地，材料结构参数和电极尺寸的改变，或等同替换等，都应涵盖在本发明的保护范围之内。
