一种物理气相沉积方法
阅读：980发布：2020-05-11
专利汇可以提供一种物理气相沉积方法专利检索，专利查询，专利分析的服务。并且本 发明 提供一种 物理气相沉积 方法，用于在物理气相沉积设备内实现对晶片完成沉积工艺，该设备内设置有用于承载晶片的卡盘和压环，该方法包括：步骤S1，使压环叠置在晶片上表面的边缘区域，以使晶片被固定在卡盘和所述压环之间，对晶片沉积第一厚度的 薄膜 ；步骤S2，使压环未叠置在基片上表面的边缘区域，继续对晶片沉积第二厚度的薄膜，以实现在晶片的边缘区域 镀 膜 。该方法不仅可以提高晶片的 覆盖 率；而且还可以尽可能地提高晶片背压和对晶片的冷却效果，因而可以提高直流电源的输出功率，从而可以降低工艺时间和提高工艺效率。，下面是一种物理气相沉积方法专利的具体信息内容。
1.一种物理气相沉积方法，用于在物理气相沉积设备内实现对晶片完成沉积工艺，其特征在于，所述物理气相沉积设备内设置有用于承载晶片的卡盘和压环，所述物理气相沉积设备还包括靶材，所述靶材和激励电源电连接，所述物理气相沉积方法包括以下步骤：
步骤S1，使所述压环叠置在所述晶片上表面的边缘区域，以使所述晶片被固定在所述卡盘和所述压环之间，对所述晶片沉积第一厚度的薄膜；所述激励电源的输出功率为6kW；
步骤S2，使所述压环未叠置在所述晶片上表面的边缘区域，继续对所述晶片沉积第二厚度的薄膜，以实现在晶片的边缘区域镀膜；所述激励电源的输出功率为10kW。
2.根据权利要求1所述的物理气相沉积方法，其特征在于，在所述步骤S2中，将承载有所述晶片的卡盘下降和/或所述压环上升，以使所述压环和所述晶片存在预设垂直间距。
3.根据权利要求1所述的物理气相沉积方法，其特征在于，所述压环的靠近其环孔的环形区域叠置在所述晶片的边缘区域，用以实现将晶片固定在所述卡盘的上表面上。
4.根据权利要求1所述的物理气相沉积方法，其特征在于，在所述压环的内周壁上且沿其周向间隔设置有多个压爪，每个所述压爪的下表面叠置在所述晶片边缘区域的上表面上，用以实现将晶片固定在所述卡盘的上表面上。
5.根据权利要求4所述的物理气相沉积方法，其特征在于，多个所述压爪占所述压环周向上的周长比例大于50％。
6.根据权利要求1-5任意一项所述的物理气相沉积方法，其特征在于，所述第一厚度和第二厚度比例的范围在5:1～10:1。
7.根据权利要求2所述的物理气相沉积方法，其特征在于，所述预设垂直间距的范围在
5～30mm。
8.根据权利要求1-5任意一项所述的物理气相沉积方法，其特征在于，在所述步骤S1中，向所述晶片的背面吹热交换气体，并且
在所述步骤S2中，停止向所述晶片的背面吹热交换气体。
9.根据权利要求1所述的物理气相沉积方法，其特征在于，在所述晶片上沉积1μm厚度的金属铜薄膜的工艺参数为：所述步骤S1的工艺时间为100s，所述步骤S2的工艺时间为
10s。
一种物理气相沉积方法
技术领域
背景技术
[0002] 硅通孔技术(through silicon via，以下简称TSV)技术是通过在芯 片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的 最新技术，由于TSV技术能够使芯片在三维方向堆叠的密度最大、芯 片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功 耗的性能，成为目前电子封装技术中最先进的一种技术。
[0003] 物理气相沉积(Physical Vapor Deposition，以下简称PVD)工艺 在TSV技术中，主要是用于在硅通孔中沉积阻挡层和铜籽晶层，其中， 阻挡层用于防止铜原子向硅或者二氧化硅中扩散，铜籽晶层用于作为 后续电镀工艺的导电层。由于在TSV PVD工艺中硅通孔内沉积的薄膜 厚度往往较大，使得薄膜应力过大导致采用静电卡盘无法对晶片进行 静电吸附固定，并且，由于TSV技术多应用在后道封装工艺中，且在 后道封装工艺往往需要将晶片减薄并粘结在玻璃基板上，而静电卡盘 无法对玻璃基板进行静电吸附固定，因此，往往需要机械方式对晶片 进行固定。
[0004] 图1为PVD设备的结构简图。图2为图1中所示卡环的俯视图。 请一并参阅图1和图2，该PVD设备包括反应腔室10，在反应腔室10 的底部设置有用于承载晶片的卡盘11，在压环12的内周壁上且沿其周 向设置有多个压爪121，借助多个压爪121的下表面叠置在晶片S上表 面的边缘区域，以将晶片S固定在卡盘11上；在反应腔室10的顶部 设置有靶材13，借助靶材13与激励电源(图中未示出)电连接，使得 靶材13具有一定的负偏压，用以将反应腔室10内的工艺气体激发形 成等离子体，并吸引反应腔室10内等离子体中的正离子轰击靶材13 的表面，使得靶材13表面的金属原子自靶材13的表面逸出沉积在基 片S表面的硅通孔内。
[0005] 然而，采用上述方式实现TSV PVD工艺往往存在以下问题：由于 TSV PVD工艺之后的电镀工艺对晶片S的覆盖率要求很高，即，要求 压环12对晶片S的覆盖面积越少越好，因此需要压爪121的数量和尺 寸越小越好，但是，由于晶片S的背面还存在为避免晶片S的温度较 高向晶片S的背面吹热交换气体而产生的背压，因此压爪121的数量 太少和尺寸过小会造成不能实现压环12将晶片S固定在卡盘11上， 为此，现有技术中通常压爪的数量为24个，使得压爪121在压环12 周向上的比例为50％，但是，在这种情况下，不仅会造成铜籽晶层在 晶片S上的覆盖率低，从而影响后续的电镀工艺；而且会造成晶片S 的背压最高值为2Torr，这会使得晶片S的冷却效率不高，因此为避免 晶片S在工艺过程中温度较高，往往使直流电源的输出功率较低，但 这又会造成工艺时间长，例如，为实现沉积1μm厚度的铜籽晶层薄膜， 激励电源的输出功率为3kW，工艺时间为220s，从而造成生产效率低。
发明内容
[0006] 本发明旨在至少解决现有技术中存在的技术问题之一，提出了一 种物理气相沉积方法，其不仅可以提高薄膜在晶片上的覆盖率，从而 可以保证后续工艺；而且还可以尽可能地提高晶片背压，可以提高对 晶片的冷却效果，因而可以提高激励电源的输出功率，从而可以降低 工艺时间和提高工艺效率。
[0007] 为解决上述问题之一，本发明提供了一种物理气相沉积方法，用 于在物理气相沉积设备内实现对晶片完成沉积工艺，所述物理气相沉 积设备内设置有用于承载晶片的卡盘和压环，所述物理气相沉积方法 包括以下步骤：步骤S1，使所述压环叠置在所述晶片上表面的边缘区 域，以使所述晶片被固定在所述卡盘和所述压环之间，对所述晶片沉 积第一厚度的薄膜；步骤S2，使所述压环未叠置在所述基片上表面的 边缘区域，继续对所述晶片沉积第二厚度的薄膜，以实现在晶片的边 缘区域镀膜。
[0008] 其中，在所述步骤S2中，将承载有所述晶片的卡盘下降和/或所 述压环上升，以使所述压环和所述晶片存在预设垂直间距。
[0009] 其中，所述压环的靠近其环孔的环形区域叠置在所述晶片的边缘 区域，用以实现将晶片固定在所述卡盘的上表面上。
[0010] 其中，在所述压环的内周壁上且沿其周向间隔设置有多个压爪， 每个所述压爪的下表面叠置在所述晶片边缘区域的上表面上，用以实 现将晶片固定在所述卡盘的上表面上。
[0011] 其中，多个所述压爪占所述压环周向上的周长比例大于50％。
[0012] 其中，所述第一厚度和第二厚度比例的范围在5:1～10:1。
[0013] 其中，所述预设垂直间距的范围在5～30mm。
[0014] 其中，在所述步骤S1中，向所述晶片的背面吹热交换气体，并且 在所述步骤S2中，停止向所述晶片的背面吹热交换气体。
[0015] 其中，所述物理气相沉积设备还包括靶材，所述靶材和激励电源 电连接，在所述步骤S1和/或步骤S2中，所述激励电源的输出功率的 范围在6～10kW。
[0016] 其中，在所述晶片上沉积1μm厚度的金属铜薄膜的工艺参数为： 在所述步骤S1和步骤S2中所述直流电源的输出功率为6kW；所述步 骤S1的工艺时间为100s，所述步骤S2的工艺时间为10s。
[0017] 本发明具有以下有益效果：
[0018] 本发明提供的物理气相沉积方法，在其步骤S1中，使压环叠置 在晶片上表面的边缘区域，以使晶片固定在卡盘和压环之间，对晶片 沉积第一薄膜，以及在步骤S2中，使压环未叠置在基片上表面的边缘 区域，继续对晶片沉积第二薄膜，由于压环未叠置在基片上表面的边 缘区域，此时在沉积第二薄膜时可以实现在晶片的边缘区域镀膜，这 与现有技术相比，借助步骤S2可以实现对晶片的边缘区域全周镀膜， 因而不仅可以提高薄膜在晶片上的覆盖率，从而可以保证后续电镀工 艺；而且还可以在步骤S1中不需要考虑压环覆盖晶片边缘区域比例的 问题，因此可以尽可能地提高晶片背压，在这种情况下，可以提高对 晶片的冷却效果，因而可以提高激励电源的输出功率，从而可以降低
[0020] 图1为PVD设备的结构简图；
[0021] 图2为图1中所示卡环的俯视图。
[0023] 图4为应用本实施例提供的物理气相沉积方法的物理气相沉积设 备中卡环的俯视图。
具体实施方式
[0024] 为使本领域的技术人员更好地理解本发明的技术方案，下面结合 附图来对本发明实施例提供的物理气相沉积方法进行详细描述。
[0025] 图3为本发明实施例提供的物理气相沉积方法的流程图。图4为 应用本实施例提供的物理气相沉积方法的物理气相沉积设备中卡环的 俯视图。请一并参阅图3和图4，本实施例提供的物理气相沉积方法， 用于在物理气相沉积设备内实现对晶片完成沉积工艺，物理气相沉积 设备内设置有用于承载晶片的卡盘和压环20，压环20为采用具有一定 重量的金属压环。
[0026] 该物理气相沉积方法包括以下步骤：
[0027] 步骤S1，使压环20叠置在晶片上表面的边缘区域，以使晶片被 固定在卡盘和压环20之间，对该晶片沉积第一厚度的薄膜。
[0028] 步骤S2，使压环20未叠置在晶片上表面的边缘区域，继续对晶 片沉积第二厚度的薄膜，以实现在晶片的边缘区域镀膜。
[0029] 在本实施例中，具体地，在上述步骤S2中，将承载有晶片的卡盘下降和/或压环20上升，以使压环20和晶片存在预设垂直间距，此时继续对晶片沉积第二厚度的镀膜，可以实现经由预设垂直间距形成的间隙对晶片的边缘区域镀膜，这与现有技术相比，借助步骤S2可以实现对晶片的边缘区域全周镀膜，因而不仅可以提高薄膜在晶片上的覆盖率，从而可以保证后续电镀工艺；而且还可以在步骤S1中不需要考虑压环覆盖晶片边缘区域比例的问题，因此可以尽可能地提高晶片背压，在这种情况下，可以提高对晶片的冷却效果，因而可以提高直流 电源的输出功率，从而可以降低工艺时间和提高工艺效率。
[0030] 优选地，预设垂直间距的范围为5～30mm，这不仅能够使得形成 所要沉积薄膜的粒子能够经由该预设垂直间距形成的间隙沉积在晶片 的边缘区域，而且可以避免产生其他负面影响，例如，对其他部件产 生的结构限制等影响。
[0031] 在本实施例中的步骤S1中，晶片固定在压环20和卡盘之间，在 这种情况下，在步骤S1中还包括向晶片背面吹热交换气体(例如，氩 气)，以对晶片实现热交换，从而实现调节晶片的温度，一般情况下， 借助向晶片背面吹热交换气体可实现对晶片进行冷却，以避免晶片的 温度过高而影响工艺质量；可以理解，通过向晶片背面吹热交换气体 会在晶片的背面产生一定的背压，并且，热交换气体的气流量越大， 背压越大，对晶片的冷却效果越好，同理，热交换气体的气流量越小， 背压越小，对晶片的冷却效果越差。
[0032] 优选地，为提高对晶片的冷却效率需要在步骤S1提高晶片的背 压，在本实施例中，压环20采用如图4所述的压环20，其中，压环 20的靠近其环孔的环形区域201叠置在晶片的边缘区域，用于将晶片 固定在卡盘的上表面上，也就是说，压环20采用全周压环，在这种情 况下，晶片的背压值最大可达3.5Torr，这与现有技术中压环采用如图 2所示的结构造成晶片的背压值最大为2Torr相比，可以使得晶片的背 压值增大了接近一倍，因此可以在很大程度上增大晶片的背压，因而 可以在很大程度上提高冷却效率，从而在步骤S1中可以提高与靶材电 连接的激励电源的输出功率，该激励电源包括直流电源，所谓提高激 励电源的输出功率是相对现有技术而言的，例如，现有技术中直流电 源的输出功率为3kW，而在本实施例中提高直流电源的输出功率至 6kW，这与现有技术相比，在很大程度上提高了直流电源的输出功率， 进而可以在很大程度上降低工艺时间和提高工艺效率。
[0033] 优选地，在步骤S1中，激励电源的输出功率的范围在6～10kW， 这与现有技术中激励电源输出功率为3kW相比，在很大程度上提高了 激励电源的输出功率，从而可以在很大程度上提高生产效率。
[0034] 另外，在本实施例的步骤S2中，晶片未被压环20固定在卡盘上， 在这种情况下，为防止热交换气体将晶片吹飞，在步骤S2中停止向晶 片背面吹热交换气体，不对晶片进行冷却。
[0035] 优选地，步骤S1和步骤S2分别沉积的薄膜的第一厚度和第二厚 度比例的范围在5:1～10:1，也就是说，第二厚度相对第一厚度很薄，所 以步骤S2的工艺时间相对较短，不会发生晶片温度过高的情况。具体 地，可以在步骤S2中提高激励电源的输出功率，使得步骤S2的工艺 时间很短，从而可以避免晶片的温度很高；另外，也可以在步骤S2中 激励电源输出相对较低的输出功率(例如，3kW或4kW)，因为沉积 的第二厚度薄膜较薄，工艺时间较短，同样可以避免晶片的温度很高， 因而可以在保证对晶片边缘区域全周沉积薄膜的前提下避免晶片在步 骤S2中温度过高。因此，可以将步骤S1看作为主沉积步骤，步骤S2 看作为辅助沉积步骤。
[0036] 进一步优选地，在步骤S2中，激励电源的输出功率的范围在 6～10kW，也就是说，步骤S2中激励电源输出与步骤S1相类似的高功 率，因而可以降低步骤S2的工艺时间，从而可以进一步提高生产效率。
[0037] 下面举例说明本实施例提供的物理气相沉积方法是如何实现提高 生产效率的。具体地，采用本实施例提供物理气相沉积方法在晶片上 沉积1μm厚度的金属铜薄膜的工艺参数为：在步骤S1和步骤S2中直 流电源的输出功率为6kW；步骤S1的工艺时间为100s，步骤S2的工 艺时间为10s，在沉积过程中，其他参数与现有技术相同，这使得步骤 S1沉积的薄膜厚度与步骤S2沉积的薄膜厚度的比例为10:1，整个工艺 时间为110s，这与现有技术中沉积1μm厚度的金属铜薄膜的工艺时 间为220s相比，可以使得生产效率翻一倍；而且这与现有技术中晶片 的覆盖率相比，可以实现对晶片边缘区域的全周镀膜，从而可以提高 晶片的覆盖率，进而保证后续镀膜工艺。
[0038] 需要说明的是，在本实施例中，压环20采用如图4所示的全周压 环，该压环20其沿晶片径向上的尺寸被设置为：在不影响晶片中心工 艺区域的前提下，尽可能地增大，以尽可能地提高晶片背面允许的最 大背压值。
[0039] 还需要说明的是，在本实施例中，压环20采用如图4所示的全周 压环20。但是，本发明并不局限于此，在实际应用中，压环20还可以 采用如下结构：在压环的内周壁上且沿其周向间隔设置有多个压爪， 每个压爪的下表面叠置在晶片边缘区域的上表面上，用以实现将晶片 固定在卡盘的上表面上。优选地，为提高晶片背面允许的背压值，多 个压爪占压环周向上的周长比例大于50％。由于压爪沿晶片径向上的 尺寸与晶片中心工艺区域相关，为固定值，因此，在此不再具体限定； 而压爪沿其周向上的尺寸和其数量参数相关，具体地，压爪的数量越 多(越少)，压爪沿其周向上的尺寸越小(越大)，因此，在上述对 压爪的数量限定的情况下，在此不对压爪沿其周向上的尺寸进行限定。 另外需要说明的是，本实施例提供的物理气相沉积方法可以用于TSV 技术中，在晶片上沉积铜籽晶层。但是，本发明并不局限于此，在实 际应用中，本实施例提供的物理气相沉积方法还可以应用在其他采用 压环20固定晶片的技术中，例如，PGA、BGA或CSP等需要应用物 理气相沉积的微电子封装技术。
[0040] 此外，还需要说明的是，由于在步骤S2中停止对晶片的背面吹热 交换气体，因此，为保证反应腔室内的气压，应该相应地向反应腔室 内输送辅助气体，辅助气体包括氩气。
[0041] 可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采 用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普 通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出 各种变型和改进，这些变型和改进也视为本发明的保护范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 用于厚膜沉积的物理气相沉积设备 | 2020-05-12 | 54 |
| 一种物理气相沉积用镀膜夹具 | 2020-05-13 | 659 |
| 一种电子束物理气相沉积测温方法 | 2020-05-13 | 934 |
| 物理气相沉积设备 | 2020-05-11 | 550 |
| 一种物理气相沉积设备 | 2020-05-11 | 511 |
| 用于物理气相沉积设备的护罩结构及其物理气相沉积设备 | 2020-05-12 | 879 |
| 物理气相沉积系统与应用其的物理气相沉积方法 | 2020-05-12 | 689 |
| 物理气相沉积靶 | 2020-05-11 | 184 |
| 沉积设备以及物理气相沉积腔室 | 2020-05-12 | 956 |
| 转换式物理气相沉积粒子源 | 2020-05-13 | 694 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈