在薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)阵列(array)基板制备过程中，薄膜(thin film) 制备和光刻(photo)技术是影响阵列基板性能的重要技术。现有技术中，阵 列基板的制备过程通常包括：在玻璃基板上沉积与玻璃基板同等尺寸大小的 薄膜；之后，利用掩膜板(Mask)掩膜，将沉积后的整块薄膜经局部曝光、 显影等工序，获得具有预设图案的阵列基板。
在薄膜制备的常用方法包括：溅射法(Sputtering)和等离子体增强化 学气相沉积(简称PECVD)。溅射法是通过射频电源(RF Power)或直流电 源(DC Power)形成等离子体(Plasma)，高能量的等离子体撞击靶材(Target) 表面；阴极镀膜材料安装在靶材(Target)上，在溅射镀膜过程中，采用不 与靶材(Target)发生化学反应的惰性气体(如He、Ar等)作为工作保护气 体，将从靶材(Target)上射出的粒子镀到位于阳极的玻璃基板表面，从而 在玻璃基板表面形成薄膜。而化学气相沉积法是利用化学反应的方式，通入 腔室内的气体发生相互反应，生成固态产物并沉积在玻璃基板表面上，形成 薄膜。
发明人在实现本发明过程中发现，在玻璃基板上制备连续的完整薄膜， 之后，在完整薄膜上通过光刻工艺形成阵列基板图形的现有技术，至少存在 如下技术缺陷：在薄膜制备过程中，玻璃基板易产生弯曲变形，影响阵列基 板制备工艺的对位精度，从而降低产品性能。

本发明要解决的技术问题是提供一种网格状薄膜的形成方法，用以实现 在基板上形成网格状薄膜，减小在薄膜形成过程中造成的基板变形。
为解决上述技术问题，本发明提供了一种网格状薄膜的形成方法，包括：
在基板上罩设一格栅，所述格栅的空白区域对应于预先设计的阵列基板 的有效区域，所述格栅的格条位于相邻的所述有效区域之间；所述基板为空 白基板或沉积有薄膜层的基板；
在所述格栅空白区域对应的基板区域上沉积金属或非金属薄膜。
在上述技术方案的基础上，所述格栅位于所述基板上方0.01μm～100μm 处。所述格栅的厚度可为0.1mm～5mm。每个所述有效区域可位于相应的所述 格栅的空白区域内，且每个有效区域的边界距离相应的所述格栅的空白区域 边界10μm～1000μm。进一步的，所述隔栅的格条上还可设有开孔，所述开孔 对应于预先设计的阵列基板的测试区域(teg区域)；在所述格栅空白区域 对应的基板区域上沉积金属或非金属薄膜的同时，在所述开孔对应的基板区 域上沉积所述金属或非金属薄膜。
本发明提供的网格状薄膜的形成方法中，通过在制备薄膜之前，在需沉 积薄膜的基板上罩设一格栅，使得形成在预先设计的阵列基板的有效区域上 的薄膜相互断开，从而减小在薄膜沉积过程中造成的基板变形，有利于提高 工艺精度，从而提高阵列基板的产品性能。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

图1为本发明网格状薄膜形成方法流程图；
图2a为本发明格栅的结构示意图；
图2b为本发明格栅的截面图；
图2c为本发明格条上设有开孔的格栅的结构示意图；
图3a为本发明TFT-LCD阵列基板结构形成栅金属薄膜后的截面图；
图3b为本发明TFT-LCD阵列基板结构第一次构图工艺后的截面图；
图4a为本发明在图3b形成的基板上形成栅绝缘薄膜、半导体薄膜和掺 杂半导体薄膜后的截面图；
图4b为本发明在图4a形成的基板上形成源漏金属薄膜后的截面图；
图4c为本发明TFT-LCD阵列基板结构第二次构图工艺后的截面图；
图5a为本发明在图4c形成的基板上形成钝化层薄膜后的截面图；
图5b为本发明TFT-LCD阵列基板结构第三次构图工艺后的截面图；
图6a为本发明在图5b形成的基板上形成透明导电薄膜后的截面图；
图6b为本发明TFT-LCD阵列基板结构第四次构图工艺后的截面图。
附图标记说明：
1-基板；             21-空白区域；       22-格条；
23-有效区域；        24-开孔；           3-栅金属薄膜；
31-栅电极；          4-栅绝缘薄膜；      41-栅绝缘层；
5-半导体薄膜；       51-半导体层；       6-掺杂半导体薄膜；
61-掺杂半导体层；    7-源漏金属薄膜；    71-源电极；
72-漏电极；          8-TFT沟道；         9-钝化薄膜；
91-钝化层；          10-过孔；           15-透明导电薄膜；
151-透明电极。

图1为本发明网格状薄膜形成方法流程图。如图1所示，本实施例包括：
步骤11、在基板上罩设一格栅，其中，格栅的空白区域对应于预先设计 的阵列基板的有效区域，格栅的格条位于相邻的预先设计的阵列基板的有效 区域之间；该基板可为空白基板或沉积有薄膜层的基板。
步骤12、在格栅空白区域对应的基板区域上沉积薄膜，该薄膜可为金属 薄膜或非金属薄膜。
采用上述技术方案制备网格状薄膜时，在基板上罩设的格栅如图2a和图 2b所示。图2a为本发明格栅的结构示意图；图2b为本发明格栅的截面图， 即为图2a所示的格栅A-A向截面图。参图2a和图2b所示，格栅包括格条 22，格条22之间交叉围成的暴露区域即形成格栅的空白区域21。在薄膜制 备过程中，首先在需要沉积薄膜的基板的上方罩设该格栅。格栅需根据预先 设计的阵列基板的结构与沉积薄膜的基板进行对位。本发明所述的阵列基板 的有效区域23即为：阵列基板包括的显示区域(Panel)和每个显示区域周 边的预留区域，该预留区域可为用于对各显示区域进行绑定(Banding)处理 的区域，如：用于绑定外部驱动电路的区域。格栅的空白区域21对应于预先 设计的阵列基板的有效区域23(为便于清楚说明本发明技术方案，在图2a-2c 中以虚线示意有效区域23)，格栅的格条22位于相邻的有效区域23之间。
为了方便格栅与需要沉积薄膜的基板的对位调节，在进行格栅设计时， 格栅的空白区域21可略大于预先设计的阵列基板的有效区域23。对于每个 显示区域为(Panel)17英寸的阵列基板制备中，优选的，格栅的空白区域 21边界与相应的有效区域的边界的距离D为10μm～1000μm。制备格栅的材料 可采用有机材料，也可采用无机材料；格栅的具体尺寸可根据预先设计的阵 列基板确定；优选的，格栅的厚度为0.1mm～5mm。
当完成格栅与需要沉积薄膜的基板的对位调节后，可在罩设有格栅的基 板上沉积薄膜，使得与格栅的空白区域21对应的基板区域上沉积有薄膜，而 与格栅的格条22对应的基板区域上没有沉积薄膜。其中，该基板可为空白基 板，还可为已沉积有薄膜层(如：栅金属薄膜、绝缘层薄膜、有源层薄膜、 源漏金属薄膜、钝化层薄膜等)的基板。由于基板上罩设有格栅，因此在完 成薄膜沉积的基板上的各有效区域上的薄膜彼此断开，即：在基板上形成网 格状的薄膜。
在上述技术方案的基础上，格栅与需沉积薄膜的基板之间的距离可根据 实际工艺条件的需要进行调节。为了保证在基板上形成的网格状薄膜的性能， 优选的，格栅与需沉积薄膜的基板之间的距离为0.01μm～100μm。
进一步的，格栅的格条22上还可设有开孔24，如图2c所示，该开孔24 对应于预先设计的阵列基板的测试区域(teg区域)；在格栅的空白区域21 对应的基板区域上沉积金属或非金属薄膜的同时，在可在格条22的开孔24 对应的基板区域上沉积金属或非金属薄膜。阵列基板的测试区域(teg区域) 通常是为了方便对阵列基板的性能测试而预留的区域。如果没有测试区域， 当进行阵列基板的性能测试时，有可能破坏阵列基板上形成的像素电极；而 包括有测试区域的阵列基板进行测试时，可在测试区域上形成测试点，极大 方便了测试，并且不会对阵列基板的像素电极造成破坏。采用本发明格栅形 成薄膜时，可形成在阵列基板上形成网格状薄膜，使得相邻有效区域的薄膜 彼此断开，有效区域与测试区域的薄膜彼此断开，相邻测试区域的薄膜彼此 断开，因而明显减小了薄膜应力，从而减小了基板的变形，有利于提高工艺 精度，提高产品性能。
发明人在实现本发明过程中发现，在现有的薄膜制备工序中，薄膜通常是 在高温中形成的。当薄膜制备完成并从高温逐渐冷却至室温的过程中，由于 薄膜和基板在室温下的热变系数不同，如果采用现有技术在整块基板上形成 连续的完整薄膜，则在薄膜与基板之间会产生很强的内应力，而强的内应力会 导致承载薄膜的基板相应的发生弯曲变形，并且基板中部变形程度小，基板 边缘变形程度大，从而在整块基板上形成一定的曲率分布，使得基板整体变 形幅度较大，基板边缘易发生一定程度的弯曲。由于基板在薄膜制备过程中 发生了较大幅度的变形，因此，当沉积有完整薄膜的基板采用掩膜(Mask) 工艺进行曝光等处理时，基板与掩膜板(Mask)之间的精确对位非常困难， 使得掩膜工艺的对位精度下降，从而影响产品性能。特别是对于基板面积较 大的情形，因薄膜制备引发的基板变形问题就更不容忽视。
为了减小因薄膜制备引发的基板变形，可通过改变薄膜沉积条件的方式 形成薄膜，从而降低所制备的薄膜与基板之间的应力；但薄膜沉积条件的改 变也可能降低所制备出的薄膜的性能。如果为了获取薄膜的某种性能，需要 在某种特定的薄膜沉积条件制备薄膜的情况下，此时就难以采用改变薄膜沉 积条件的方法来减小基板的变形。而采用本发明提出的网格状薄膜的形成方 法，形成在基板有效区域上的薄膜是彼此断开的。由于与格栅格条对应的基 板上的区域没有沉积薄膜，因此该部分不存在薄膜与基板之间的应力分布， 从而减小了薄膜与基板之间的应力之和，也因此减少由于薄膜应力引起的基 板变形。此外，由于每个有效区域的面积相对于整个基板的面积小得多，因 此，在形成在各个有效区域上的薄膜与基板之间的应力分布范围较窄，即： 一个有效区域中部与边缘的薄膜与基板之间的应力之差，相对于整块基板中 部与边缘的薄膜与基板之间的应力之差小得多，因此，各个有效区域上的薄 膜与相应基板部位之间的应力导致基板的变形较小，对整块基板变形的影响 也明显减小，有利于提高工艺精度，改善产品性能。此外，由于本发明的网 格状薄膜的形成方法，不需要对薄膜制备条件(如：温度、真空度等条件) 进行调整，因此，不会损失薄膜性能，具有简单方便，普适性强等优点。进 一步的，采用本发明网格状薄膜形成方法制备阵列基板，由于采用薄膜工艺 在基板上沉积的薄膜面积，相对于在现有技术中在整面基板上沉积的薄膜面 积较小，在光刻工艺中在刻蚀基板上薄膜时，需使用的刻蚀液较少，因此采 用本发明网格状薄膜形成方法制备阵列基板还有利于节约成本。
本实施例的格栅可应用到金属薄膜或非金属薄膜的制备过程中。实际应 用中，可将格栅设置在薄膜沉积设备的沉积腔中，可同时在沉积腔中设置调 节装置，通过该调节装置可方便调节格栅与基板之间的距离；此外，设置在 沉积腔内的格栅还可方便进行拆卸和清洗。
图3a～图6b为本发明TFT-LCD阵列基板结构的制造示意图，下面通过 TFT-LCD阵列基板结构的4次构图工艺(进行了4次掩膜(4Mask))制造工 艺过程，进一步说明本发明网格状薄膜形成方法的技术方案。为了便于清楚 的说明本发明技术方案，图3a～图6b仅示出了二个显示区域、且每个显示 区域上的一个像素制造工艺。
图3a为本发明TFT-LCD阵列基板结构形成栅金属薄膜后的截面图。在基 板1(如玻璃基板或石英基板)的上方罩设格栅，调节格栅与基板1的相对 位置，使得格栅的空白区域对应预先设计的基板1的有效区域，格栅的格条 位于有效区域的相邻处；调节格栅与基板1的距离，优选的，该距离为0.01μm ～100μm。对位调节完成后，采用溅射或热蒸发的方法，在罩设有格栅的基板 1上沉积栅金属薄膜3。由于罩设有格栅，仅在格栅的空白区域对应的基板1 的相应区域上沉积有栅金属薄膜3，形成在基板1上的相邻栅金属薄膜3彼 此断开，因此，有利于减小在沉积栅金属薄膜3过程中造成的基板1的变形。 栅金属薄膜3可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金，栅金 属薄膜3也可以由多层金属薄膜组成。图3b为本发明TFT-LCD阵列基板结构 第一次构图工艺后的截面图。通过第一次构图工艺可在图3a形成的基板1上， 形成栅电极31和栅线图形。
图4a为本发明在图3b形成的基板上形成栅绝缘薄膜、半导体薄膜和掺 杂半导体薄膜后的截面图。将图3b形成的基板放置在PECVD薄膜沉积设备的 薄膜沉积腔中。在图3b形成的基板上罩设格栅。采用同样的方法调节格栅与 图3b形成的基板1的相对位置和距离。由于在本次薄膜形成工艺中要连续形 成多层薄膜，因此，格栅与图3b形成的基板的距离应调节为较宽的距离，例 如：该距离可大于需形成的薄膜厚度之和。对位调节完成之后，通过等离子 体增强化学气相沉积(简称PECVD)方法，在格栅的空白区域对应的基板1的 相应区域上，连续沉积栅绝缘薄膜4、半导体薄膜5、掺杂半导体薄膜6。其 中，栅绝缘薄膜4可以选用氧化物、氮化物或者氧氮化合物，对应的反应气 体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体；半导体薄 膜5(如：非晶硅)对应的反应气体可为SiH4、H2的混合气体或SiH2Cl2、H2 的混合气体；掺杂半导体薄膜6(如：掺杂非晶硅)对应的反应气体可为SiH4、 H2、PH3的混合气体或SiH2Cl2、H2、PH3的混合气体。
之后，将图4a形成的基板转移至溅射或热蒸发的薄膜沉积设备中。图 4b为本发明在图4a形成的基板上形成源漏金属薄膜后的截面图。在图4a形 成的基板上罩设格栅。采用同样的方法调节格栅与图4a形成的基板1的相对 位置和距离。完成对位调节后，在罩设有格栅的图4a形成的基板1上，通过 溅射或热蒸发的方法，沉积源漏金属薄膜7。源漏金属薄膜7可以选用Cr、W、 Ti、Ta、Mo、Al、Cu等金属及其合金。
上述各层沉积完成后，进行第二次构图工艺。图4c为本发明TFT-LCD 阵列基板结构第二次构图工艺后的截面图。首先在沉积上述各层的基板1上 涂敷光刻胶，采用狭缝掩膜板或灰色调掩膜板掩膜，通过曝光使基板上的光 刻胶形成完全曝光区域、部分曝光区域和未曝光区域。连续刻蚀掉完全曝光 区域下方的源漏金属薄膜7、掺杂半导体薄膜6，半导体薄膜5、和栅绝缘薄 膜4，分别形成源电极71和漏电极72、掺杂半导体层61、半导体层51和栅 绝缘层41。接着对光刻胶部分曝光区域进行灰化处理，连续刻蚀掉原部分曝 光区域下方的源漏金属薄膜7和掺杂半导体薄膜6，并刻蚀少部分的半导体 薄膜5，形成TFT沟道8，剥离未曝光区域上方的光刻胶。
图5a为本发明在图4c形成的基板上形成钝化层薄膜后的截面图。将图 4c形成的基板放置在PECVD薄膜沉积设备的薄膜沉积腔中。采用同样的方法 调节格栅与图4c形成的基板1的相对位置和距离。完成对位调节后，在罩设 有格栅的图4c形成的基板1上，沉积钝化薄膜9。钝化薄膜9可选用氧化物、 氮化物或者氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或 SiH2Cl2、NH3、N2的混合气体。钝化层沉积完成后，进行第三次构图工艺。图 5b为本发明TFT-LCD阵列基板结构第三次构图工艺后的截面图。通过第三次 构图工艺可在图5a形成的基板1上，形成过孔10和钝化层91。
图6a为本发明在图5b形成的基板上形成透明导电薄膜后的截面图。将 图5b形成的基板放置在溅射或热蒸发的薄膜沉积设备中。采用同样的方法调 节格栅与图5b形成的基板1的相对位置和距离。完成对位调节后，在罩设有 格栅的图5b形成的基板1上，通过溅射或热蒸发的方法，沉积透明导电薄膜 15。透明导电薄膜15可以具体为氧化铟锡(Indium Tin Oxide，简称ITO) 或氧化铟锌(Indium Zinc-Oxide，简称IZO)薄膜。透明电极沉积完成后， 进行第四次构图工艺。图6b为本发明TFT-LCD阵列基板结构第四次构图工艺 后的截面图。通过第四次构图工艺可在图5b形成的基板1上，形成透明电极 151。透明电极151通过过孔10与漏电极72连接。
由上述本发明TFT-LCD阵列基板结构的制备过程可以看出，本发明在金 属或非金属薄膜形成过程中，在需要沉积薄膜的基板上罩设格栅，使得形成 在基板有效区域上的薄膜彼此断开，明显减少由于薄膜与基板之间应力引起 的整体的基板变形，有利于提高工艺精度，改善产品性能。此外，采用本发 明网格状薄膜形成方法制备阵列基板，由于采用薄膜工艺在基板上沉积的薄 膜面积较小，在光刻工艺中在刻蚀基板上薄膜时，需使用的刻蚀液较少，因 此采用本发明网格状薄膜形成方法制备阵列基板还有利于节约成本。
实际TFT-LCD阵列基板制备过程中，可包括多个显示区域，每个显示区 域上包括多个像素；具体制备过程与上述实施例相同或相似，不再赘述。
本发明网格状薄膜的形成方法还可应用到基于3次构图工艺(进行3次 掩膜(3Mask))或5次构图工艺(进行5次掩膜(5Mask))的阵列基板的 制备过程中；此外，本发明网格状薄膜的形成方法还可应用在其他薄膜形成 工艺中，其形成网格状薄膜的方法与上述实施例相似，不再赘述。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其 限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术 人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者 对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术 方案的本质脱离本发明实施例技术方案的精神和范围。