传统的场效应晶体管(FET)是常见的常规器件，其常常作为基础的构 件块被包含到集成电路(IC)芯片的复杂电路中。单个的IC芯片可以包括 通过导电通路互连的成千上万的FET以及诸如电阻器和电容器的其他无源 元件。FET通过改变分隔源极和漏极的沟道区中沟道的电阻率而工作。与 电阻率的变化成比例，载流子通过沟道从源极流到漏极。在n沟道FET中， 电子用于沟道导电，而在p沟道FET中，空穴用于沟道导电。通过向位于 源极和漏极之间的沟道区之上的静电耦合的栅电极施加电压，来改变FET 的输出电流。薄的栅极电介质将栅电极与沟道区电绝缘。栅极电压的微小 变化能够引起从源极流到漏极的电流的很大变化。
FET可以被分为水平结构与垂直结构。水平FET在与其上形成所述FET 的衬底的水平面平行的方向上表现出从源极到漏极的载流子流动。垂直FET 在与其上形成所述FET的衬底的水平面垂直的方向上表现出从源极到漏极 的载流子流动。因为垂直FET的沟道长度不依赖于光刻设备和方法可分辩 的最小特征尺寸，所以垂直FET可以以比水平FET更短的沟道长度来制造。 因此，垂直FET能够比水平FET开关得更快并具有更高的功率处理容量。
碳纳米管是由碳原子的六边形环构成的纳米尺度的高深宽比圆柱体， 已提出将其用于形成混合器件，比如FET。碳纳米管在其导电形式下有效 地导电，并且在其半导体形式下用作半导体。已经制造了水平FET，所述 水平FET利用单独的半导体碳纳米管作为沟道区，并且在位于衬底表面上 的金源电极和金漏电极之间延伸的碳纳米管的相对端形成欧姆接触。栅电 极被限定在碳纳米管之下的衬底中并通常在源电极和漏电极之间。将衬底 的暴露的表面氧化从而在埋置栅电极与碳纳米管之间限定栅极电介质。由 于碳纳米管的小尺寸，这样的水平FET应能可靠地开关，同时比同等的硅 基器件结构消耗明显小的功率。尽管通过利用原子力显微镜操控单独的碳 纳米管在实验室条件下已成功地形成水平FET，但这些水平FET器件结构 与大批量生产技术并不相适应。
因此，所需的是与用于IC芯片的大批量生产技术相容的垂直FET结构， 其包括一个或更多的半导体碳纳米管以作为沟道区。

根据本发明，提供了一种垂直半导体器件结构，其包括限定了基本水 平的面的衬底，从所述衬底垂直突出并包括垂直侧壁的栅电极，以及在所 述垂直侧壁侧面的间隙壁。位于所述栅电极和所述间隙壁之间的是半导体 纳米管，所述半导体纳米管在相对的第一和第二端之间以基本垂直的取向 延伸。设置在碳纳米管和所述栅电极之间的垂直侧壁上的是栅极电介质。 所述半导体纳米管的第一端与源极电耦合并且所述半导体纳米管的相对的 第二端与漏极电耦合。其中所述间隙壁通过间隙与所述衬底隔开，所述间 隙在所述半导体纳米管形成之后被绝缘材料填充。
在本发明的又一方面中，半导体器件结构的制造方法包括在衬底上形 成催化剂垫并形成与所述催化剂垫相邻的栅电极。在覆盖所述催化剂垫的 位置的所述栅电极的垂直侧壁上形成第一间隙壁，并且在所述第一间隙壁 上形成第二间隙壁。去除所述第一间隙壁从而定义出界定在所述第二间隙 壁和所述栅电极之间的通道或空隙，其中所述通道在一端具有开口并且所 述催化剂垫位于相对端。在所述栅电极的垂直侧壁上形成栅极电介质。所 述方法还包括在所述催化剂垫上合成半导体纳米管，所述半导体纳米管从 所述催化剂垫到靠近所述通道开口的自由端基本垂直地延伸。其中，所述 第一间隙壁通过间隙与所述衬底隔开，所述间隙提供了到所述催化剂垫的 流动路径，并且合成所述半导体纳米管包括：通过所述间隙限定的流动路 径引导反应物，从而能够在所述催化剂垫处发生化学反应以用于合成所述 半导体纳米管。
在本发明的一优选实施例中，在由与栅电极相邻的间隙壁所限定的高 深宽比空隙或通道内部，纳米管的生长被约束为良好定义的垂直生长条件。 因而，消除了与纳米管的各向同性方向性生长相关的常规困难。可以在所 述间隙壁中设置间隙，从而使生长碳纳米管所需的反应物或多种反应物被 高效并有效地引入到催化剂材料和每个正在生长的纳米管之间界面区域附 近的通道中。源极和漏极之间的沟道区域的长度由栅电极的垂直尺寸或厚 度限定，而不受在半导体器件制造中所使用的常规光刻工艺的限制。因而， 沟道区域的长度可以具有比标准光刻和蚀刻工艺所产生的特征尺寸更小的 特征尺寸。
附图说明
包含在本说明书中并构成本说明书的一部分的附图示出了本发明的实 施例，并且与以上给出的对于本发明的概括描述和以下给出的对于实施例 的详细描述一起用于解释本发明的原理。
图1A是衬底的一部分的俯视图；
图1B是大体沿着图1A的线1B-1B得到的剖面图；
图2A是在后续制造阶段与图1A类似的俯视图；
图2B是大体沿着图2A的线2B-2B得到的剖面图；
图3A是在后续制造阶段与图2A类似的俯视图；
图3B是大体沿着图3A的线3B-3B得到的剖面图；
图4A是在后续制造阶段与图3A类似的俯视图；
图4B是大体沿着图4A的线4B-4B得到的剖面图；
图5A是在后续制造阶段与图4A类似的俯视图；
图5B是大体沿着图5A的线5B-5B得到的剖面图；
图6A是在后续制造阶段与图5A类似的俯视图；
图6B是大体沿着图6A的线6B-6B得到的剖面图；
图7A是在后续制造阶段与图6A类似的俯视图；
图7B是大体沿着图7A的线7B-7B得到的剖面图；
图8A是在后续制造阶段与图7A类似的俯视图；
图8B是大体沿着图8A的线8B-8B得到的剖面图；
图9A是在后续制造阶段与图8A类似的俯视图；
图9B是大体沿着图9A的线9B-9B得到的剖面图；
图10A是在后续制造阶段与图9A类似的俯视图；
图10B是大体沿着图10A的线10B-10B得到的剖面图；
图11A是在后续制造阶段与图10A类似的俯视图；
图11B是大体沿着图11A的线11B-11B得到的剖面图；
图12A是在后续制造阶段与图11A类似的俯视图；
图12B是大体沿着图2A的线12B-12B得到的剖面图；
图13A是在后续制造阶段与图12A类似的俯视图；以及
图13B是大体沿着图13A的线13B-13B得到的剖面图。

本发明的优选实施例是关于垂直场效应晶体管(FET)的，该垂直场效 应晶体管利用碳纳米管作为半导体材料以用于在源极和漏极之间提供选择 性导电通路的沟道区。根据本发明的原理，在受限的垂直空隙或者通道中 生长碳纳米管从而防止各向同性生长。因而，碳纳米管基本垂直定向并位 于与栅电极相邻的预定位置，在所述栅电极上施加电压以用于控制从源极 流到漏极的电流。源极和漏极之间的沟道区的长度由基本等于纳米管长度 的栅电极的厚度限定，并且不依赖于光刻工艺。通过向位于有助于纳米管 生长的在通道底部的催化剂材料，提供用于气体或汽化的反应物的附加流 动路径，来提高纳米管的生长速率。结果，通向催化剂材料的唯一路径不 位于从入口到高深宽比通道底部的垂直方向上。
参照图1A和1B，利用相对于下部衬底10具有高电阻率的平面绝缘层 12覆盖衬底10的区域。衬底10可以是任何适合的半导体衬底材料，包括 但不限于硅(Si)和砷化镓(GaAs)，在该衬底上可以形成绝缘层，比如绝 缘层12。绝缘层12可以由例如氧化硅(SiO2)或氮化硅(Si3N4)构成。
通过在绝缘层12上沉积由催化剂材料形成的覆盖层并利用标准的光刻 和减去性蚀刻(subtractive etch)工艺来构图覆盖层，在绝缘层12上形成由 适于支持碳纳米管生长的催化剂材料形成的催化剂垫(catalyst pad)14。可 以通过任何常规的沉积技术来沉积将被构图以形成催化剂垫14的催化剂材 料的覆盖层，包括但不限于溅射、物理气相沉积(PVD)和利用比如金属 卤化物和羰络金属的含金属前体的热分解/热解的化学气相沉积(CVD)。催 化剂垫1 4中的催化剂材料可以是在适于促进纳米管生长的反应条件下、在 暴露于适合的反应物时，能够成核并支持碳纳米管生长的任何材料。例如， 适合的催化剂材料包括但不限于铁、铂、镍、钴以及比如这些金属中每种 金属的硅化物的化合物。
绝缘层12可以被省略，或者，衬底10可以包括将图1A、1B中所描 绘的衬底10的区域与衬底10的相邻区域电隔离的浅沟槽隔离(STI)结构 或硅局部氧化(LOCOS)结构，衬底10的这些区域也可以包括如此处所描 述的额外的器件结构或者其他器件结构。在该可选的实施例中，在由STI 或LOCOS结构隔离的衬底10的区域中的垫形沟槽中，通过常规工艺形成 或沉积催化剂垫14。与大批量制造技术相一致，可以在绝缘层12上设置多 个催化剂垫14。
参照图2A和2B，在绝缘层12和催化剂垫14之上共形的沉积薄绝缘 层16。绝缘层16由比如SiO2或Si3N4的电介质材料形成，绝缘层16可以 通过利用低压化学气相沉积(LPCVD)或者含硅前体的热分解/热解的CVD 来沉积，或者，通过热氧化以氧化物的形式生长。在覆盖催化剂垫14的绝 缘层16上形成导电材料的柱状物18。将绝缘材料的硬掩模20施加到柱状 物18暴露的上表面。
通过标准的光刻和蚀刻工艺来形成柱状物18和覆盖柱状物18的硬掩 模20，所述工艺最初在绝缘层16上沉积导电材料的覆盖层，比如通过 LPCVD沉积的高掺杂多晶硅，然后在导电材料的覆盖层上沉积绝缘材料层、 比如SiO2，更具体而言，原硅酸四乙酯基(TEOS-based)SiO2。构图绝缘材料 以暴露导电材料的覆盖层的未掩蔽区域以及与催化剂垫14对准的掩蔽区 域，正如以下所说明的，然后利用例如对于硬掩模20的绝缘材料有选择性 的反应性离子蚀刻(RIE)工艺蚀刻绝缘材料，以去除未掩蔽区域中的导电 材料。
此处对于比如“垂直”、“水平”等术语的提及以举例的方式进行，而 非限制性的方式，以建立参考框架。此处所用的术语“水平”被定义为与 常规平面或衬底10的表面平行的平面，而与取向无关。术语“垂直”指的 是与方才定义的水平垂直的方向。比如“上”、“之上”、“之下”、“侧”(如 在“侧壁”中)、“更高”、“更低”、“上面”、“下面”和“以下”的术语是 相对于水平面而定义的。应理解的是，在不偏离本发明范围的前提下，可 以应用各种替他的参考框架。
参照图3A和3B，通过共形地沉积间隙壁材料的薄膜并利用例如对于 形成绝缘层12和硬掩模20的材料有选择性的RIE工艺各向异性地进行蚀 刻，在柱状物18的垂直侧壁21附近形成临时间隙壁材料的间隙壁22。构 成间隙壁22的间隙壁材料可以是例如SiO2或Si3N4。间隙壁22是牺牲性的， 因为在后续处理期间，间隙壁22将被完全去除。在本发明的一示范性实施 例中，绝缘层12和硬掩模20由SiO2构成，间隙壁22由Si3N4构成，使得 去除间隙壁22的RIE对于形成绝缘层12和硬掩模20的材料有选择性。间 隙壁22从侧壁21向外水平地突出。
参照图4A和4B，通过切除从柱状物18之下延伸的边缘部分的区域， 来减小催化剂垫14的尺寸。为此，通过蚀刻去除未被柱状物18和间隙壁 22掩蔽的绝缘层16的区域，所述蚀刻可以是与限定间隙壁22的蚀刻工艺 不同的蚀刻工艺，或者是其中为蚀刻绝缘层16而适当地改变蚀刻条件的连 续的蚀刻工艺。然后，通过蚀刻去除未被柱状物18和间隙壁22掩蔽的催 化剂垫14的区域以减小催化剂垫14的暴露的表面区域，所述蚀刻又可以 是与去除绝缘层16的区域的蚀刻工艺不同的蚀刻工艺，或者是其中为蚀刻 催化剂材料而适当地改变蚀刻条件的连续的蚀刻工艺。通过作为绝缘层16 的残余物的绝缘材料的层25覆盖催化剂垫14。
参照图5A和5B，通过对于衬底10、硬掩模20和催化剂垫14的构成 材料具有选择性的任何湿法或干法蚀刻工艺，从柱状物18的侧壁21去除 间隙壁22。通过CVD或LPCVD工艺在衬底10上共形的沉积适合的间隙 壁材料的覆盖层26，比如SiO2或锗(Ge)。如以下所述，覆盖柱状物18的 侧壁21的部分覆盖层26将形成为间隙壁30，其具有与间隙壁22大致相同 的厚度。
参照图6A和6B，利用旨在将柱状物18划分或分割成多个栅电极28 的标准光刻和减去性蚀刻工艺，去除覆盖层26、硬掩模20、柱状物18和 催化剂垫14的垂直对准的部分。为此，抗蚀剂层(未示出)被施加到覆盖 层26、被曝光以实现潜像图案、并被显影以将该潜像图案转移到最终图像 图案中，所述最终图像图案在栅电极28预期位置具有覆盖覆盖层26的呈 平行条形式的掩蔽区域。在蚀刻工艺结束之后，栅电极28之间的绝缘层12 的区域被敞开。优选地，栅电极28的特征尺寸为或近似为最小光刻尺寸。 间隙壁30被定义为在催化剂垫14的位置之上沿着每个栅电极28的侧壁31 向上垂直延伸的图案化覆盖层26的一部分。间隙壁30是牺牲性的，因为 它们将在后续处理期间被完全去除。
参照图7A和7B，在每个栅电极28的侧壁31附近形成由适合的永久 性间隙壁材料比如Si3N4形成的间隙壁32。部分间隙壁32与每个间隙壁30 交迭并将其覆盖。形成间隙壁32的材料是永久性的，因为与间隙壁30相 反，间隙壁32被包括到完成的器件结构中。如此形成间隙壁32，即，通过 在衬底10上共形的沉积由永久性间隙壁材料形成的覆盖层，并通过例如对 于形成绝缘层12和硬掩模20的材料具有选择性的RIE工艺各向异性地蚀 刻覆盖层，使得在蚀刻工艺之后，每个栅电极28上的间隙壁32仅表现出 由永久性间隙壁材料形成的覆盖层的剩余部分。如果构成间隙壁30的材料 是Ge，则构成间隙壁32的永久性间隙壁材料可以是例如Si3N4或SiO2。间 隙壁32通过覆盖催化剂垫14侧边缘的两相对侧上的间隙壁30与每个栅电 极28的侧壁31分开，并附着到每个栅电极28的另外两相对侧上。
参照图8A和8B，通过对于形成硬掩模20和间隙壁32的材料具有选 择性的各向同性蚀刻工艺去除每个栅电极28上的间隙壁30。例如，如果间 隙壁30由Ge形成并且间隙壁32由Si3N4或SiO2形成，则包含过氧化氢 (H2O2)的蚀刻剂水溶液将适于对于硬掩模20和间隙壁32有选择性的去 除间隙壁30。间隙壁32和栅电极28通过在之前由间隙壁30所占据的空间 中通过各向同性蚀刻工艺所产生的空隙或通道34而分隔。当在竖直方向上 观看时，每个通道34具有基本为矩形的截面轮廓。各向同性蚀刻工艺还去 除了图案化的覆盖层26的剩余部分从而再次暴露了绝缘层12。
从催化剂垫14的侧边缘去除通过形成通道34而暴露的层25的一部分， 从而暴露或敞开相应的纳米管合成区域36。在与相应的纳米管合成区域36 相邻的每个间隙壁32之下，以及在间隙壁32与绝缘层12之间的垂直方向 上，出现了之前由间隙壁30之一的一部分填充的间隙38。每个通道34从 催化剂垫14之一垂直地延伸到与硬掩模20相邻设置的开口33。纳米管合 成区域36在垂直方向上位于开口33中相应的一个的下方。
参照图9A和9B，然后将由绝缘材料、比如SiO2形成的层40施加到 与通道34共同延伸的每个栅电极28的侧壁31的暴露部分，以将每个栅电 极28与相应的通道34电隔离。选择形成层40的工艺，使得暴露的纳米管 合成区域36的材料不被涂覆或者不会以可能导致不支持碳纳米管生长的其 它方式被变性。例如，可以将形成层40的湿法氧化工艺中的氧的分压调整 成使得在侧壁31的暴露部分上生长SiO2而在纳米管合成区域36上不形成 氧化物。正如以下所述，由于存在层40而减小了每个通道34的水平尺寸 而适于允许碳纳米管的垂直生长，并且基本由间隙壁30的尺寸确定。
参照图10A和10B，在与由层40覆盖的每个栅电极28的侧壁31的部 分相邻的通道34中，设置一束或一组碳纳米管42。碳纳米管42是由碳原 子排列的六边形环构成的中空的圆柱形管，并且通常以约0.5nm至约20nm 的直径以及约5nm至约50nm的侧壁厚度为参数。碳纳米管42被预期为具 有各自在前端或前尖端43和与前尖端43相对的后端或后基部47之间测量 的高度或长度分布，所述前尖端43是纳米管合成区域36的顶端。碳纳米 管42的长度分布可以以平均长度和标准偏差为特征。每个通道34中的至 少一个碳纳米管42垂直地突出到由覆盖每个栅电极28的硬掩模20所限定 的水平面之上。
碳纳米管42从纳米管合成区域36基本垂直地向上延伸，并占据了每 个栅电极28的通道34内部的空白空间的体积分量。每个碳纳米管42与相 应的纳米管合成区域36的水平上表面垂直地或者至少基本垂直地取向，因 为间隙壁32的存在限制了碳纳米管42的生长方向。尽管在通道34的界限 之内允许纳米管取向的轻微偏斜或倾斜，但通过间隙壁32来禁止各向同性 生长。例如，碳纳米管42不能与衬底10的水平面平行的生长。
在适于促进碳纳米管在形成纳米管合成区域36的催化剂材料上生长的 生长条件下，利用任何适合的气态或汽化的含碳反应物，通过化学气相沉 积(CVD)或等离子体增强CVD来生长碳纳米管42，所述含碳反应物包括 但不限于一氧化碳(CO)、乙烯(C2H4)、甲烷(CH4)、乙炔(C2H2)、乙 炔和氨(NH3)的混合物、乙炔和氮气(N2)的混合物、乙炔和氢气(H2) 的混合物、二甲苯(C6H4(CH3)2)以及二甲苯和二茂铁(Fe(C5H5)2)的混合 物。可以加热衬底10以促进CVD生长。最初，反应物横向的通过每个间 隙38并向下通过每个通道34以流到纳米管合成区域36的催化剂材料处。 反应物在纳米管合成区域36的催化剂材料处化学反应从而使碳纳米管42 成核。碳纳米管42的后续的垂直生长可以从纳米管合成区域36表面上的 基部、或者可选择地在与所述基部47相对的碳纳米管42的前自由尖端43 处发生。间隙38的存在提高了反应物到达纳米管合成区域36的能力，因 为如果需要反应物仅通过通道34向下流动，则流体的流动将受到显著限制。 如果从前自由尖端43发生生长或者如果另外不存在流体流动的限制，则可 以省略间隙38。
选择CVD或等离子增强CVD工艺的生长条件，以优先生长具有半导 体分子结构的碳纳米管42。可选择地，可以通过例如施加足够高的电流以 破坏具有金属性分子结构的纳米管42，从包括金属性和半导体分子结构的 生长状态的纳米管42的集合中优先选择具有半导体分子结构的碳纳米管 42。在本发明的某些实施例中，在一个或多个通道34中，可以存在单一的 半导体碳纳米管42。纳米管42可以由除了其特征在于带隙和半导体特性的 碳以外的材料构成。
参照图11A和11B，通过比如LPCVD的沉积工艺，向衬底10共形的 施加电阻率相对高的绝缘材料比如硼磷硅酸盐玻璃(BPSG)的层44。通过 化学机械抛光(CMP)工艺或任何其他适合的平坦化技术，将层44磨平。 抛光可以在将层44去除至足够的深度从而同时缩短碳纳米管42的分布中 某些长的纳米管。层44的部分可以填充各个碳纳米管42之间的任何自由 空间。层44的部分还填充每个间隙38。
参照图12A和12B，通过进行标准光刻和蚀刻工艺到催化剂垫14的深 度处停止，来界定通过层44、硬掩模20、栅电极28和层25延伸的接触孔 46。绝缘材料被沉积在接触孔46中并被各向异性蚀刻从而提供绝缘间隙壁 48，该间隔壁48将栅电极28与催化剂垫14电隔离。每个栅电极28被相 应的接触孔46分割成两个不同的栅电极28a、28b。通过在栅电极28a、28b 的深度处停止的标准光刻和蚀刻工艺在层44和硬掩模20中限定出接触孔 50。通过标准光刻和蚀刻工艺在层44中限定出接触孔52，所述标准光刻和 蚀刻工艺到达暴露了存留在每个通道34中的至少一个碳纳米管42的前尖 端43的深度处。
参照图13A和13B，通过利用一个或多个阻挡/粘附增强层(未示出) 为接触开口46、50和52可选地加内衬层、覆盖沉积适合的金属以填充所 述接触开口、然后通过比如CMP工艺的任何适当的平坦化技术去除多余的 导电材料以形成插塞，分别在接触孔46、50和52中形成接触54、56和58。 在与每个栅电极28a、28b相邻的通道34中存留的碳纳米管42中的至少一 个具有与相应的一个接触58电接触的前尖端43，优选为欧姆接触。该接触 的碳纳米管42的前尖端43可以垂直地突出到相应的接触58的本体中或者 在界面处与相应的接触58相接。每个通道34中的碳纳米管42与催化剂垫 14电耦合，优选为欧姆性连接。接触54、56和58彼此电隔离并且由任何 适合的导电材料形成，所述导电材料包括但不限于铝(Al)、铜(Cu)、金 (Au)、钼(Mo)、钽(Ta)、钛(Ti)和钨(W)。利用标准的后端线 (back-end-of-the-line，BEOL)处理来制造将相邻的已完成器件结构60连 接的互连结构(未示出)。
器件结构60形成了FET，该FET包括栅电极28a、28b之一，由层40 限定的栅极电介质，由催化剂垫14和接触54限定的源极，由相应的接触 58限定的漏极，以及沿着在催化剂垫14与接触58之间适当的通道34中垂 直延伸的至少一个碳纳米管42的长度方向限定的半导体沟道区域。由碳纳 米管42限定的沟道区域相对于衬底10的水平面基本垂直地取向。当电压 施加到栅电极28a、28b中适当的一个以在相关的碳纳米管42中产生沟道 时，载流子从催化剂垫14通过碳纳米管42选择性地流到接触58。每个器 件结构60与衬底10所承载的其他器件结构60和附加的电路元件(未示出) 电耦合以用于器件工作。
尽管已经通过对于各种实施例的描述说明了本发明，同时以相当的细 节描述了这些实施例，但申请人并非意于将权利要求的范围限定或以任何 方式限制于这些细节。对于本领域技术人员而言，附加的优点和变化将是 显而易见的。因此，本发明在其更宽的方面不受限于具体的细节、代表性 的设备和方法以及被示出并描述的示例性实例。因此，在不偏离申请人的 总体发明理念的前提下，可以对这些细节进行变化。