可印刷半导体结构以及相关制造和组装方法专利检索-电子束蒸发物理气相沉积真空镀膜表面处理和涂层专利检索查询-专利查询网

可印刷 半导体结构以及相关制造和组装方法

阅读：775发布：2022-06-05

专利汇可以提供可印刷半导体结构以及相关制造和组装方法专利检索，专利查询，专利分析的服务。并且本发明提供了一种高产率的用于加工、转移以及组装具有所选择的物理尺寸、形状、成分以及空间取向的高品质可印刷半导体元件的途径。本发明的成分以及方法提供了将微小尺寸和/或纳米尺寸的半导体结构阵列高精度配准转移和集成到基片上，所述基片包括大面积基片和/或柔性基片。此外，本发明提供了从诸如体硅晶片的低成本体材料以及智能材料处理策略来制备可印刷半导体元件的方法，该智能材料处理策略实现了一种用于制备宽范围功能半导体设备的多用途的、以及具有商业吸引力的基于印刷的制造平台。，下面是可印刷半导体结构以及相关制造和组装方法专利的具体信息内容。

权利要求

1.一种用于制造可印刷半导体元件的方法，所述方法包括以下步骤：
提供具有(111)取向以及具有外表面的硅晶片；
在所述硅晶片的所述外表面上产生多个凹槽特征，其中每个所述凹槽特征包括被曝光硅晶片的底面以及侧面；
遮盖所述凹槽特征的所述侧面的至少一部分；
在所述凹槽特征之间进行刻蚀，其中刻蚀沿所述硅晶片的<110>方向进行，由此制造所述可印刷半导体元件。
2.根据权利要求1的方法，其中所述凹槽特征的所述侧面被完全遮盖。
3.根据权利要求1的方法，其中所述凹槽特征的所述侧面被部分遮盖。
4.根据权利要求1的方法，其中刻蚀沿着比沿所述硅晶片<111>方向速度更快的所述硅晶片<110>方向进行。
5.根据权利要求1的方法，其中刻蚀沿所述硅晶片的<111>方向基本不进行。
6.根据权利要求1的方法，其中所述在凹槽特征之间进行刻蚀的步骤包括所述硅晶片的各向异性刻蚀。
7.根据权利要求1的方法，其中所述在凹槽特征之间进行刻蚀的步骤沿所述硅晶片的<110>方向在相邻凹槽特征之间进行，因而至少部分地底刻位于所述相邻凹槽特征之间的所述可印刷半导体元件。
8.根据权利要求7的方法，其中所述在凹槽特征之间进行刻蚀的步骤不完全从所述硅晶片释放所述可印刷半导体元件，其中所述可印刷半导体元件的至少一个末端集成连接到所述硅晶片。
9.根据权利要求1的方法，其中所述在凹槽特征之间进行刻蚀的步骤包括使用各向异性蚀刻剂的湿式化学刻蚀。
10.根据权利要求9的方法，其中所述各向异性蚀刻剂是碱性溶液。
11.根据权利要求1的方法，其中所述凹槽特征包括彼此分开的第一和第二通道，其中所述在凹槽特征之间进行刻蚀的步骤沿所述硅晶片的<110>方向从所述第一通道进行到所述第二通道，因而底刻在所述第一和第二通道之间的所述可印刷半导体元件的至少一部分。
12.根据权利要求11的方法，其中所述第一通道和所述第二通道纵向上的取向处于基本平行的构造中，其中所述在凹槽特征之间进行刻蚀的步骤产生位于所述第一和第二通道之间的至少被部分底刻的可印刷半导体带。
13.根据权利要求11的方法，其中所述第一通道和所述第二通道纵向上的取向处于基本平行的构造中，其中所述在凹槽特征之间进行刻蚀的步骤产生一个位于所述第一和第二通道之间的被完全底刻的可印刷半导体带。
14.根据权利要求12的方法，其中所述可印刷半导体带的至少一个末端集成连接到所述硅晶片。
15.根据权利要求14的方法，其中所述第一通道终止于第一末端，所述第二通道终止于第二末端，并且其中所述可印刷半导体带集成连接到在所述第一通道的所述第一末端和所述第二通道的所述第二末端之间的所述硅晶片。
16.根据权利要求15的方法，其中所述第一通道终止于第三末端，所述第二通道终止于第四末端，并且其中所述可印刷半导体带集成连接到所述第一通道的所述第三末端和所述第二通道的所述第四末端之间的所述硅晶片。
17.根据权利要求1的方法，其中所述凹槽特征包括纵向上的取向处于基本平行的构造中的通道阵列，所述方法包括产生多个可印刷半导体元件的方法。
18.根据权利要求1的方法，还包括以下步骤：在所述的在所述外表面上产生所述多个凹槽特征的步骤之后，在所述硅晶片的所述外表面上生长热氧化层。
19.根据权利要求1的方法，还包括将所述可印刷半导体元件从所述硅晶片释放的步骤。
20.根据权利要求19的方法，其中所述的将所述可印刷半导体元件从所述硅晶片释放的步骤通过将所述可印刷半导体元件与转移设备接触来进行。
21.根据权利要求20的方法，其中所述转移设备是弹性印模。
22.根据权利要求1的方法，其中利用具有所述(111)取向的所述硅晶片，所述方法被进行多于一次。
23.根据权利要求19的方法，还包括对所述硅晶片进行修整的步骤，使所述外表面在释放所述可印刷半导体元件之后变得平坦，所述方法还包括重复所述步骤(i)在所述硅晶片的所述外表面上产生多个凹槽特征；(ii)遮盖所述凹槽特征的所述侧面的至少一部分；
以及(iii)在所述凹槽特征之间进行刻蚀，由此产生附加的可印刷半导体元件。
24.根据权利要求1的方法，其中所述硅晶片是体硅晶片。
25.根据权利要求1的方法，其中所述硅晶片是未掺杂的硅晶片或掺杂的硅晶片。
26.根据权利要求1的方法，其中所述的在所述硅晶片的所述外表面上产生所述多个凹槽特征的步骤通过使用一种或更多种选自包括以下项的组中的方法来进行：光刻处理、干式化学刻蚀、等离子刻蚀、湿式化学刻蚀、微机械加工、电子束写入、反应离子刻蚀、软刻蚀处理、激光微机械加工、消融、机械加工、机械剥蚀或刻划、机械钻孔以及离子束研磨。
27.根据权利要求1的方法，其中所述遮盖所述凹槽特征的所述侧面至少一部分的步骤通过一种或更多种选自包括以下项的组中的方法来进行：掩模材料的成角度电子束蒸发、化学气相沉积、热氧化以及掩模材料的溶液沉积。
28.根据权利要求1的方法，其中所述凹槽特征的所述侧面具有空间变化的轮廓分布。
29.根据权利要求28的方法，其中所述空间变化的轮廓分布具有多个脊或凹槽特征或具有扇形形状。
30.根据权利要求29的方法，其中具有空间变化的轮廓分布的所述侧面的所选部分、而不是全部被遮盖，其中在所述凹槽特征之间的所述刻蚀产生多层可印刷半导体元件阵列。
31.一种可印刷半导体结构，包括：
一个可印刷半导体元件，所述可印刷半导体元件通过如权利要求1-30中任一项所述的方法制造；以及
一个第一桥元件，该第一桥元件连接到所述可印刷半导体结构以及连接到母晶片，其中所述可印刷半导体元件和所述第一桥元件被至少部分地从所述母晶片底刻；
其中将所述可印刷半导体和转移设备接触能够折断所述第一桥元件，由此将所述可印刷半导体结构从所述母晶片释放。
32.根据权利要求31的可印刷半导体结构，其中所述第一桥元件提供了从所述可印刷半导体元件到所述转移设备的配准转移。
33.根据权利要求31的可印刷半导体结构，其中所述转移设备是弹性印模。
34.根据权利要求31的可印刷半导体结构，其中所述可印刷半导体元件和第一桥元件被完全从所述母晶片底刻。
35.根据权利要求31的可印刷半导体结构，其中所述第一桥元件、所述可印刷半导体元件和所述母晶片包括一整体半导体结构。
36.根据权利要求31的可印刷半导体结构，其中所述第一桥元件连接到所述可印刷半导体元件的第一末端。
37.根据权利要求31的可印刷半导体结构，其中所述可印刷半导体元件具有一第一平均宽度，以及所述第一桥元件具有比所述第一平均宽度小至少1.5倍的一第二平均宽度。
38.根据权利要求31的可印刷半导体结构，还包括一第二桥元件，该第二桥元件至少部分地从所述母晶片底刻，所述第二桥元件连接到所述可印刷半导体结构以及连接到所述母晶片，以及其中将所述可印刷半导体与转移设备接触能够折断所述第二桥元件。
39.根据权利要求38的可印刷半导体结构，其中所述可印刷半导体元件包括沿主纵轴延伸一长度的半导体带，该长度终止于第一末端和第二末端，其中所述第一桥元件连接到所述第一末端，所述第二桥元件被连接到所述第二末端。
40.根据权利要求38的可印刷半导体结构，其中所述第一桥元件、所述第二桥元件、所述半导体带和所述母晶片是一整体半导体结构。
41.根据权利要求38的可印刷半导体结构，其中所述第一末端具有第一横截面面积，所述第二末端具有第二横截面面积，其中所述第一桥元件连接到小于所述第一末端的所述第一横截面面积的50％处，以及其中所述第二桥元件连接到小于所述第一末端的所述第二横截面面积的50％处。
42.根据权利要求38的可印刷半导体结构，其中所述第一和第二桥元件彼此远离或邻近放置。
43.根据权利要求38的可印刷半导体结构，其中所述第一和第二桥元件具有选自约
100纳米至约1000微米范围的平均宽度，具有选自约1纳米至约1000微米范围的平均厚度，以及具有选自约100纳米至约1000微米范围的平均长度。
44.根据权利要求31的可印刷半导体元件，其中所述可印刷半导体元件包括选自包括以下项的组中的材料：Si、Ge、SiC、AlP、AlAs、AlSb、GaN、GaP、GaAs、GaSb、InP、InAs、GaSb、InP、InAs、InSb、ZnO、ZnSe、ZnTe、CdS、CdSe、ZnSe、ZnTe、CdS、CdSe、CdTe、HgS、PbS、PbSe、PbTe、AlGaAs、AlInAs、AlInP、GaAsP、GaInAs、GaInP、AlGaAsSb、AlGaInP、GaInAsP和GaN。
45.一种将可印刷半导体元件转移到转移设备的方法，所述方法包括以下步骤：
提供一包括可印刷半导体元件的可印刷半导体结构，所述可印刷半导体元件通过如权利要求1-30中任一项所述的方法制造；以及提供至少一个连接到所述可印刷半导体结构以及连接到母晶片的桥元件，其中所述可印刷半导体元件和所述桥元件至少部分地从所述母晶片底刻；
将所述可印刷半导体元件和具有接触表面的转移设备接触，其中所述接触表面和所述可印刷半导体元件之间的接触将所述可印刷半导体元件结合到所述接触表面；
以导致所述桥元件折断的方式移动所述转移设备，由此将所述可印刷半导体结构从所述母晶片转移到所述转移设备上。
46.根据权利要求45的方法，包括一种配准转移到所述转移设备的方法。
47.根据权利要求45的方法，其中所述转移设备是一致转移设备。
48.根据权利要求45的方法，其中所述转移设备是弹性印模。
49.根据权利要求45的方法，其中在所述一致转移设备的接触表面和所述可印刷半导体元件的外表面之间建立一致接触。
50.根据权利要求45的方法，其中所述第一桥元件、所述可印刷半导体元件和所述母晶片是整体半导体结构。
51.根据权利要求45的方法，其中所述可印刷半导体结构还包括第二桥元件，该第二桥元件连接到所述可印刷半导体结构以及连接到母晶片，其中所述第二桥元件至少部分地从所述母晶片底刻，所述移动所述转移设备的步骤折断所述第二桥元件。
52.一种将可印刷半导体元件组装到基片的接收表面的方法，所述方法包括以下步骤：
提供一可印刷半导体元件，所述可印刷半导体元件通过如权利要求1-30中任一项所述的方法制造；以及连接到所述可印刷半导体结构以及连接到母晶片的第一桥元件，其中所述可印刷半导体元件和所述第一桥元件至少部分地从所述母晶片底刻；
将所述可印刷半导体元件与具有接触表面的转移设备接触，其中所述接触表面和所述可印刷半导体元件之间的接触将所述可印刷半导体元件结合到所述接触表面；
以导致所述第一桥元件折断的方式移动所述转移设备，由此将所述可印刷半导体结构从所述母晶片转移到所述转移设备上，因而形成其上放置有所述可印刷半导体元件的所述接触表面；
将放置在所述接触表面上的所述可印刷半导体元件与所述基片的所述接收表面接
触；
将所述一致转移设备的所述接触表面与所述可印刷半导体元件分离，其中将所述可印刷半导体元件转移到所述接收表面上，从而将所述可印刷半导体元件组装到所述基片的所述接收表面上。
53.根据权利要求52的方法，其中在其上放置有所述可印刷半导体元件的所述接触表面与所述基片的所述接收表面之间建立一致接触。

说明书全文

可印刷半导体结构以及相关制造和组装方法

[0001] 相关申请的交叉援引

[0002] 本申请要求于2005年6月2日提交的美国专利申请No.11/145,542、2005年6月2日提交的美国专利申请No.11/145,574以及2005年6月2日提交的国际PCT申请No.PCT/US05/19354的优先权，此处通过引用的方式，以不与此处公开的内容不一致为限，将所有这些申请的内容纳入本文。

背景技术

[0003] 自从1994年首次演示印刷的全聚合物晶体管以来，那些在塑料基片上包括柔性集成的电子设备的潜在新类型电子系统引起了人们的广泛关注。[Gamier，F.，Hajlaoui，R.，Yassar，A.and Srivastava，P.，Science，第265卷，第1684-1686页]。最近，基本研究已经着眼于开发新的用于半导体、绝缘体以及半导体元件的可溶液处理材料来用于柔性塑料电子设备。然而，柔性电子设备领域的进展并不是仅由新的可溶液处理材料的开发来推动的，而且还受到新的设备组件的形状、高效设备、设备组件处理方法以及可应用于塑料基片的高分辨率成图技术的推动。可以预期，这类材料、设备构造以及制造方法将在迅速崛起的新类型柔性集成电子设备、系统和电路中扮演一实质性的角色。

[0004] 对柔性电子设备的兴趣主要起因于该技术提供的几个重要优点。首先，该塑料基片材料的机械耐用性使电子设备较不易于受到因机械压力而引起的损毁和/或电子性能降低。第二，这些基片材料的固有柔韧性使得它们可以以多种形状来集成，以此提供了大量有用的设备构造，而利用脆性的常规硅基底电子设备是不可能做到的。例如，可以预料到可弯曲的柔性电子设备使能够制造诸如电子纸张、可佩戴的计算机以及大面积高分辨率显示器之类的新设备，这些设备在已有的硅基技术下是不易实现的。最后，可溶液处理组件材料以及塑料基片的结合使得通过这些能够以低成本在大基片面积上生产电子设备的连续、高速、印刷技术来进行制造。

[0005] 然而，展示优良电子性能的柔性电子设备的设计和制造存在很多艰巨的挑战。首先，已开发得很好的常规硅基电子设备的制造方法与大多数塑料材料不兼容。例如，传统的高品质无机半导体组件，诸如单晶硅或锗半导体，一般是通过在显著超过大多数塑料基片的熔化或分解温度(＞1000摄氏度)下生长薄膜来处理的。此外，多数无机半导体本质上在常规溶液中是不可溶解的，这允许基于溶液的处理和传输。第二，尽管很多非晶硅、有机或者混合的有机-无机半导体可以兼容地纳入到塑料基片中，并且可以在相对低的温度下处理，但是这些材料不具有可以提供具有良好电子性能的集成电子设备的电子特性。例如，由这些材料制成的具有半导体元件的薄膜晶体管展示的场效应迁移率比其余的基于单晶硅的设备低约三个量级。由于这些限制，柔性电子设备目前只限于那些不需要高性能的特定应用中，诸如用于具有非发射像素的有源矩阵平面显示器的开关元件中以及用于发光二极管中。

[0006] 最近，在扩展集成于塑料基片上的电子设备的电子性能方面已经取得了进展，以使其应用拓展到一较宽的电子应用范围。例如，已经出现几种与对塑料基片材料上的处理兼容的新的薄膜晶体管(TFT)设计，并且这些新的薄膜晶体管(TFT)设计表现出比具有非晶硅、有机或混合的有机-无机半导体元件的薄膜晶体管明显高的设备性能特征。一种更高性能的柔性电子设备是基于通过对非晶硅薄膜进行脉冲激光退火而制造的多晶硅薄膜半导体元件。虽然这种柔性电子设备提供了增强的设备电子性能特征，但是利用脉冲激光的退火限制了这种设备制造的简易度和灵活性，从而显著增加了成本。另一种看好的新类型更高性能柔性电子设备是那些将可溶液处理的纳米级材料，诸如纳米线、纳米带、纳米颗粒以及碳纳米管作为许多宏电子和微电子设备中的有源功能组件。

[0007] 评估认为使用分散的单晶纳米线或纳米带可作为一种在塑料基片上提供展示增强的设备性能特征的可印刷电子设备的可行方式。Duan等人描述了将多个选择取向的单晶硅纳米线或CdS纳米带作为半导体通道的薄膜晶体管设计[Duan，X.，Niu，C，Sahl，V.，Chen，J.，Parce，J.，Empedocles，S.and Goldman，J.，Nature，第425卷，第274-278页]。作者报道了一种据其所述与塑料基片上的溶液处理兼容的制造工艺，其中，将厚度少于或等于150纳米的单晶硅纳米线或CdS纳米带分散到溶液中，并且使用流导向准直方法将其组装到基片表面上，以产生在薄膜晶体管上的半导体元件。由作者提供的光学显微照片表明在公开的制造工艺中以基本平行方向并且间隔约500纳米到1000纳米布置单层的纳米线或纳米带。尽管该作者报道对于单独的纳米线或纳米带具有相对较高的本征场效应迁
2 -1 -1
移率(≈119cmV s )，但最近确定整个设备场效应迁移率比Duan等人报道的本征场效应迁移率值“约小两个量级”[Mitzi，D.B，Kosbar，L.L.，Murray，C.E.，Copel，M.Afzali，A.，Nature，第428卷，第299-303页]。该设备场效应迁移率比常规的单晶无机薄膜晶体管低几个量级，很可能是由于在利用Duan等人公开的方法以及设备构造时的准直、密集封装以及分散纳米线或纳米带电接触上的实践挑战而引起的。

[0008] 使用纳米晶溶液作为多晶无机半导体薄膜的前体(precursor)已被探索为一种可在塑料基片上提供展示更高的设备性能特征的可印刷电子设备的可行方法。Ridley等人公开了一种溶液处理制造方法，其中在塑料可兼容的温度下处理具有约2纳米尺寸的硒化镉纳米晶溶液，以为场效应晶体管提供半导体元件。[Ridley，B.A.，Nivi，B.andJacobson，J.M.，Science，第286卷，第746-749页(1999)]。作者报道了一种方法，其中硒化镉纳米晶溶液中的低温晶粒生长提供了包括有几百个纳米晶的单晶面积。尽管Ridley等人报道了改进的电学特性可与具有有机半导体元件的设备相比，但是由这些技术获得的设备迁移率2 -1 -1
(≈1cmV s )比常规的单晶无机薄膜晶体管的设备场效应迁移率低几个量级。由Ridley等人的设备构造以及制造方法所获得的场效率迁移率的限制很可能是由在各个纳米颗粒之间建立的电接触引起的。具体地，将有机端末基团用于稳定纳米晶溶液以及阻止凝聚，可能妨碍在相邻纳米颗粒之间建立对于提供高设备场效应迁移率是必要的良好电接触。

[0009] 尽管Duan等人以及Ridley等人提供了用于在塑料基片上制造薄膜晶体管的方法，但是所描述的设备构造采用了包括诸如电极、半导体和/或绝缘体之类的机械刚性的设备组件的晶体管。选择具有良好机械性能的塑料基片可以提供能够在可变的或者扭曲的方向进行操作的电子设备。然而，可以预料到这种运动会在各个刚性晶体管设备组件上产生机械应力。该机械应力可能导致对各个组件的损坏，例如破裂，以及还可能使设备组件之间的电接触衰退或破坏。

[0010] 都于2005年6月2日提交的美国专利11/145,574以及11/145,542公开了一种使用可印刷半导体元件的高产率制造平台来通过多用途、低成本以及大面积的印刷技术制备电子设备、光电设备以及其他功能电子装置。所公开的方法和成分提供了使用提供在大的基底面积上的良好安放准确度、配准以及图样再现度的热转接触印刷和/或溶液印刷技术来对微尺寸和/或纳米尺寸半导体结构进行转移、组装和/或集成。所公开的方法提供了重要的处理优点，使能够使用常规的高温处理方法通过下面的印刷技术在基片上制造高品质半导体材料的集成：该印刷技术可以在与包括柔性塑料基片的一定范围内的有用基片材料兼容的相对低的温度下(＜约400摄氏度)独立进行。利用可印刷半导体材料制造的柔2 -1 -1
性薄膜晶体管当在弯曲和非弯曲形状下时展示良好的电学性能特征，诸如大于300cmV s
3
的设备场效应迁移率以及大于10 的开/关比。

[0011] 从上面可以理解，以低成本、起于体材料制造高品质可印刷半导体元件的方法将提高用于生产大面积柔性电子和光电设备以及设备阵列的印刷技术的商业吸引力。而且，使能够对印刷到基片上的半导体元件的物理尺寸、空间取向以及配准进行高度控制的可印刷半导体成分以及基于印刷的组装方法也将提高这些方法用于制造宽范围的功能设备的适用性。发明内容

[0012] 本发明提供了一种用于加工、转移以及组装具有所选择的物理尺寸、形状、成分以及空间取向的高品质可印刷半导体元件的高产率途径。本发明的成分以及方法提供了将微小尺寸和/或纳米尺寸半导体结构的阵列高度精确的配准转移以及集成到包括到大面积基片和/或柔性基片的基片上。此外，本发明提供了以诸如体硅晶片(bulksiliconwafer)的低成本体(bulk)材料以及智能材料处理策略来制备可印刷半导体元件的方法，该智能材料处理策略实现了一种用于制备宽范围功能半导体设备的多用途、具有商业吸引力的基于印刷的制造平台。本半导体制造、转移以及集成平台提供了多个优点，这些优点包括对可印刷半导体结构的几何形状、相对空间取向以及组织、掺杂水平以及材料纯度的高度控制。

[0013] 本发明方法以及成分使得能够进行复杂集成的电子或光电设备或设备阵列范围的制造，包括大面积、柔性、高性能宏电子设备，这些电子设备展示可以与那些利用常规高温处理方法来制造的基于单晶半导体的设备相比拟的性能特征。将可印刷半导体元件集成、定位、组织、转移、成图和/或集成到基片上或内的本发明制造成分以及相关方法实际上可以用于制造包括一个或更多个半导体元件的任何结构。然而这些方法对于制造复杂集成的电子或光电设备或设备阵列，诸如二极管阵列、发光二极管、太阳能电池以及晶体管(例如，薄膜晶体管(TFT)、金属-半导体场效应晶体管(MESFET)TET以及双极晶体管)特别有用。本发明的成分以及相关方法对于用于制造系统级集成的电路，诸如NOA和NAND逻辑门以及互补逻辑电路也是有用的，其中可印刷半导体元件沿一充分限定的空间取向被印刷到基片上以及被互连，以形成所需的电路设计。

[0014] 在一方面，本发明提供了使用体硅晶片起始材料的处理方法，这些材料被重复处理以提供高产率的具有精确选取的物理尺寸、形状以及空间取向的可印刷半导体元件。在本发明该方面的一个实施方案中，提供了一个具有(111)取向以及具有一个外表面的硅晶片。在具有商业吸引力的实施方案中，该晶片是低成本、体(111)硅晶片。在(111)硅晶片外表面产生多个凹槽特征，其中每个凹槽特征包括被曝露的硅晶片的一底面以及一侧面。凹槽特征的侧面的至少一部分被遮盖。在本说明书的上下文中，“遮盖”指的是提供遮盖材料，诸如可以防止或阻止刻蚀或者可以降低被遮盖表面的刻蚀速度的耐刻蚀遮盖材料。凹槽特征之间的区域被刻蚀，使得该刻蚀沿(111)硅晶片的<110>方向发生，以此制造出一个或更多个包括被部分底刻(undercut)或完全底切的硅结构的可印刷半导体元件。在一实用的实施方案中，沿硅晶片的<110>方向在相邻位置凹槽特征之间进行底刻，以此来产生可印刷的半导体元件。可选地，选择凹槽特征的位置、形状以及空间取向以形成对准维持元件(alignment maintenance element)，诸如将可印刷半导体元件连接到晶片的桥元件。

[0015] 在一个实施方案中，凹槽特征侧面的一部分，但不是全部，被遮盖，以此产生侧面的被遮盖区域以及没有被遮盖的区域。侧面的没有被遮盖的区域被刻蚀，例如，通过各向异性刻蚀方法，以此导致底刻位于凹槽特征之间的(111)硅晶片区域。在本发明的该实施方案中，刻蚀沿硅晶片<110>方向在凹槽特征之间发生，以此制造出包括被部分底刻或完全底刻的硅结构的可印刷半导体元件。

[0016] 在又一个实施方案中，凹槽特征的侧面被完全遮盖并且凹槽特征之间的区域被刻蚀，其刻蚀沿硅晶片的<110>方向发生，例如，对被遮盖区域下面的材料进行刻蚀，这导致底刻位于凹槽特征之间的(111)硅晶片的区域。该处理制造包括被部分底刻或全部底刻的硅结构的可印刷半导体元件。在一些实施方案中，位于凹槽特征的底板(floor)下面的材料被除去，例如，通过各向异性刻蚀方法。可选地，该凹槽特征的底板被部分遮盖，因而为蚀刻剂留出入口，其中该入口位于凹槽特征的底板上。其中凹槽特征的侧面被完全遮盖的制造方法可以比采用部分遮盖侧面的一些方法更为精确地限定和选择可印刷元件的厚度。

[0017] 可选地，本方法还可以包括在制造可印刷半导体元件之前，对凹槽特征的几何形状、物理尺寸以及形态进行精制的步骤。在上下文中，精制指代诸如凹槽的侧面和底板等凹槽特征的表面的材料除去处理。精制包括导致更光滑的凹槽特征表面的处理和/或导致具有更均匀的物理尺寸和表面形态的凹槽特征的处理，从而导致可印刷半导体元件具有更光滑的表面和特征和/或具有更均匀的物理尺寸和形态。在一个实施方案中，利用各向异性刻蚀技术，例如利用热KOH溶液的刻蚀，对几何形状、物理尺寸和/或形态进行精制。本发明方法包括涉及精制凹槽特征的几何形状、物理尺寸和/或形态处理步骤对于制备微电子机械系统(MEMS)和纳米电子机械系统(NEMS)的制造途径上是有用的。

[0018] 对具有所选择的物理尺寸、位置以及相对空间取向的多个凹槽特征的(111)晶片3 10
的外表面进行构图在本方法用于同时制造大量(例如，约1×10 到约1.0×10 )可印刷半导体元件阵列方面是有用的，所述可印刷半导体元件被放置在精确选择的位置和空间取向上，以便于它们最终组装和集成到设备系统中。本发明的方法可以生产出与硅晶片外表面的大部分(例如约75％-约95％)相应的可印刷半导体元件阵列。

[0019] 本发明包括其中在相邻凹槽特征之间沿(111)硅晶片的<110>方向进行到完全刻蚀的方法，因而完全底刻凹槽特征之间的(111)硅晶片的区域，因而制备可印刷半导体元件。替代地，本发明包括其中在相邻凹槽特征之间沿硅晶片<110>方向的不完全刻蚀，因而部分地底刻凹槽特征之间的(111)硅晶片的区域，并且因而产生部分底刻的可印刷半导体元件。在一些其中通过该刻蚀处理步骤完全底刻可印刷半导体元件的方法中，选择硅片外表面上的凹槽特征的空间取向和物理尺寸，使得所制造的可印刷半导体元件在该可印刷半导体元件的一个或更多个端上保持连接到、可选地集成连接到硅晶片上。在一些实施方案中，该可印刷半导体元件直接连接到硅晶片上，而在其他实施方案中，该可印刷半导体元件通过诸如桥元件的一个或更多个对准维持元件连接到硅晶片上。

[0020] 具有(111)取向的硅晶片与本发明的刻蚀系统结合使用，提供一种对至少部分或全部底刻可印刷半导体元件和可选地对准诸如桥元件之类的维持元件有用的本征刻蚀停止。例如，在一些实施方案中，选择一个提供沿硅晶片<110>方向的优选刻蚀的各向异性刻蚀系统。在这些实施方案中，沿着比沿硅晶片<111>方向更快的速度的硅晶片<110>方向进行刻蚀，以及在一些应用中，优选地，沿着以比沿硅晶片<111>方向快100倍的速度的硅晶片<110>方向进行刻蚀，以及在一些实施方案中，沿着比沿硅晶片<111>方向快600倍的速度的硅晶片<110>方向进行刻蚀。在一些处理条件下，使用一个各向异性刻蚀系统，使刻蚀基本不沿硅晶片的<111>方向进行。在本说明书的上下文中，“刻蚀基本不沿硅晶片的<111>方向进行”的表达指的是低于一般印刷用半导体元件制造处理的约几个百分点的刻蚀程度。用于该底刻处理步骤的有效刻蚀系统产生具有光滑的、底刻的底面的可印刷半导体元件，例如底刻底面具有低于或等于0.5纳米的表面粗糙度。在本方法中有用的各向异性蚀刻剂系统包括但不限于在室温或大于298K温度下使用碱性溶液的湿式化学刻蚀，所述碱性溶液诸如KOH、碱金属类氢氧化物溶液，EDP(ethylene diamine pyrochatechol)，TMAH(四甲基氢氧化铵)，镓胺(amine gallate)(镓酸、乙醇胺、对二氮杂苯(pyrazine)、表面活性剂溶液)以及联氨。

[0021] 用于遮盖凹槽特征侧面的有用方法包括对诸如金属或金属的混合的遮盖材料进行成角度的电子束沉积、化学气相沉积、热氧化、以及遮盖材料的溶液沉积。示例方法包括两个金属Ti/Au的成角度电子束沉积，用于提供凹槽特征侧面的部分覆盖。这些在成角度蒸发过程中投下的“隐蔽”，在本实施方案中，至少部分地限定了可印刷半导体元件的厚度。本方法包括完全遮盖凹槽特征侧面的处理步骤以及，替代地，只是部分地遮盖凹槽特征侧面的处理步骤，例如遮盖侧面中所选的部分、区域、面积或深度的处理步骤。

[0022] 在本发明该方面的一个实施方案中，将具有所选尺寸、取向和位置的凹槽特征的图样提供到外表面。在该实施方案中，外表面上的凹槽特征具有被选择为至少部分限定可印刷半导体元件的物理尺寸、形状、位置和空间取向以及可选择地限定桥元件的物理尺寸(即长度、宽度和深度)、形状、位置以及相对空间取向。选取相邻凹槽特征的相对位置(例如间距)、形状以及空间取向，以限定可印刷半导体元件的形状、宽度或长度。例如，该相邻凹槽特征之间的间距限定了可印刷半导体元件的宽度或长度，可以选择凹槽特征的深度，以至少部分地确定可印刷半导体元件的厚度。在一些实施方案中，具有一个或更多个基本均匀(即在约5％以内)的物理尺寸的凹槽特征是优选的，以便产生具有一个或更多个均匀的物理尺寸，诸如均匀的厚度、宽度或长度的可印刷半导体元件。可以通过现有技术中已知的任何方法来制造凹槽特征，包括但不限于，诸如近场相移光刻的光刻处理、软刻蚀处理、剥离方法、干式化学刻蚀、等离子刻蚀、湿式化学刻蚀、微机械加工、电子束写入、以及无源离子刻蚀。在一个能够提供具有所选的物理尺寸和相对空间取向的凹槽特征图样的有效实施方案中，在硅晶片的外表面产生一个或更多个凹槽特征的步骤包括以下步骤：(i)通过应用一个掩模来遮盖外表面的一个或更多个区域，因而产生外表面的被遮盖的区域和没有被遮盖的区域；以及(ii)刻蚀晶片外表面至少一部分没有被遮盖的区域，例如利用各向异性干式刻蚀或各向同性干式刻蚀技术。

[0023] 在本发明该方面的一个实施方案中，凹槽特征包括晶片外表面中的具有所选物理尺寸、位置以及相对空间取向的多个通道。例如，包括第一和第二通道的凹槽特征可以被构图到硅晶片上，使它们彼此物理分开。在该实施方案中，在凹槽特征之间刻蚀的步骤沿硅晶片的<110>方向从第一通道进行到第二通道，因而底刻位于相邻通道之间的硅晶片的至少一部分，以便于从(111)硅晶片制造在第一和第二通道之间的可印刷半导体元件，以及可选的桥元件。该处理产生包括位于第一和第二通道之间的部分或完全底刻的硅结构。在用于制备可印刷半导体元件阵列的有效实施方案中，在硅晶片外表面产生一个包括大量具有充分限定的位置和尺寸的通道的图样，因而使得能够在单个处理方式下同时制造出大量可印刷半导体元件。

[0024] 在一个实施方案中，晶片外表面上的第一和第二通道纵向上的取向处于基本平行的构造中。在该实施方案中，在凹槽特征之间刻蚀步骤产生位于第一和第二通道之间的、部分地或者完全底刻的可印刷半导体带。对于一些实施方案来说优选的是，第一和第二通道的位置和物理尺寸被选取为使可印刷半导体带保持集成连接到硅晶片上，直到进一步的处理，诸如涉及与转移设备接触的处理步骤，该转移设备包括但不限于弹性印模。例如，在一个实施方案中，第一通道终止于第一末端，而第二通道终止于第二末端，可印刷半导体带保持直接或通过诸如桥元件之类的对准维持元件连接到在所述第一通道的第一末端和该通道的第二末端之间区域的硅晶片。此外。该第一通道和第二通道可以分别终止于第三和第四末端，以及可选地，可印刷半导体带还可以直接或通过诸如桥元件之类的对准维持元件连接第三和第四末端之间区域的硅晶片。

[0025] 本发明该方面的方法还包括许多可选的处理步骤，包括但不限于材料沉积和/或用于将诸如电接触之类的导电结构、绝缘结构和/或附加的半导体结构形成在可印刷半导体元件上的构图；退火步骤；晶片清洗；表面处理，例如对表面进行刨光以降低外表面的粗糙度；材料掺杂处理；使用诸如弹性印模之类的转移设备或使用溶液印刷技术转移、构图、组装和/或集成可印刷半导体元件；晶片表面修整；使可印刷半导体元件功能化，例如，制备亲水或憎水基团；例如利用刻蚀移除材料；生长和/或移除可印刷半导体元件上的热氧化层，和对这些可选处理步骤的任意组合。

[0026] 本发明制备可印刷半导体元件的方法还可以包括将可印刷半导体元件从硅晶片释放的步骤。在本说明书的上下文中，“释放”指的是将可印刷半导体元件从硅晶片上分离的处理。在本发明中的释放处理可以包括拆掉诸如桥元件之类的将可印刷半导体元件的一个或更多个末端连接到母基片(mother substrate)的对准维持元件。可印刷半导体元件从硅晶片上的释放可以通过使可印刷半导体元件接触诸如可用于接触印刷转移处理的弹性印模的转移设备来进行，诸如干式转移印刷。在一些实施方案中，半导体元件的外表面和诸如一致的弹性印模之类的转移设备的接触表面接触，可选地为一致接触，使得半导体元件粘合到接触表面。可选地，本发明该方面的方法还包括将半导体元件配准转移到转移设备的步骤。可选地，本发明该方面的方法还包括利用受动力学控制的分离速度来促进将可印刷半导体元件配准转移到弹性印模上。

[0027] 用于制造可印刷半导体元件的本方法的一个优点在于使用诸如体(111)硅晶片的给定(111)硅晶片起始原料，该方法可以被进行一次以上。本方法的重复处理能力是有益的，因为它使得本方法的使用单个起始硅片的多次重复成为可能，因而使得能够从一平方英尺的体硅晶片起始原料生产出几十或甚至几百平方英尺的可印刷半导体元件。在一个实施方案中，该方法还包括在释放和转移可印刷半导体元件后修整硅晶片的外表面的步骤。在本说明书的上下文中，表达“修整硅晶片”指的是产生一个平坦的、以及可选地为光滑的硅晶片外表面的处理步骤，例如在释放和/或转移一个或更多个可印刷半导体元件后。修整可以通过现有技术的任何已知技术来进行，包括但不限于，抛光、刻蚀、研磨、微机械加工、化学-机械抛光；各向异性湿式刻蚀。在一个有效的实施方案中，处理步骤(i)在硅晶片外表面产生多个凹槽特征，(ii)遮盖凹槽特征的至少一部分侧面，以及可选地遮盖凹槽形貌的整个侧面，以及(iii)在侧面之间进行刻蚀，因而产生附加的可印刷半导体元件，在修整外表面后被重复上述步骤。使用单个硅晶片起始原料，可以重复进行包括释放和精制处理步骤的本发明方法很多次。

[0028] 在又一方面，本发明提供了能够高精度配准转移、配准组装和/或配准集成到接收基底上的可印刷半导体成分和结构。在本说明书的上下文中，表达“配准转移”、“配准组装”、“配准集成”指的是保持被转移元件的相对空间取向的协调处理，优选地为约5微米以及对于一些应用更优选地为约0.1微米范围内。本发明的配准处理还可以指的是本发明方法在预选为5微米以及对一些实施方案优选地为500纳米下将可印刷半导体元件转移、组装和/或集成到接收基底的特定区域上的能力。本发明该方面的可印刷半导体成分和结构增强了转移印刷组装以及集成技术的精确度、准确度以及重现精度，因而提供了一种用于制备高性能电子和光电设备的健壮并具有商业化可行性的制造平台。本发明中的配准处理可以使用各种转移设备来执行，这些转移设备包括，但不限于，可用于诸如干式接触印刷的接触印刷转移处理的诸如弹性和非弹性印模的印模转移设备。

[0029] 在该方面的一个实施方案中，本发明提供了一种包括可印刷半导体元件的可印刷半导体结构；以及连接到、可选地集成连接到可印刷半导体结构以及连接到母晶片的一个或更多个桥元件。选择该可印刷半导体元件的物理尺寸、成份、形状和几何形状，以及桥元件，使得将可印刷半导体与诸如弹性印模的转移设备接触能够折断桥元件，因而以可控的方式将可印刷半导体结构从母晶片释放。

[0030] 在一个实施方案中，桥元件、可印刷半导体元件和母晶片被集成地连接，以便包括一整体(unitary)结构。在本说明书的上下文中，“整体结构”指的是其中母晶片、桥元件以及可印刷半导体元件包括单块结构的成分。例如，在一个实施方案中，一整体结构包括一单个的、连续的半导体结构，其中一个或更多个桥元件集成连接到母晶片和连接到可印刷半导体元件。然而，本发明还包括可印刷半导体结构，其中该桥元件、可印刷半导体元件以及母硅片不包括一整体结构，而是通过诸如共价键结合、附着和/或分子间作用力(例如，范德瓦斯力、氢键结合、偶极间作用力、色散力)之类的结合力彼此连接在一起的。

[0031] 本发明该方面的可印刷半导体结构可以包括一单个或多个连接到、优选地为集成连接到可印刷半导体元件和母晶片的桥元件。本发明的桥元件包括将可印刷半导体元件的表面连接到母晶片的结构。在一个实施方案中，一个或更多个桥元件将可印刷半导体元件的末端和/或底部连接到母晶片。在一个实施方案中，桥元件将一个或两个终止可印刷半导体带的长度的末端连接到母晶片。在一些实施方案中，可印刷半导体元件和桥元件至少部分从母晶片底刻。在一个能够高精度配准转移的实施方案中，可印刷半导体元件和桥元件完全从母晶片底刻。然而，本发明还包括将可印刷半导体元件连接到母晶片的、不是被底刻的结构的桥元件。这种非底刻构造的一个示例是将可印刷半导体元件的底部连接和/或锚到母晶片上的桥元件。

[0032] 本发明包括其中桥元件将可印刷半导体元件的至少两个不同的末端或表面连接到母晶片的实施方案。具有多个桥元件的可印刷半导体结构对于那些需要改进的、高精度的配准转移的应用来说是有用的，因为它们在接触和转移到转移设备和/或接收基片的接触表面期间提供了半导体元件的对准、空间取向和位置的更大稳定性。

[0033] 本发明该方面的桥元件是对准维持元件，该对准维持元件将可印刷半导体元件连接和/或锚到母基片上，诸如半导体晶片。桥元件对于在转移、组装过程中和/或集成处理步骤中维持可印刷半导体元件的所选取向和/或位置是有用的。桥元件对于在转移、组装期间和/或集成处理步骤中维持半导体元件图样或阵列的相对位置和取向也是有用的。在本发明的方法中，桥元件在涉及对诸如一致弹性印模等转移设备的接触表面的接触、粘合、转移和集成处理期间保持可印刷半导体元件的位置和空间取向，因而使能够从母晶片配准转移到转移设备。

[0034] 本发明该方面的桥元件可以从可印刷半导体元件分离，而不会在转移设备的接触和/或移动时明显改变可印刷半导体元件的位置和空间取向。通过在转移设备的接触和/或移动期间，例如在干式转移接触印刷过程中，将桥元件折断和/或断开连接可以实现分离。由折断导致的分离可以通过使用诸如弹性印模和/或使用可促进转移到转移设备接触表面的受动力学控制的分离速度而得到提高。

[0035] 在本发明该方面的一个实施方案中，选择桥元件的空间配置、几何形状、成分以及物理尺寸，以提供高精度的配准转移。在该说明书的上下文中，表达“高精度配准转移”指的是其中可印刷半导体元件的相对空间取向和相对位置变化低于约10％的可印刷半导体元件的转移。高精度的配准转移也指的是可印刷半导体元件转移到转移设备和/或接收基片具有良好的安放准确度。高精度的配准转移也指的是可印刷半导体元件的图样转移到转移设备和/或接收基片具有良好的重现精度。

[0036] 本发明的桥元件可以包括部分或完全底刻的结构。在本发明中有效的桥元件可以具有一致的宽度或对称变化的宽度，诸如逐渐变细成窄颈的宽度，该宽度有助于通过折断来释放桥元件。在一些实施方案中，该桥元件具有选自约100纳米至约1000微米范围的平均宽度，具有选自约1纳米到约1000微米范围的平均厚度，以及具有选自约100纳米到约1000微米范围的平均长度。在一些实施方案中，该桥元件的物理尺寸和形状是相对于由该桥元件连接到母晶片的可印刷半导体元件的物理尺寸来限定的。，例如，使用平均宽度至少比可印刷半导体元件的平均宽度至少小2倍，对于有些应用优选地为小10倍，和/或平均厚度比可印刷半导体元件的平均厚度小1.5倍的桥元件，可以获得配准转移。还可以对桥元件提供尖特征，以有助于它们的折断和可印刷版导体元件从母晶片配准转移到转移设备和/或接收基片。

[0037] 在该方面的一个实施方案中，该可印刷半导体元件包括其长度沿一主纵轴线延伸的、终止于一个第一末端和第二末端的可印刷半导体带。第一桥元件将可印刷半导体带的第一末端连接到母晶片，第二桥元件将半导体带的第二末端连接到母晶片。可选地，该可印刷半导体带、第一桥元件以及第二桥元件是被完全底刻的结构。在一个实施方案中，第一桥元件、第二桥元件、可印刷半导体带以及母晶片包括一整体半导体结构。在一个实施方案中，第一和第二桥元件的平均宽度约比可印刷半导体带的平均宽度小约1到约20倍。在一个实施方案中，第一和第二桥元件中的每一个分别连接到小于可印刷半导体带的第一末端和第二末端的横截面面积的1％到约100％。本发明包括其中第一和第二桥元件具有彼此邻近或远离的空间构造的实施方案。

[0038] 在本发明中，可印刷半导体元件和/或桥元件的外表面可以被功能化，以提高到诸如弹性印模的转移设备的配准转移。可用于配准转移的功能方案包括将亲水和/或憎水基团添加到可印刷半导体元件表面，以提高与转移设备接触表面的粘合。一个可替代的化学策略是对一个或更多个接触表面(可印刷元件上的表面和/或接收表面)涂覆金属，这些金属包括但不限于金。这些金属可以被处理成具有自组装单层，这些单层可以以化学方式将接收表面桥接到可印刷元件。此外，两个所谓的裸金表面可以在一接触时(例如，通过冷焊)就可以形成一个金属焊接的结合。

[0039] 本发明的可印刷半导体元件可以用宽范围内的材料制造。用于制造可印刷半导体元件的有效前体材料包括半导体晶片源(wafersource)，该半导体晶片源包括诸如单晶硅晶片、多晶硅晶片、锗晶片的体半导体晶片；诸如超薄硅晶片之类的超薄半导体晶片；诸如P型或N型掺杂晶片的掺杂半导体硅片以及具有所选择的掺杂物空间分布的晶片(位于绝缘晶片上的半导体，诸如绝缘体上的硅(例如Si-SiO2，SiGe))；以及位于基片晶片上的半导体，诸如位于基片晶片上的硅以及绝缘体上的硅。而且，本发明的可印刷半导体元件可以从利用常规方法处理的半导体设备上留置出的刮下的或未被使用的高质量的或重新处理过的半导体材料制造而得。此外，本发明的可印刷半导体元件可以从诸如非晶、多晶和单晶半导体材料(例如，多晶硅、非晶硅、多晶GaAs和非晶GaAs)薄膜的位于牺牲层或基底(例如SiN或SiO2)上的，并随后被退火的各种纳米晶片源以及其他体晶制造而来，所述体晶包括但不限于石墨、MoSe2以及过渡金属硫化物和溴化钇氧化铜。

[0040] 本发明的示例转移设备包括诸如弹性转移印模的干式转移印模、复合式转移印模、诸如一致式弹性印模之类的一致式转移设备，以及诸如多层弹性印模的多层转移设备。诸如弹性印模的转移设备对于接触印刷处理是有用的，诸如干式转移接触印刷。本发明的转移设备可选地为一致式的。可用于本发明的转移设备包括含有如于2005年4月27日向美国专利与商标局提交的、名称为″Composite PatterningDevices for Soft Lithography″的、美国专利申请序列号11/115,954中所描述的多个聚合物层的转移设备，此处通过引用将其纳入。本发明方法中可用的示例构图设备包括一个具有低杨氏模数的聚合物层，诸如聚(二甲基硅氧烷)(PDMS)层，对于一些应用优选地，厚度选自约1微米到约100微米的范围。使用低模数聚合物层是有益的，因为它提供了可以与一个或者更多个可印刷半导体元件，特别是具有弯曲的、粗糙的、平坦的、光滑的和/或波形的曝光面的可印刷半导体元件建立良好的一致接触，以及可以与具有宽范围的起伏幅度的表面形态的基片表面，诸如弯曲的、粗糙的、平坦的、光滑的和/或波形的基片表面，建立良好接触的转移设备。

[0041] 本发明还包括将可印刷半导体元件转移，包括高精度配准转移，到诸如弹性印模的转移设备上的方法，和/或将可印刷半导体元件组装和/或集成，包括高精度配准组装和/或集成到接收基片上的方法。本发明的印刷方法和成分的一个优点是，可以以一种保持半导体元件的所选空间取向的方式将可印刷半导体元件的图样转移和组装到基片表面上，其中半导体元件的所选空间取向限定图样。本发明的该方面对于多个可印刷半导体元件被制造在充分限定的位置中以及相对空间取向上的应用来说是特别有益的，其中这些充分限定的位置以及相对空间取向直接对应于所选的设备构造以及设备构造阵列。本发明的转移印刷方法可以转移、定位以及组装可印刷半导体元件和/或可印刷功能设备，包括但不限于，晶体管、光学波导管、微电子机械系统、纳米电子机械系统、激光二极管或完全形成的电路。

[0042] 本处理方法和成分除了可应用于半导体材料外，还可以应用于体半金属材料。例如，本方法、成分以及结构可以利用含碳材料，诸如石墨单层和石墨层，以及其他诸如云母之类的层状材料。

[0043] 在一个实施方案中，本发明提供了一种用于将可印刷半导体元件转移到转移设备的方法，该方法包括步骤：(i)提供包括可印刷半导体元件的可印刷半导体结构；以及至少一个连接到可印刷半导体结构和连接到母晶片的桥元件，其中该可印刷半导体元件以及该桥元件至少部分从母晶片底刻；(ii)将可印刷半导体元件与具有接触表面的转移设备接触，其中在接触表面和可印刷半导体元件之间的接触将可印刷半导体元件结合到接触表面；以及(iii)以一种可导致桥元件折断的方式移动转移设备，因而将可印刷半导体结构从母晶片转移到转移设备上。

[0044] 在一个实施方案，本发明提供一种用于将可印刷半导体元件组装到基片的接收表面上的方法，该方法包括步骤：(i)提供可印刷半导体元件；以及至少一个连接到所述可印刷半导体结构和连接到母晶片的桥元件，其中所述可印刷半导体元件以及所述桥元件至少部分从所述母硅片底刻；(ii)将所述可印刷半导体元件与具有接触表面的转移设备接触，其中在所述接触表面和所述可印刷半导体元件之间的接触将所述可印刷半导体元件结合到所述接触表面；(iii)以一种可导致所述桥元件折断的方式移动所述转换设备，因而将所述可印刷半导体结构从所述母晶片转移到所述转移设备上，因而形成其上分布有所述可印刷半导体元件的所述接触表面；(iv)将放置于所述接触表面上的所述可印刷半导体元件与所述基片的所述接收表面接触；以及(v)将所述一致式转移设备的所述接触表面与所述可印刷半导体元件分离，其中所述可印刷半导体元件被转移到所述接收表面，因而将所述可印刷半导体元件组装到所述基片的所述接收表面上。

[0045] 在一个实施方案中，本发明提供了一种用于制造可印刷半导体元件的方法，包括步骤：(1)提供具有(111)取向以及具有外表面的硅晶片；(2)在所述硅晶片的所述外表面产生多个凹形特征，其中每个所述凹形特征包括曝光的硅晶片的底面以及侧面；(3)遮盖所述凹槽特征的所述侧面的至少一部分；以及(4)在所述凹槽特征之间进行刻蚀，其中刻蚀沿所述硅晶片的<110>方向发生，因而制造所述的可印刷半导体元件。附图说明

[0046] 图1A提供了图解本发明的用于制造可印刷半导体元件的示例方法的示意横截面视图，所述可印刷半导体元件包括来自具有(111)取向的体硅晶片的单晶硅带。图1B提供了阐述本方法中用于从体硅晶片产生可印刷半导体元件的处理步骤的流程图。

[0047] 图1C提供了横截面图处理示意图，该图图解了其中部分地遮盖、但不是完全遮盖凹槽特征的侧面的制造方法。图1D提供了横截面图示意处理图，该图图解了其中完全遮盖凹槽特征的侧面的制造方法。

[0048] 图1E提供了硅(111)内的具有沟道构造但没有精制侧面的凹槽特征的图像。图1E所示的凹槽特征由相移光刻、金属剥离以及无源离子刻蚀和随后的金属刻蚀掩模的除去来限定。图1F提供了硅(111)内的具有沟道构造并且精制侧面的凹槽特征的图像。

[0049] 图2A和2B提供了本发明的可印刷半导体结构的示意俯视图，该可印刷半导体结构包括一个可印刷半导体元件和两个桥元件。在图2A所示的结构中，这些桥元件彼此远离地放置，而在图2B的结构中，这些桥元件彼此邻近地放置。

[0050] 图2C和2D提供了将可印刷半导体元件连接到母晶片的桥元件的图像。

[0051] 图3(a)示意地图解了一种使用集成有电阻带的转移印刷的GaAs线的，在塑料上制造晶体管、二极管以及逻辑电路的处理，这些GaAs线是由单晶GaAs母晶片制备的。(b)一列GaAs线(具有电阻带)阵列的SEM图像，这些GaAs线的末端连接到母晶片上。由箭头表示的这部分线位于阵列线的下面，表示GaAs线与体硅上分开。该插入图给出了无支撑地存在的各根线，清楚地示出了它的三角形截面。(c)利用转移印刷到PET基片上的如(b)所示的GaAs线阵列形成的、通道长度为50微米以及栅长度为5微米的各个MESFET的SEM图像。(d)将Ti/n-GaAs 肖特基二极管光学显微成像到PET板上。这些插入图显示一个电极垫连接位于这些线一端的电阻带上，而另一个电极(150nm Ti/150nm Au)垫直接连接到用于形成肖特基触头的GaAs线上。(e，f)对具有各种逻辑门的以及安装在平坦表面(e)上和位于弯曲的白色标记轴(f)上的各个MESFET的PET基片的光学成像。

[0052] 图4：栅长度为5微米以及具有不同的通道长度的GaAs线MESFET的特性；(a，b)50微米以及(c)位于PU/PET基片上25微米。(a)图3c所示的晶体管在不同栅电压(VGS)下的电流-电压(即IDS对VDS)曲线。从上往下看，VGS从0.5V降低到-3.0V，步长为0.5V。(b)同一晶体管在VDS＝4V的饱和区域内的传输特性曲线。该插入图显示传输特性曲线的导数，揭示了跨导对栅电压的依赖性。(c)通道长度为25微米的晶体管在不同VGS下的源极-漏极电流。从上往下看，该VGS从0.5V降低到-5V，步长为0.5V。(d)所制造的Au/Ti-GaAs肖特基二极管的I-V特性，表现出良好的整流特性。

[0053] 图5：反相器的电路图(a)、光学图像(b)以及输出-输入特性(c)。所有MESFET栅长度为5微米。该Vdd相对于地(GND)偏置到5V。

[0054] 图6：不同逻辑门的电路图、光学图像以及输出-输入特性：(a，b，c)或非门；(d，e，f)与非门。所有MESFET的栅长度为5微米。该比例标尺表示100微米。施加到这些逻辑门上的Vdd相对于地(GND)为5V。该或非门和与非门的逻辑“0”和“1”输入信号分别由-5V和2V来驱动。该或非门的逻辑“0”和“1”输出分别是1.58-1.67V和4.1V。该与非门的逻辑“0”和“1”输出分别是2.90V和4.83-4.98V。

[0055] 图7：(a)位于PU/PET基片上的、通道长度为50微米以及栅长度为2微米的各个GaAs线MESFET的SEM图像，显示每个晶体管由十根准直的GaAs线形成。(b)图(a)所示的晶体管的电流-电压(即IDS对VDS)曲线。从上往下看，该VGS从0.5V降低到-3.0V，步长为0.5V。该插图显示该晶体管在VDS＝4V的饱和区域内的传输特性曲线。

[0056] 图8：(a，b)栅长度不同的GaAs-线MESFET的RF响应的实验(蓝色)以及模拟(红色)结果：2微米(a)以及5微米(b)。该测量值是利用(a)中插图所示的探测构造进行的。(c)fT对栅长度的依赖性。该不同的符号表示不同设备上的测量结果；该虚线对应于模拟。

[0057] 图9：位于PU/PET基片上的高速GaAs-线MESFET(栅长度为2微米)的机械柔韧性特性。(a)对测量装置安装的光学图像。VDS＝4V以及VGS＝0V下，表面应力效应(正值和负值分别对应于拉伸和压缩的应力)对流过源极到漏极的饱和电流(b)的影响；以及(c)在VDS＝4V的饱和区域内的开/关电流比。

[0058] 图10：制造单晶硅带的示意处理流程。(a)SF6等离子刻蚀(111)硅表面中的沟道。(b)热氧化和成角度蒸发Ti/Au层钝化侧面。(c)最后，由热KOH/IPA/H2O溶液底刻该硅带。
(d)部分底刻的带的横截面SEM图像。(e)释放柔性带。

[0059] 图11：由各向异性湿式刻蚀底刻产生的微结构硅的原子力显微镜图。(a)PDMS印模上的带的AFM高度图像，下侧被曝光。在对这些带的边缘处进行测量时，这些带为115到130纳米厚，在中间弓形下降。(b)500纳米厚的带的下侧的AFM图像，揭示了由KOH/IPA/H2O溶液底刻引入的纳米级粗糙度。

[0060] 图12：用于将微结构硅从“供体”晶片转移到塑料基片上的示意处理流程。(a)PDMS印模靠着芯片碾压，该芯片具有锚在晶片上的底刻的带。(b)带结合在印模上并且可以通过剥离印模而从该晶片上除去。(c)接着将带从印模印刷到塑料基片上。(d)锚在供体晶片上的几乎完全底刻的带的SEM图像。(e)从供体上除去的并且粘贴到印模上的带的光学显微图。(f)安放由转移的硅带制备得来的TFT的柔性塑料“芯片”相片。

[0061] 图13：位于PET/ITO基片上的单晶硅底栅晶体管电子特性；L＝100微米，W＝1002 -1 -1 2 -1 -1
微米，线性迁移率360cmV s ；饱和迁移率100cmV s (a)传输特性(VD＝0.1)，显示开/关比值约为4000，插图为设备的俯视图。(b)电流电压(I-V)特性。

[0062] 图14：(a)用于制造高电子迁移率晶体管(HEMT，在ALGaN和GaN界面形成的二维电子气(2DEG))的异质结GaN晶片示意图；(b)塑料基片上的HEMT几何形状；(c)在Ws-GaN带末端用两个“窄桥”支撑的Ws-GaN设计。利用灵活的各向异性刻蚀取向来制造无支撑地存在的Ws-GaN元件。

[0063] 图15：将Ws-GaN HEMT制造到塑料基片上的步骤的示意图解。

[0064] 图16：(a)TMAH湿式刻蚀下面的Si之前的GaN晶片。(b)TMAH刻蚀之后的无支撑地存在的GaN带。注意牺牲Si层的刻蚀和未刻蚀区域之间的颜色差别。(c-d)TMAH各向异性刻蚀下面的Si的中间步骤的SEM图像。(e)浸有由范德瓦斯力结合的μs-GaN对象的PDMS板的SEM图像。(f)转移到涂有PU的PET的μs-GaN的SEM图像。该金属和聚合物区域被人为地着上颜色，便以查看。

[0065] 图17：由位于塑料基片上的Ws-GaN形成的高性能的HEMT。(a-b)实际的柔性Ws-GaN设备的光学显微图片。图14B示出了横截面设备几何形状的示意图解。(c)基于Ws-GaN的HEMT在一定范围的栅电压(Vg＝-4V至1V)下的I-V曲线。该设备的通道长度、通道宽度以及栅宽度分别为20Wm、170Wm以及5Wm。(d)在恒定的源极-漏极电压(Vds＝2V)下测量的传输特性，指示跨导为1.5mS。

[0066] 图18(a)实际弯曲的平台(stage)和塑料设备的光学图像。(b)不同弯曲半径(以及其相应的应力)下获取的传输特性曲线。(c)当塑料板弯曲到最大弯曲半径时所获得的I-V曲线(橙色)以及在弯曲循环后塑料板被展平时所获得的I-V曲线(蓝色的)。

[0067] 图19提供了图解本发明的用于制造多层可印刷半导体元件阵列的方法的处理流程示意图。

[0068] 图20提供了在成角度观察下(a，c，e，g)Si(111)的SEM图像以及在横截面观察时(b，d，f，h)Si(111)的SEM图像：(a和b)是在STS-ICPRIE以及BOE刻蚀之后，(c和d)是在侧面经过金属保护之后，(e至h)是在KOH刻蚀2分钟之后(e和f)以及跟随5分钟金属清洗之后(g和h)。

[0069] 图21提供了(a)提供了大规格的四层Si(111)带准直阵列的图片。(b和c)俯视观察以及(d和e)成角度观察时的图(a)所示的四层Si(111)的SEM图像。

[0070] 图22提供了释放的柔性Si(111)带的图片(a)以及OM图像(b和c)。(d到f)为(a)中所示的带的SEM图像。

[0071] 图23提供了转移到PDMS基片上的准直的Si(111)带的光学图像(a)。(b)来自于图(a)所示的阵列中的四个带的AFM图像。(c)安放四个来自于单个Si片的四个转移循环的Si(111)阵列图样的柔性聚酯薄膜的图片。

具体实施方式

[0072] 参见附图，相同的数字表示相同的元件以及出现在一个以上的附图中的相同数字指示相同的元件。而且，下文中应用以下这些定义：

[0073] “可印刷”涉及可以在不将基片曝光在高温下(即在低于或等于约400摄氏度的温度下)实现转移、组装、构图、组织和/或集成到基片上或内部的材料、结构、设备组件和/或集成的功能设备，在本发明的一个实施方案中，可印刷材料、元件、设备组件以及设备可以通过溶液印刷或干式转移接触印刷转移、组装、构图、组织和/或集成到基片上或内部。

[0074] 本发明的“可印刷半导体元件”包括例如通过使用干式转移接触印刷和/或溶液印刷方法被组装和/或集成到基片表面上的半导体结构。在一个实施方案中，本发明的可印刷半导体元件是整体的单晶、多晶或微晶无机半导体结构。在一个实施方案中，可印刷半导体元件通过一个或更多个桥元件连接到诸如母晶片的基片上。在该说明书的上下文中，整体结构是具有机械连接的特征的单块结构。本发明的半导体元件可以是未掺杂的或者是掺杂的，可以具有所选的掺杂物空间分布，以及可以掺杂多种不同的掺杂物材料，包括P和N型掺杂物。本发明包括至少一个横截面尺寸大于或等于约1微米的微结构可印刷半导体元件以及至少一个横截面尺寸小于或等于约1微米的纳米结构可印刷半导体元件。在很多应用中有用的可印刷半导体元件包括那些从高纯度体材料的“自顶向下的”加工中获取的元件，所述高纯度体材料诸如那些利用常规的高温处理技术生产的高纯度晶体半导体晶片。在一个实施方案中，本发明的可印刷半导体元件包括复合结构，该复合结构具有一个可操作地连接到至少一个附加的设备组件或结构的半导体，该附加的设备组件或结构如导体层、介质层、电极，附加的半导体结构或它们的任意组合。在一个实施方案中，本发明的可印刷半导体元件包括可伸长的半导体元件和/或异质结半导体元件。

[0075] “横截面尺寸”指的是设备、设备组件或材料的横截面的尺寸。横截面尺寸包括宽度、厚度、半径以及直径。例如，具有带状的可印刷半导体元件用长度和两个横截面尺寸来表征；厚度和宽度。例如，具有柱状的可印刷半导体元件用长度和横截面尺寸直径(替代地用半径)来表征。

[0076] “纵向上的取向处于基本平行的构造中”指的是一种取向，即诸如可印刷半导体元件的一群元件的纵轴基本平行于所选准直轴取向。在该定义的上下文中，基本平行于所选轴指的是在绝对平行取向10度以内的取向，更优选地为在绝对平行取向5度以内。

[0077] 在本说明书中，术语“柔性的”以及“可弯曲的”是作为同一意思来使用的，并且指的是材料、结构、设备或设备组件变形到弯曲形状时不至于经历产生显著应力的变形的能力，该显著应力诸如是表征材料、结构、设备或设备组件的失效点之类的应力。在一个示例实施方案中，柔性材料、结构、设备或设备组件可以变形成弯曲形状，而不产生大于或等于约5％的应力，对于一些应用来说优选地是大于或等于约1％，以及对于一些应用来说更优选地是大于或等于约0.5％。

[0078] “半导体”指的是任何一种在很低的温度下为绝缘体、而在约300K的温度处具有明显的电导性的材料。在本说明书中，术语半导体的使用意在与微电子和电子设备中该术语的使用相一致。用于本发明中的半导体可以包括诸如硅、锗和金刚石的元素半导体，诸如SiC和SiGe的IV族化合物半导体，诸如AlSb、AlAs、Aln、AlP、BN、GaSb、GaAs、GaN、GaP、InSb、InAs、InN和InP的III-V族半导体，诸如AlxGa1-xAs的II1-V族三重半导体合金，诸如CsSe、CdS、CdTe、ZnO、ZnSe、ZnS和ZnTe之类的II-VI族半导体，I-VII族半导体CuCl，诸如PbS、PbTe和SnS的IV-VI族半导体，诸如PbI2、MoS2以及GaSe的层半导体，诸如CuO以及Cu2O的氧化物半导体。术语半导体包括本征半导体(intrinsic semiconductor)以及掺杂有一种或更多种所选材料的非本征半导体(extrinsic semiconductor)，包括具有p型掺杂材料的半导体和n型掺杂材料的半导体，以提供对给定应用或设备有用的有益电子特性。术语半导体包括复合材料，该复合材料包括多个半导体和/或掺杂物的混合物。对本发明的一些应用有用的特定半导体材料包括，但不限于，Si、Ge、SiC、AlP、AlAs、AlSb、GaN、GaP、GaAs、GaSb、InP、InAs、GaSb、InP、InAs、InSb、ZnO、ZnSe、ZnTe、CdS、CdSe、ZnSe、ZnTe、CdS、CdSe、CdTe、HgS、PbS、PbSe、PbTe、AlGaAs、AlInAs、AlInP、GaAsP、GaInAs、GaInP、AlGaAsSb、AlGaInP和GaInAsP。多孔硅半导体材料对于本发明在传感器和发光材料领域的应用中是有用的，诸如发光二极管(LED)以及固态激光器。半导体材料的杂质是除该半导体材料本身之外的原子、元素、离子和/或分子，或者是任何提供到半导体材料的掺杂物。
杂质是出现在半导体材料中的不想要的材料，它们可能对半导体材料的电学特性造成负影响，这些杂质包括但不限于，氧、碳以及包括重金属在内的金属。重金属杂质包括，但不限于，周期表上位于铜和铅之间的元素族，钙，钠以及所有离子，化合物和/或其复合体。

[0079] 在本说明书中，术语“良好的电子性能”以及“高性能”是作为同一意思来使用的，并且指的是具有诸如场效应迁移率、阈值电压以及开-关比的电子特性的，能提供诸如电子信号开关和/或放大等所需功能的设备和设备组件。本发明的展示良好的电子性能的示2 -1 -1
例可印刷半导体元件可以具有大于或等于100cmV s 的本征场效应迁移率，对于一些应用
2 -1 -1
来说优选地，本征场效应迁移率大于或等于约300cmV s 。本发明的展示良好的电子性能
2 -1 -1
的示例晶体管可以具有大于或等于约100cmV s 的本征场效应迁移率，对于一些应用来说
2 -1 -1
优选地，本征场效应迁移率大于或等于约300cmV s ，以及对于一些应用来说更优选地，固
2 -1 -1
有场效应迁移率大于或等于约800cmV s 。本发明的展示良好的电子性能的示例晶体管可
4
以具有低于约5伏的阈值电压和/或大于约1×10 的开-关比。

[0080] “塑料”指的是一般在被加热时可以被模制或成形，以及硬化成所需形状的任何合成的或天然存在的材料，或任何这些材料的组合。可用于本发明的设备和方法中的示例塑料包括，但不限于，聚合物、树脂以及纤维衍生物。在本说明书中，术语塑料意指包括合成塑料材料，该合成塑料材料包括一个或更多个具有一种或多种添加剂的塑料，诸如结构增强剂、滤剂、纤维、增塑剂、稳定剂或可以提供所需的化学或物理性能的添加剂。

[0081] “弹性体”指的是可以被拉伸或变形的，并且能够回复到它的原始形状而没有基本永久的形变的聚合物材料。弹性体通常经历基本为弹性的形变。可用于本发明的示例弹性体可以包括聚合物、共聚物、合成材料或聚合物和共聚物的混合物。弹性层指的是包括至少一个弹性体的层。弹性层还可以包括掺杂物以及其他非弹性材料。可用于本发明的弹性体可以包括但不限于，热塑性弹性体、苯乙烯材料、烯烃材料、聚烯烃、热塑性聚氨酯弹性体、聚酰胺、合成胶、PDMS、聚丁二烯、聚异丁烯以及聚(乙烯-丁二烯-苯乙烯)、聚氨酯、聚氯丁烯和硅树脂。弹性体提供对本方法有用的弹性印模。

[0082] “转移设备”指的是可以接收和/或重新放置诸如可印刷半导体元件的元件或元件阵列的设备或设备组件。可用于本发明的转移设备包括具有一个或更多个可以与那些要进行转移的元件建立一致接触的接触表面的一致转移设备。本方法和成分特别适合于与转移设备结合使用，该转移设备包括可用于接触印刷处理的弹性印模。

[0083] “大面积”指的是大于或等于约36平方英寸的面积，诸如用于设备制造的基片的接收表面。

[0084] “设备场效应迁移率”指的是诸如晶体管的电子设备的场效应迁移率，如利用与该电子设备对应的输出电流数据来计算。

[0085] “一致接触”指的是表面、涂覆表面和/或其上沉积有材料的表面之间建立的接触，所沉积的材料可能对于基片表面上转移、组装、组织和集成结构(诸如可印刷半导体元件)是有用的。在一个方面，一致接触涉及将一致转移设备的一个或更多个接触表面宏观适应基片表面或适应诸如可印刷半导体元件的物体的表面的整体形状。在又一个方面，一致接触涉及将一致转移设备的一个或更多个接触表面微观适应基片表面，使形成没有空隙的紧密接触。术语一致接触的使用与在软印刷领域中该术语的使用一致。可以在一致转移设备的一个或更多个裸接触表面和基片表面之间建立一致接触。替代地，可以在一个或更多个涂覆接触表面，如一种转移设备的具有转移材料、可印刷半导体元件、设备组件和/或沉积在其上的设备的接触表面，和基片表面之间建立一致接触。替代地，可以在一致转移设备的一个或更多个裸的或涂覆的接触表面和涂覆有诸如转移材料、固体光致抗蚀剂层、预聚物层、液体、薄膜或流体的材料的基片表面之间建立一致接触。

[0086] “安放准确度”指的是转移方法或设备将诸如可印刷半导体元件的元件转移到选定位置的能力，该选定位置要么相对于诸如电极的其他设备组件的位置，或相对于接收表面的选定区域的位置。“良好安放”准确度指的是设备和方法可以将可印刷元件转移到相对于另一设备或设备组件或相对于接收表面所选区域的所选位置，同时相对于绝对正确位置的空间偏离低于或等于50微米，对于一些应用来说更优选地为低于或等于20微米，以及对于一些应用来说更为优选的是低于或等于5微米。本发明提供了包括至少一个以良好安放准确度转移的可印刷元件的设备。

[0087] “再现度”指的是诸如可印刷半导体元件图样的所选元件图样很好地转移到基片接收表面的的程度的量度。良好再现度指的是其中在转移过程中保留各个元件的相对位置和取向的所选元件图样转移，例如各个元件相对于它们在所选图样中的位置的空间偏移量少于或等于500纳米，更优选地为少于或等于100纳米。

[0088] “底刻”指的是其中诸如可印刷半导体元件、桥元件或两者的元件的底面至少部分与诸如母晶片或体材料的另一结构分离或不固定的结构构造。完全底刻指的是其中诸如可印刷半导体元件、桥元件或两者的元件的底面完全从诸如母晶片或体材料的另一结构分离的结构构造。底刻结构可以是部分或完全无支撑地存在的结构。底刻结构可以部分或完全由它们与之分离的诸如母晶片或体材料的另一结构支撑。底刻结构可以在除底面以外的表面处连附、粘贴和/或连接诸如晶片或其他体材料的另一结构。例如，本发明包括其中可印刷半导体元件和/或桥元件在末端处连接到晶片的方法和成分，该末端位于除底面以外的表面上(例如，见图2A和2B)。

[0089] 在以下说明书中，为了提供本发明精确本质的彻底解释，阐述了本发明的设备、设备组件和方法的大量具体细节。然而对于本领域技术人员来说，将变得很明显的是，可以不用这些具体细节实践本发明。

[0090] 本发明提供了用于制造可印刷半导体元件以及将可印刷半导体元件和可印刷半导体元件的图样组装到基片表面上的方法和设备。提供了用低成本体半导体材料制造高质量可印刷半导体元件的方法。本发明还提供了提供将可印刷半导体元件从母晶片高精度配准转移到转移设备和/或接收基片的半导体结构和方法。本发明的这些方法、设备和设备组件可以在柔性塑料基片上生产高性能电子和光电设备以及设备阵列。

[0091] 图1A提供了图解本发明的用于制备可印刷半导体元件的示例方法的示意截面图，该可印刷半导体元件包括来自具有(111)取向的体硅晶片的单晶硅的可印刷半导体带。图1B提供了一流程，该流程阐述了在用于从体硅晶片生产可印刷半导体元件的本方法中的处理步骤，包括可重复的处理步骤在内。

[0092] 如图1A(画面1)和1B所示，提供了具有(111)取向的硅晶片100。具有(111)取向的硅晶片100可以是体硅晶片。具有预选的物理尺寸、间距和空间取向的多个通道110被刻蚀到硅晶片100的外表面120中，例如结合使用近场光刻、剥离以及干式刻蚀技术。在该实施方案中，位于通道之间的间距130限定使用该方法制造的可印刷半导体带的宽度。

[0093] 如图1A(画面2)以及1B所示，可选地，在通道110以及外表面120上生长一热氧化层140，例如通过加热(111)硅晶片100。接着，将一掩模150沉积在通道110的侧面以及外表面120上，例如通过利用一种或更多种诸如金属或金属组合物的掩模材料的成角度电子束蒸发，从而产生硅晶片100上遮盖的和未遮盖的区域。该遮盖步骤产生通道110的侧面被遮盖的区域160和侧面未被遮盖区域170。本发明包括其中通道110沿深度135方向的整个侧面被遮盖的实施方案(例如见图1D)。在一些实施方案中，被遮盖区域沿侧面向下延伸的程度受掩模材料蒸发角度、表面特征在晶片100外表面120上投下的“隐蔽”、以及掩模材料流动的准直程度控制。沟道110的深度135以及侧面被遮盖区域160的程度，至少部分地限定了由这些方法产生的可印刷半导体带的厚度。可选地，热氧化层140的曝光区域在附加处理之前被移走，例如利用干式化学刻蚀技术。

[0094] 如图1A(画面3)和1B所示，通道110侧面的未被遮盖区域170被刻蚀。在一示例实施方案中，通道110侧面的未被遮盖区域170被各向异性地刻蚀，使该在通道之间的刻蚀优选地沿硅晶片100的<110>方向发生，从而底刻相邻通道110之间的(111)硅晶片100区域。刻蚀前端<110>方向的方向由图1B画面3中的虚箭头来示意性地表示。在一个实施方案中，选择各向异性刻蚀系统，使刻蚀沿硅晶片100的<111>方向基本不发生。各向异性刻蚀系统和硅晶片100的(111)取向的选取提供了如点线175示意表示的本征刻蚀停止。对本发明该方面有用的各向异性刻蚀系统包括使用热碱性溶液的湿式化学刻蚀系统。在一些实施方案中，选则可产生具有相对光滑的(例如，粗糙度低于1纳米)下侧的可印刷半导体带的刻蚀系统用于该处理步骤。

[0095] 如图1A(画面4)和1B所示，通道之间的刻蚀产生了可印刷半导体带200，这些带完全从硅晶片100底刻。在一个实施方案中，选择通道110的物理尺寸、形状和空间取向，使刻蚀处理步骤产生在一个或更多个末端处连接到硅晶片100的可印刷半导体带200。由本方法产生的可印刷半导体带200可以是平坦的、薄的以及具有机械柔韧性的。可选地，除去该掩模150，例如，通过湿式化学刻蚀技术。

[0096] 参见图1B的流程图，可选地，本方法包括将可印刷半导体元件从硅晶片释放的步骤，例如，通过与弹性印模接触。在示例方法中，可印刷半导体元件与弹性印模的接触折断一个或更多个将可印刷半导体元件连接到硅晶片100的桥元件，从而实现可印刷半导体元件从硅晶片100配准转移到弹性印模。本发明的方法包括利用受动力学控制的剥离速度，以有助于从硅晶片100配准转移到弹性印模转移设备。

[0097] 可选地，本发明包括高产率的制造方法，还包括对硅晶片外表面进行修整的步骤，例如，通过可产生硅晶片100的平坦和/或光滑的外表面的表面处理步骤(例如，抛光、研磨、刻蚀、微机械加工等)。如图1B所示，对硅晶片100进行修整可以使制造处理可以被重复多次，从而使得可以从单个硅晶片起始材料提供高产率的可印刷半导体带。

[0098] 图1C提供了横截面示意处理图，该图图解了凹槽特征的侧面部分地而不是全部地被遮盖的制造方法。图1D提供了横截面示意处理图，该图图解了其中凹槽特征的侧面被完全遮盖的制造方法。如图1D所示，还遮盖凹槽特征底板的一部分，而不是全部。在该实施方案中，该方法包括刻蚀在凹槽特征的被遮盖侧面的下面的材料的步骤。该部分遮盖的底板构造为蚀刻剂提供了一个入口，从而使蚀刻可以发生在凹槽特征之间，诸如相邻凹槽特征之间。采用完全遮盖凹槽特征的侧面的本发明方法在对可印刷半导体元件厚度的限定和选择上提供改进的准确度和精度上是有益的。在一个实施方案中，侧面被完全遮盖起来，从而使钝化边界只出现在凹槽特征的底板上。在这些方法中，带的厚度不是由钝化边界来限定的，而是由底板的高度，沟道的高度以及硅片的顶面限定的。

[0099] 本发明制造可印刷半导体元件的方法还可以包括对凹槽特征的几何形状、物理尺寸以及形态进行精制的步骤。对凹槽特征的精制可以在产生凹槽特征之后并且在形成和/或释放可印刷半导体元件之前的的制造处理的任何一刻进行。在一个有效的实施方案中，在涉及部分或完全地遮盖凹槽特征侧面的处理步骤之前对凹槽特征进行精制。图1E提供了硅(111)内的具有所产生的沟道构造未被精制的凹槽特征图像。图1E所示的凹槽特征由相移光刻、金属剥离以及无源离子刻蚀和随后除去金属刻蚀掩模来限定。图1F提供了硅(111)内的具有沟道配置侧面被精制的凹槽特征图像。图1F所示的凹槽特征由相移光刻、金属剥离以及无源离子刻蚀，借助于在热KOH溶液中各向异性刻蚀的精制，和随后除去金属刻蚀掩模来限定。该样本也用成角度金属蒸发来处理。如这些图像对比所示，图1F中沟道的底板和侧面比图1E中沟道的底板和侧面限定得更为光滑。

[0100] 在该上下文中，精制指的是诸如凹槽特征的侧面和底板的凹槽特征表面的材料除去处理。精制包括导致更为光滑的凹槽特征表面的处理和/或导致具有更均匀的物理尺寸和表面形态的凹槽特征的处理。在一个实施方案中，利用各向异性刻蚀技术，例如利用热KOH溶液的刻蚀，对几何形状、物理尺寸和/或形态进行精制。对沟道的各向异性湿式刻蚀对于可配准转移的(111)硅带的产生特别有用。该精制处理步骤的优点包括(1)提供改进的根据母晶片的晶轴来确定的沟道底板的限定，以及(2)通过母晶片的晶轴提供改进的沟道侧面限定。

[0101] 图2A和2B提供了本发明的可印刷半导体结构的示意俯视图，该可印刷半导体结构包括一个可印刷半导体元件和两个桥元件。在图2A所示的结构中，这些桥元件彼此远离地放置，而在图2B所示的结构中，这些桥元件彼此邻近地放置。如图2A和2B所示，可印刷半导体结构290包括可印刷半导体元件300和桥元件310。桥元件310是准直维持元件，该元件将半导体元件300连接到，可选地集成连接到母晶片320上。在一个实施方案中，可印刷半导体元件300和桥元件310从母晶片320部分或完全底刻。在一个实施方案中，可印刷半导体元件300、桥元件310以及母晶片320是一整体结构，诸如一单个的、连续的半导体结构。

[0102] 可印刷半导体元件300沿纵轴340纵向延伸长度330，以及延伸宽度350。长度330终止于被连接到桥元件310的第一和第二末端400。桥元件310延伸长度360以及延伸宽度370。在图1A和1B所示的实施方案中，桥元件连接到小于可印刷半导体元件300的末端400的整个宽度和/或横截面面积。如图2A和2B所示，桥元件310的宽度370小于可印刷半导体元件300的宽度350，以有助于配准转移。此外，半导体元件300具有曝光的外表面的表面面积，该面积大于桥元件310曝光外表面的表面面积。对于本发明的一些处理和转移方法来说，桥元件310和可印刷半导体元件300的这些尺寸分布有助于可印刷半导体元件300的高精度配准转移，组装和/或集成。

[0103] 桥元件310提供的结构支撑使半导体元件300在从硅片320转移之前和/或期间保持在预选的空间取向上，该转移例如可利用弹性印模转移设备。在其中一个或更多个可印刷半导体元件的相对位置、间距和空间取向对应于所需功能设备和/或电路设计的很多制造应用中，桥元件的锚定功能是需要的。选择桥元件的物理尺寸、空间取向和几何形状，使半导体元件300可以在一接触转移设备就实现释放。在一些实施方案中，例如通过沿图2B和2B所示虚线折断来实现释放。对于一些应用来说，重要的是，折断桥元件310所需的力低，使得半导体元件300的位置和空间取向在转移期间基本不被破坏。

[0104] 本发明中，选择桥元件的空间布置、几何形状、成份和物理尺寸或这些的任意组合，以提供高精度的配准转移。图2C和2D提供了桥元件的图像，这些桥元件将可印刷半导体元件连接到母晶片。图2C示出了可印刷硅元件和将可印刷元件连接到母(SOI)晶片的(窄)桥元件。可印刷半导体元件和桥元件的几何形状由SF6刻蚀来限定。如图2C所示，可印刷半导体元件和桥元件固定处具有圆形转角。这些转角的圆度以及这些元件的整体几何形状降低了在利用PDMS转移设备时释放可印刷半导体元件的能力。图2D中也示出了可印刷硅元件和将可印刷元件连接到母(SOI)晶片的(窄)桥元件。几何形状由热KOH各向异性刻蚀来限定。如图2D所示，该可印刷半导体元件和桥元件固定处具有尖锐的转角。那些转角的尖锐性将应力集中到充分限定的拆断点上，以及因此增强了利用PDMS转移设备释放这些元件的能力。

[0105] 实施例1印刷在塑料基片上的用于柔性晶体管、二极管和电路的准直GaAs线阵列[0106] 利用光刻和各向异性化学刻蚀从高质量单晶晶片产生的具有集成的欧姆触头(ohmic contact)的GaAs线准直阵列提供了一种被看好的可用于柔性塑料基片上的晶体管、肖基特二极管、逻辑门和甚至更为复杂的电路的材料。这些设备表现出优秀的电学和机械学特性，这两个性能对于新兴的低成本、通常称为宏电子学的大面积柔性电子学领域来说都很重要。

[0107] 对于可以用于很多应用中的功能设备(例如，光学器件、光电学器件、电子学器件、传感器件等)而言，单晶无机半导体的微米以及纳米级线、带、小板等是具吸引力的构建单元。例如，由“自底向上”方法合成的Si纳米线可以通过朗缪尔/布罗杰特技术(或微流体技术)被组装成准直的阵列以及用作塑料基片上柔性薄膜晶体管(TFT)的传输通道。在一个不同的方法中，以厚度为约100nm以及宽度在几微米到几百微米范围内的带的形式的微米/纳米级Si元件(微结构硅；μs-Si)可以通过“自顶向下”方法从高质量、单晶体源(例如，绝缘硅(silicon-on-insulator)，SOI晶片，或体晶片)产生。这种类型的材料
2 -1 -1
可以用来制造在塑料基片上的柔性TFT，设备迁移率高达300cmV s 。该基于高质量晶片的源材料(在充分限定的掺杂水平、掺杂均匀、表面粗糙度低以及低的表面缺陷密度方面)导致具有类似良好性能的硅基半导体材料，这些良好性能对于可靠的、高性能的设备操作来说是有益的。该“自顶向下”制造处理具有吸引力还是因为它提供了在“干式印刷”过程中将限定在晶片级别的高度有序组织纳米/微米结构保留到最终的(例如塑料或其他)设备基片上的可能性。尽管利用硅可能获得高性能，但利用GaAs可以获得更好的特性(例如
2 -1 -1
运行速度)，例如，由于GaAs高的本征电子迁移率约8500cmV s 。之前的研究证实了，利用各向异性化学刻蚀步骤，通过“自顶向下”制造步骤从GaAs晶片产生具有三角形横截面的纳米/微米线的技术。通过GaAs线都还系连在晶片上时在这些GaAs线上形成欧姆触头，并接着将它们转移印刷到塑料基片上来构建具有优秀性能的可机械弯曲的金属半导体场效应晶体管(MESFET)。这些晶体管在千兆赫区域显示单一的小信号增益。该例子证实了在将转移印刷作为组装/集成策略时，将这些类型的MESFET以及基于GaAs线的二极管作为有源组件在塑料基片上构建诸如反相器以及逻辑门之类的各种功能电路元件单元的能力。这些类型的系统在用于可控天线、结构健康监测器以及要求在轻质塑料基片上有高速、高性能柔性设备的其他设备的大面积电子电路中是重要的。

[0108] 图3A描绘了在塑料上制造GaAs晶体管、二极管以及逻辑门的主要步骤。该基本方法依赖于“自顶向下”制造技术，以从体单晶GaAs晶片产生具有高纯度以及众所周知的掺杂分布的微米/纳米线。在制造线之前形成于晶片上的欧姆触头由在150nm n-GaAs外延层上沉积和退火(在具有N2流的石英管中，在450℃、下退火1分钟)的120nmAuGe/20nm Ni/120nm Au组成，该150nm n-GaAs外延层位于(100)半绝缘的GaAs(SI-GaAs)基片上。接触条沿( )结晶取向排放，并且具有2微米的宽度。在晶体管的情况下，欧姆条之间的间隙限定了通道长度。光刻和各向异性化学刻蚀产生具有三角形横截面(图3B的小插图)并且宽度为约2微米GaAs线阵列，其末端连接到晶片(图3B)。这些连接发挥维持充分限定线的取向以及空间位置的“锚”作用，如被刻蚀掩模的布局所限定的(即光致抗蚀剂图样)。除去刻蚀掩模以及通过电子束蒸发沉积Ti(2nm)/SiO2(50nm)双分子层来准备用于转移印刷的线表面。该三角形横截面确保了线表面上的Ti/SiO2膜不会连接母晶片上的膜，从而有助于转移印刷的产率。将轻微氧化的聚二甲基硅氧烷(PDMS)印模碾压到晶片表面导致PDMS印模的表面和新的SiO2膜之间通过缩合反应形成化学连接。见图3A顶部结构。
剥离PDMS印模将线从晶片上拉开以及使这些线粘在印模上。将该“被浸过(inked)”的印模接触涂覆有一薄层液态聚氨酯(PU)的聚对苯二甲酸乙二酯(PET)板，烘焙该PU，剥离印模以及接着在1∶10的HF溶液中除去Ti/SiO2层，由此在PU/PET基底上留下有序的GaAs线阵列，如图3A中部结构所图解的。Ti/SiO2不只是作为粘合层起连接GaAs线和PDMS的作用，而且还保护GaAs线的表面在处理过程中不受到潜在的污染(例如，被溶剂和PU)。

[0109] 在该设计中，线和欧姆条的原始、裸露表面被曝光，以用于进一步的平版印刷(lithographic)处理和金属化，以限定源极和漏极电极(250nm Au)，源极和漏极电极连接集成在线上的欧姆触头。对于晶体管，这些电极限定了源极和漏极；对于二极管，它们表示欧姆电极。由光刻形成的并且在线和塑料基片集成在一起时被剥离到线的裸部分上的触头限定了用于二极管的肖特基触头以及用于MESFET的栅极电极。对塑料基片的所有处理都是在110℃以下的温度发生的。我们没有观察到由于热膨胀系数的不匹配或其他可能效应而引起GaAs线从基片剥离。在晶体管中，栅极电极的宽度表示用于控制运行速度的临界尺寸。源极和漏极之间的电极位置在该工作中相对不重要。这种对不良配准的容纳度对于在塑料基片上可靠地获取高速运行是非常重要的，其中由于处理过程中塑料会发生轻微的不可控制的变形，精确配准经常是个挑战或是不可能的，非自准直高速MOSFET(金属-氧化物-半导体场效应晶体管)类型的设备中不存在对不良配准的容纳度。以合适的几何形状将多个晶体管和二极管连接在一起产生了功能逻辑电路。图3A示意显示了或非门。

[0110] 扫描电子显微镜(SEM)图像(图3C)显示十个平行的线，这些线形成晶体管的半导体组件。该设备的通道长度和栅极长度分别是50微米和5微米。这些几何形状用于构建简单的集成电路，即逻辑门。在源极和漏极电极之间的间隙中的Ti/Au条形成与n-GaAs表面的肖特基接触。该电极起一个栅极的作用，用于调制电流在源极和漏极之间的电流。二极管(图3D)使用在一端具有欧姆条在另一端具有肖特基触头的线。图3E和3F显示了PET基片上的GaAs晶体管、二极管和简单电路集合的图像。图3F中，具有电路的PET板绕白色标记的轴弯曲，指示了这些电子单元的柔韧性。

[0111] 塑料上的基于线的MESFET的DC特征(图3C)定性地显示出与形成于晶片上的MESFET具有相同的特性(图4A)。源极和漏极之间电流(IDS)被施加在栅极上的偏压(VGS)很好地调制，即IDS随VGS的降低而降低。在该方面，负的VGS衰减通道区域中的有效载流子(即用于n-GaAs的电子)并且降低通道厚度。一旦VGS负到一定程度，衰减层等于n-GaAs层的厚度，并且源极和漏极之间的电流被夹断(即IDS基本变为零)。如图4A所示，在VGS小于-2.5V处，IDS几乎降为零。在源极-漏极电压(VDS)为0.1V时(即线形区域)，该夹断电压(即栅极电压VGS)为2.7V。在饱和区域(VDS＝4V)，图4B示出了晶体管的传输特6
性曲线。根据图4B，开/关电流比和最大跨导被分别确定为约10 和约880μS。该整个源极-漏极电流是线的数目(即有效通道宽度)和源极与漏极之间的间距(即通道长度)的函数。在通道宽度恒定时，具有短通道的晶体管可以提供相对高的电流。例如，在VGS＝0.5V以及VDS＝4V时，晶体管饱和IDS从其通道长度为50μm时的1.75mA增加到其通道长度为
25μm时的3.8mA(图4C)。对于某些应用来说，尽管具有短通道的晶体管可以提供高的电流，但是由于完全掐断电流是有难度的，开/关电流比趋于下降。如图4C所示，具有25μm的通道长度的晶体管的IDS甚至对于VGS为-5V时也还是几个微安的量级。

[0112] 塑料上的GaAs-线肖特基二极管表现出整流管的典型性能(图4D)，即正向电流(I)随着正向偏置电压(V)的增加而快速增加，而反向电流甚至在反向偏置大到5V时还保持很小。这些肖特基二极管的I-V特性可以由热离子发射模型来描述，该模型在V＞＞3KT/q时，可以以下式表示：

[0113] 和

[0114] 其中，J表示施加偏置电压(V)的正向二级管电流密度，k是玻尔兹曼常数，T是绝**对温度(即实验中的298K)，φB是肖特基势垒高度以及A 是GaAs的有效瑞查生常数(即-2 -2
8.64A·cm ·K )。通过绘制InJ和偏压(V)之间的关系图(小插图)，根据线性关系(小插图的直线)的截距和斜度来确定饱和电流J0和理想因子n。φB的量通过等式(2)来估计。φB和n共同用作肖特基界面特性的评估标准。两个都高度地依赖于金属和GaAs之间的界面电荷态(charge state)，即电荷态的增加将导致φB的降低和n值的增加。对于该工作中制造的二极管，根据图4D的小插图确定φB和n分别为512meV以及1.21。这些设备与构建在晶片上的二极管相比，具有稍低一些的肖特基势垒(512meV对约880meV)以及较大的理想因子(1.21对约1.10)。

[0115] 这些GaAs-线设备(即MESFET和二极管)可以集成形成到用于复杂电路的逻辑门中。例如，连接两个通道长度不同的、具有不同饱和电流的MESFET，形成一个反相器(逻辑非门)(图5A和5B)。该负载晶体管(上部)以及开关晶体管(底部)分别具有100和50微米的通道长度，以及150微米的通道宽度和5微米的栅极长度。该设计导致来自负载晶体管的饱和电流为开关晶体管的饱和电流的约50％，这确保负载线和开关晶体管的VGS＝0曲线在线性区域相交于一个小的开启电压。在饱和区域中，即Vdd被偏置成5V，测量反向器。当向开关晶体管的栅极(Vin)施加一大的负电压(逻辑0)来将该晶体管关闭时，输出节点上的电压(Vout)等于Vdd(逻辑1，高的正电压)，因为负载晶体管一直是开的。Vin的增加使开关晶体管打开以及提供大电流穿过开关晶体管和负载晶体管。当开关晶体管完全打开时，即Vin是大的正电压(逻辑1)时，Vout降低到一低的正电压(逻辑0)。图5C显示了传输特性曲线。该反相器表现出大于1的最大电压增益(即(dVout/dVin)max＝1.52)。通过增加一个包括肖特基二极管的电平转换支路(如图3D所示)，将Vout的逻辑状态转换成适合于进一步电路集成的电压。

[0116] 将该类型的多个设备并联或串联组合获取更复杂的逻辑功能，诸如或非门或与非门。对于如图6A和6B所示的或非门，并联连的两个相同MESFET起开关晶体管的作用。通过施加一高的正电压(逻辑1)而打开任意一个开关晶体管(VA或VB)，可以提供一穿过负载晶体管的漏极(Vdd)而到达地(GND)的大电流，从而导致输出电压(V0)处于低电平(逻辑0)。只有在两个输入都处于高的负电压时(逻辑0)才可以获得高的正输出电压(逻辑1)。图6C显示了输出对或非门的输入的依赖性。在与非门的构造(图6D和6E)中，只有通过施加高的正电压(逻辑1)使两个开关晶体管都打开时，穿过所有晶体管的电流很大。
在该构造中，输出电压表现出相对低的值(逻辑0)。在其他输入组合下，几乎没有电流流过晶体管，导致可与Vdd相当的高的正输出电压(逻辑1)(图6F)。该类型逻辑门和/或无源元件(例如，电阻器、电容器、导体等)的进一步集成有望在塑料上提供高速、大面积电子系统。

[0117] 总之，利用高质量、体单晶晶片，使用“自顶向下”工艺制造的具有集成欧姆触头的GaAs线提供了高性能“可印刷”半导体材料以及提供了一种在柔性塑料基片上实现晶体管、二极管以及集成逻辑门的相对简易的途径。高温处理步骤(例如欧姆触头的形成)从塑料基片的分离以及使用PDMS印模来转移印刷非常有序的GaAs线阵列，是此处所述方法的关键特征。对于那些对运行速度有要求的大面积印刷电子设备来说，将GaAs线用作半导体是2 -1 -1
具有吸引力的，因为(i)GaAs具有高的本征电子迁移率(约8500cmV s )以及已经在常规的高频电路中建立了应用，(ii)用GaAs构建的MESFET提供了比MOSFET更为简单的处理，因为MESFET不需要栅极绝缘体，(iii)GaAs MESFET不受在非自准直MOSFET发生的寄生重叠能力的困扰中，(iv)即使在大面积塑料基片上可轻易获取的有限级别的构图配准和分辨率下，也可以实现GaAs MESFET中的高速运行。GaAs相对高的成本(相比于Si)以及难于利用GaAs生产互补电路，表现出一些缺点。然而，在塑料基片上构建高性能晶体管和二极管的相对容易性，以及将这些组件集成到功能电路中的能力指示了该方法有望用于要求有机械柔韧度，轻质结构以及可以与大面积的、类似印刷的处理兼容的电子系统。

[0118] 实验部分：GaAs晶片(IQE Inc.，Bethlehem，PA)具有一个通过在高真空腔中的分子束外延(MBE)沉积生长在(100)半绝缘GaAs晶片上的外延掺杂Si的n型GaAs层(载流17 -3
子浓度为4.0×10 cm )。该平版印刷处理采用了AZ光致抗蚀剂(分别用于正和负成像的AZ5214和AZ nLOF 2020)，这是在与塑料基片兼容的温度下(＜110℃)进行的，该塑料基片即为涂覆有处理过的(cured)聚氨酯(PU，NEA 121，Norland Products Inc.，Cranbury，NJ)的聚对苯二甲酸乙二酯(约175微米厚的PET，聚酯薄膜，Southwall Technologies，Palo Alto，CA)板。具有光致抗蚀剂掩模图样的GaAs晶片在蚀刻剂(4mL H3PO4(85wt％)，
52mL H2O2(30wt％)，以及48mL去离子水)中被各向异性地刻蚀，所述蚀刻剂在冰水浴中冷却过。所有这些金属由电子束蒸发器(Temescal)以约4A/s的速度蒸发。当沉积了50nm厚的金属时，该蒸发孔(os)停止工作，以冷却样本(5min)防止塑料基片熔化。在样本冷却后，重复蒸发/冷却循环以沉积更多金属。

[0119] 实施例2：柔性塑料基片上的机械柔性晶体管的千兆赫运行

[0120] GaAs线与从体晶片、软平版转移印刷技术形成的欧姆触头的结合使用，以及优化的设备设计使机械柔性晶体管能够形成于低成本塑料基片上，其各个设备速度在千兆赫范围内以及具有高度的机械可弯曲能力。此处公开的方法包括在简单版面设计中被制造为具有有限的平版图像形成分辨率和配准的材料。该实施例描述了高性能晶体管的电学和机械学特性。这些结果在某些应用中是非常重要的，这些应用包括，但不限于，高速通信和计算，以及大面积电子系统新兴类型(“宏电子设备”)。

[0121] 由高迁移率半导体形成的大面积柔性电子系统(即宏电子设备)是引人注意的，因为这些电路的一些潜在应用要求高速通信和/或计算能力。利用诸如非晶/多晶氧化物和硫族化物、多晶硅以及单晶硅纳米线和微结构带之类的各种无机材料构建的柔2 -1 -1
性薄膜晶体管(TFT展示比多晶有机薄膜的迁移率(通常＜1cm·V ·s )更高的迁移
2 -1 -1
率(10～300cm·V ·s )。之前的工作已经证实，具有非常高的本征电子迁移率(约
2 -1 -1
8500cm·V ·s )的单晶GaAs线阵列，在金属半导体场效应晶体管(MESFET)的排列
(geometry)中可以起用于TFT的传输通道的作用。该实施例显示在优化设计下，类似的设备可以工作在GHz区域的频率下，甚至具有有限的平版印刷分辨率，并且具有好的可弯曲能力。具体地，实验结果显示塑料基片上的基于GaAs线的MESFET对于栅极长度为2微米的晶体管表现出截断频率高于1.5GHz，以及当使用约200mm厚的基片时，半径弯曲到约1cm时，其电子特性具有有限的改变。对设备性能的简单模拟和实验观察非常符合，并且可以获取S-频带(5GHz)的运行频率。

[0122] 该基本制造策略类似于别处所描述的策略，但具有优化的设备几何形状以及处理方法，可实现高速运行。具有集成的欧姆条(通过在N2气氛下，在450℃对120nm AuGe/20nm Ni/120nm Au退火1分钟来形成)的GaAs线(宽度约2微米)阵列是通过光刻和各向异性化学刻蚀从具有150nm n-GaAs外延层的(100)半绝缘GaAs(SI-GaAs)晶片制造而来。在底刻的GaAs线上沉积Ti(2nm)/SiO2(50nm)双分子层，以作为粘附层来促进转移印刷处理，以及保护线的平坦表面和欧姆触头不受处理中涉及的有机物(主要是从印模表面转移的有机物)的污染。通过将这些样本浸入1∶10的HF溶液以移去该层，以在随后的步骤中将GaAs线的干净表面暴露用于设备制造。此外，该Ti/SiO2薄的厚度(相比于我们之前的工作中在转移印刷中用作粘附层的光致刻蚀剂的厚度而言)导致相对平坦表面的塑料聚对苯二甲酸乙二酯(PET)板，在一薄层旋涂的聚氨酯(PU)的辅助下，在所述板上印刷GaAs线阵列。该改进的表面平坦度使能够沉积窄的栅极电极的而纵向没有裂缝，从而提供一种有效的增加设备的运行速度的途径。

[0123] 所获得的位于PET基片上的MESFET(见栅极长度为2微米的一般晶体管的SEM图像，如图7A所示)展示与构建在母晶片上的晶体管类似的DC传输特性。图7B显示了对栅极长度为2微米的设备，源极和漏极之间的电流(IDS)作为栅极电压(VGS)(小插图)的函数和在不同VGS下作为源极/漏极电压的函数。VDS为0.1V处(即线性区域)的掐断电压6
为-2.7V。根据许多设备上的平均测量值确定的开/关电流比值为约10。这些设备展示可以忽略的磁滞现象(小插图)，这对于高速响应来说是特别重要的。这些设备显示出良好的设备到设备(device-to-device)的一致性；表格1列出了具有50微米的通道长度以及不同的栅极长度的MESFET的统计结果(设备数目＞50)。该DC特征几乎独立于栅极长度，除了具有较大栅极长度的设备表现出稍低的开/关比外。然而，如下面所要描述的，该栅极长度在确定运行频率时扮演一个关键角色。

[0124] 表格1从具有不同栅极长度的MESFET提取的参数的统计结果

[0125]栅极长通道阻抗饱和电流掐断开/关比值最大跨导
度 (kΩ) (mA) 电压 (rON/OFF)@VDS＝4V (μS)
(μm) @VGS＝0V (v) log(rON/OFF)
2 1.5±0.5 1.4±0.5 -2.41±0.35 6.2±0.7 796±295
5 1.3±0.2 1.6±0.5 -2.49±0.25 6.1±0.5 904±337
10 1.5±0.2 1.3±0.3 -2.54±0.14 5.8±0.5 772±185
15 1.6±0.2 1.1±0.2 -2.69±0.05 5.3±0.8 749±188

[0126] *所有晶体管由10根并联的GaAs线组成，其通道长度为50μm.

[0127] 图8A的小插图显示了被设计为用于微波测试的设备的布局。该测试结构的每个单元包含两个相同的MESFET，该MESFET栅极长度为2微米以及通道长度为50微米的，这两个MESFET具有一个公共的栅极，以及探测垫(pad)被配置成和RF探测针的布局匹配。在测量中，漏极(D)端保持在4V(相对于源极(S))以及栅极(G)由0.5V的偏压来驱动，耦接有等效电压幅度为224mV、具有50Ω的0dB的RF功率。该测量利用HP8510C Network Analyzer来进行，利用标准的SQLT(Short-Open-Load-Through)技术在CascadeMicrotech101-190BISS基片(一片覆盖有激光修整的金图样的陶瓷芯片)上通过WinCal3.2对该HP8510C Network Analyzer在50MHz到1GHz内进行误差校准。换言之，短校准(short calibration)被视为是理想短，以及开放校准(open calibration)被视为是理想的开放。
由于完成该校准不用进一步的去嵌入(de-embedding)，所以测量的参考平面设置在输入探针和输出探针之间。换言之，接触垫上的这些寄生组件被包括在测量中。然而，考虑到频率为1GHz的RF信号的波长为300mm，而接触垫的长度为200微米的事实，这些寄生组件对接触垫的影响可以忽略。由于接触垫近是波长的1/1500，因此该接触垫的阻抗变换效应是可以忽略的。

[0128] 该小信号电流增益(h21)可以从所测量的该设备的S-参数来提取。这个量展示对输入的RF信号的信号有对数依赖性(图9A)。该单元电流增益频率(fT)被限定为短路电流增益变为1时所处的频率。该量可以通过根据最小平方拟合20dB/decade线对图9A的曲线进行外推以及找出它的x轴交叉来确定。以这种方式确定的值为fT＝1.55GHz。据我们所知的，该设备代表了塑料上的最快的具有机械柔性的晶体管以及fT处于千兆赫区域的第一个晶体管。我们还根据与小信号等效电路模型，利用所测的DC参数以及所计算的电极之间的电容估计GaAsMESFETD的RF响应。根据模拟结果所得的图和实验结果所得的fT＝1.68GHZ非常相符。该模型也很好地适用于具有不同的栅极长度的晶体管，例如，栅极长度为5微米的MESFET的实验fT(730MHz)和模拟所得的量(795MHz)接近(图9B)。在该模型中，只考虑了MESFET的本征参数，因为非本征参数(即和探测垫相关的电感和阻抗)被认为是可忽略的。跨导(gm)、输出阻抗(RDS)以及充电电阻(Ri，说明了通道上的电荷不能瞬时地响应VDS的变化的事实)可以从DC测量结果提取。与该MESFET相关的本征电容包括来自衰减层、边缘以及几何边缘电容的贡献。其中每一个都利用用于对通道宽度等于单个GaAs线的总和宽度的常规设备进行计算的等式来计算。衰减层的电容用栅极长度(LG)、有效设备宽度(W)以及衰减高度来表征：

[0129]

[0130] 在该等式中：

[0131]

[0132] 其中假设衰减层作为一个平行板形电容器来工作。该边缘电容(edge fringing capacitance)以及几何学边缘电容(geometricfringing capacitance)分别由：

[0133]

[0134] 和

[0135]

[0136] 来确定。150μm和200μm分别是源极或漏极垫的宽度和长度。K(k)是第一种的椭圆积分以及

[0137]

[0138] 和

[0139]

[0140] CGS，栅极和源极之间的电容，包括所有这三种电容；而CDS以及CDG只包括边缘电容以及几何学边缘电容。在多数情况下，Cedge以及Cgeometric的贡献可以被忽略，而对模拟结果没有有显著影响，因为他们远小于与栅极长度成比例的Cdepletio。该模型说明了塑料板上的线阵列设备的性能，包括fT随栅极长度的变化。图8C将具有不同栅极长度和50微米通道长度的GaAs-线MESFET的所测的(符号)和所计算的(虚线)fT进行比较。该模型指示通过减少栅极长度或通过进一步优化GaAs母晶片中的层设计可以明显增加fT的值。

[0141] 我们已经报道了拉应力对栅极长度为15微米的基于线的MESFET的影响。在该实施例中，我们考查处于压力和处于拉伸中的高速设备的性能，该压力和拉力高达折断点。该测量结果包括全部的DC电学特性，是作为将基片弯曲成具有不同曲率半径的凹形和凸形形状(见图9)的函数。该弯曲半径通过对弯曲样本的侧视图像进行几何拟合来提取。凹形和凸形弯曲表面在设备上产生拉应力(被分配一个正值)和压应力(被分配一个负值)。利用与图8A所示设备类似的设备来估计由弯曲导致的应力对性能的影响。随着拉应力增加到0.71％(对应于该工作中所用的200微米厚基片的弯曲半径为14mm)，该饱和电流(即VDS＝4v，VGS＝0V)增加约10％以及随着压应力增加到0.71％，该饱和电流降低约
20％(图9B)。当该基片在弯向任一方向弯曲后被释放时，该电流恢复，从而表示塑料基片和该设备其他组件的变形在该区域内是弹性的。(预计PET和PU在应力＞约2％处发生塑料变形)。对GaxIn1-xAs或(100)GaAs晶片上的GaxIn1-xAs的受应力上层的研究表明，双轴应力以及外部施加的单轴向应力(该情形和本实施例类似)可以导致上层中带隙能量的显著飘移和价带分裂。拉应力降低带隙能量，从而增加总的载流子浓度(电子和空穴)以及提高电流。相反，压应力增加了带隙能量以及降低了电流。这些现象和我们设备的观察结果相一致。在利用SEM显微镜对弯曲过程的原位测量成像证实了在应力＜+/-0.71％处没有GaAs线断裂。在拉应力为约1％以上时，由于一些线的折断(或栅电极的裂缝)，设备出现衰退。对于那些宽度比此处所用的更宽的线(例如，10微米宽)，由于它们相对较高的抗弯刚度，线从塑料分离，以释放拉应力的弯曲压力，而不是折断。

[0142] 由于弯曲应力对饱和电流的改变少于20％，所以开/关比的变化主要由关电流的变化来确定。价带中空穴浓度的变化以及由应力引起的n-GaAs层的错位和表面缺陷的数目可能对晶体管关电流的变化有贡献。拉应力和压应力两者都可以增加错位和表面缺陷的数目，从而增加该设备的关电流。拉应力产生附加的空穴以及电子，这也增加关电流。另一方面，压应力降低空穴浓度。结果，可以预计处于拉力中的MESFET的关电流比没有应变的设备的要高。压应力对设备的关电流具有次要的影响。因此，相应的开/关电流比将在拉力下降低，而在压力下基本保持不变。图9C给出了饱和区域内所测开/关电流比对应力的依赖性，显示和以上讨论的定性符合。

[0143] 总之，该实施例的结果显示，由弯曲导致的表面应力(在拉力和压力中，高达0.71％)没有显著衰减由修改过的工艺制造而来的MESFET的性能。更重要的是，在弯曲状态下释放样本使设备性能恢复到它原始状态。这些观察指示了在PU/PET基底上的基于GaAs线的MESFET具有符合很多预想的宏电子设备应用的要求的机械性能。此外，这些类型的TFT表现出高的速度，这些速度逼近于那些适合于RF通信设备的以及适合于其他要求有机械柔韧度、轻质结构以及与大面积、类似于印刷的处理兼容的应用的速度。对于使用是本工作焦点的薄的、可弯曲的、具有合适密度的和大面积电路类型的线或带的设备来说，GaAs的一些缺点与用于常规集成电路中的Si(即晶片成本高，不能构建可靠的互补电路，机械上易碎等)相比，就只有较轻的重要性了。

[0144] 实施例3使用从体晶片获取的超薄硅带的具有机械柔性的薄膜晶体管该实施例介绍了一种薄膜晶体管，该晶体管使用单晶硅薄(亚微米)带的准直阵列，这些单晶硅薄(亚微米)带的准直阵列是通过平版印刷构图和体硅(111)晶片的各向异性刻蚀产生的。将这种带并入印刷到薄塑料基片上的设备显示出良好的电学特性以及机械柔韧度。有效的
2 -1 -1 3
设备迁移率，如在线性区域所估计的，高达360cmV s 以及开/关比＞10。这些结果表现了在以低成本方法制造用于结构健康监测、传感器、显示器以及其他应用上的大面积、高性能、具有机械柔韧性的电子学系统方向上的重要进步。

[0145] 密集相关特性(Confinement-related properties)以及应用广泛的形式因素(form factors)使得低维材料有望在电子学、光子学、微电机械系统以及其他领域中有新的应用。例如，高性能柔性电子设备(例如晶体管，样本电路元件等)可以通过使用那些被放在、涂覆在或印刷在塑料基片上的微/纳米线、带或管来构造。薄的、高纵横比材料结构使材料在单晶半导体材料中具有弯曲能力以及，在某些结构形式下，具有拉伸能力，这些材料在体中本来为易碎和脆弱的。结果，这些类型的半导体材料提供了对真空以及溶液可处理的聚合/非晶有机材料的有魅力的替代，这些真空以及溶液可处理的聚合/非经有机材料在载流子迁移率方面通常表现出明显较低的性能。最近描述的自顶向下方法从硅基材料源产生半导体线、带以及板。该方法提供了对结果结构的几何形状、空间组织、掺杂水平以及材料纯度的高度控制。然而，该方法的经济吸引力，特别是对于那些需要大面积覆盖的应用来说，受到晶片(绝缘硅，生长基片上的外延层等)单位面积成本的限制。

[0146] 在该实施例中，我们报道了一种不同的方法。具体地，我们给出了一种薄膜晶体管(TFT)，该TFT使用从低成本的体硅(111)晶片获取的亚微米厚的硅带准直阵列。我们开始描述制造这些结构以及将它们通过弹性印模转移印刷到塑料基片上的工艺。我们给出了这些带的形状的结构特征，它们的厚度以及表面形态。对由这些印刷带形成的肖特基势垒TFT2 -1 -1
所做的电学测量表明这些印刷的带具有n型场效应迁移率为360cmV s 以及开/关比为
4000。

[0147] 图10图解了一种从Si(111)晶片(Montco，Inc.，n型，0.8-1.8Ω.cm)的表面产13
生薄(＜1微米)的带的从上到下方法。该方法从近场相移掩模光刻开始，接着是金属剥离以及SF6等离子刻蚀(Plasmatherm RIE系统，40sccm SF6，30mTorr，200W RF功率，45秒)，以在Si表面产生深为约1微米，宽为1微米的沟道的阵列(图1(a))。沟道之间的间距限定了带的宽度(通常为10微米)。接着，在1100℃下在晶片上生长100nm的热氧化物。通过成角度电子束蒸发Ti/Au(3/30nm)来执行的两个金属沉积步骤，提供了对沟道侧面的部分覆盖(图10B)。这些在成角度蒸发期间投下“遮蔽”限定带的厚度。沟道刻蚀的条件、蒸发角度以及金属流准直的程度控制了该遮蔽的范围，以及因此控制了带的厚度。
CF4等离子刻蚀(40sccmCF4，2sccm O2，50mTorr基本压力，150W RF功率，5min)除去曝光的氧化物。最后，热KOH溶液底刻这些带(质量比为3∶1∶1的H2O∶KOH∶IPA，100℃)。
刻蚀前端沿<110>方向进行，并保留(111)平面(图10C)以及形成那些占了原晶片大部分(75-90％)的无支撑地存在的带。刻蚀掩模被设计成使每个带在沟道的末端处锚到晶片上(图12A以及图12B)。利用水中的KI/I2(2.67/0.67wt％)除去该掩模，并继以HF，从而完成该制造。以这种方式产生的带是薄的、平坦的、以及是机械柔性的(图10E)，与那些使用
5，7，11
之前描述过利用了昂贵绝缘硅晶片的方法产生的带相似。原子力显微镜(图11A)显示一般的带的厚度从约115至约130nm。这些变化在光学显微照片(图12E)中显示为轻微的色彩变化。如AFM对显示在图12B中的带中的其中一个的下侧的5μm×5μm区域所测量的粗糙度为0.5nm。该值大于顶部抛光的表面(0.12nm)或者大于采用相同方法从SOI硅片产生的带的下侧(0.18nm)。有兴趣的是采用其他各向异性刻蚀剂来降低该粗糙度。厚度变化以及，在较小的范围内，粗糙度的来源部分是沟道中的边缘粗糙度，它进而导致成角度蒸发过程中在侧面钝化中的粗糙度。提高侧面质量可以减少带的厚度起伏。然而，如我们在以下所示的，利用此处描述的工艺制造的那些带可以构造具有良好性能的晶体管设备。

[0148] 通过高(＞95％)产率的印刷处理，可以将带转移到另一个(柔性)基片上，如图12所给的略图。为了执行该印刷处理，将PDMS印模碾压在该硅片上以及接着快速剥回，以重新获取该带。这种处理依赖于对至该印模的粘附的动力学控制。该印模，被如此“浸过”的，(图12B和12E)可以通过与另一个基片接触而印刷这些带。印刷到一个涂覆有ITO的
0.2mm厚的PET基片上的带可以用来在塑料上制造高性能的柔性底栅TFT，其中ITO作为栅极电极。在印刷之前沉积到ITO栅极上的一层SU-8起栅极介质的作用以及作为一种胶合剂来促进带转移。在印刷过程中，这些带浸入没有处理过的SU-8，使得它们的顶部埋入胶合剂表面，在带的底表面和ITO之间留下约2微米的介质。由平板印刷(100μm长×100μm宽)以及利用HF/H2O2的湿式刻蚀限定的厚(约0.2μm)的Ti源极和漏极触头形成源极和漏极电极的肖特基势垒触头。这些底栅设备显示出特征性的n型增强模式MOSFET栅调制。晶体管获取约103的开/关比值，以及设备水平迁移率，如对金属氧化物半导体场效应
2 -1 -1 2 -1 -1
晶体管使用标准方程所确定的，14高达约360cmV s (线性的)以及100cmV s (饱和，在
2 -1 -1
Vd＝5V处估计)。该带本身的迁移率应比设备水平迁移率高约20％(440cmV s 线性的，
2 -1 -1
以及120cmV s 饱和)，由于它们之间的间距使得它们只填充约83％的通道。对于0.2mm厚的基片，当基片弯曲到有限的半径(15mm)时，该带设备能够完好，但在更尖锐的弯曲中(5mm)，严重地衰退。

[0149] 总之，该实施例证实了一种高产率的用于从体硅(111)晶片产生可印刷单晶硅带的制造策略。在制造之后对体晶片表面进行精制使得可以多次重复，因而可以从一平方英尺的起始原料生产出几十或甚至上百平方英尺的带。塑料上从这些带制造的TFT证实了它们作为高性能柔性半导体的应用。这些设备以及制造它们的策略不但可用于大面积柔性电子设备，还可以用于需要三维的或者异构的集成或利用常规硅微制备方法下难以获取的其它特性的应用中。

[0150] 实施例4塑料基底上的可弯曲GaN高电子迁移率晶体管(HEMT)

[0151] 新兴的宏电子设备领域内所包含的柔性大面积的电子学设备、技术在过去的几年里见证了可观的进步，并具有几个主要的用户以及具有军事上的应用，在不久的将来，它们有望被商业化。具有新颖形式因素的微电子电路是这些系统的关键部件，并且将可能需要新的制造方法(特别是印刷方法)来制造它们。由于该原因，已有大量注意力投入到半导体的可印刷形式中，以及有机(例如苯，聚硫脲等)和无机(诸如多晶硅，无机纳米线)材料都被加以考查。该工作已显示出一些对集成在塑料基片上的设备来说很看好的结果。然而，应用的电流范围却受到由半导体制备的设备的先天不良性能的限制，其先天的不良性能诸如它们低的有效设备迁移率以及运行频率。我们已经考查了一种被称为微结构半导体(μS-Sc)的新形式可印刷无机半导体，其可以在常规的和有机聚合物基片上实现制造异常高性能设备。我们还示出，使用μS-Sc作为基础，可以在半导体晶片上制备完全开发的设备，并且随后将转移到柔性基片上，而不降低它们的性能。该方法利用晶片级半导体的高质量，但使它们可以顺从基于印刷的制造方法。在这些材料中，单晶μs-GaN有很大的吸引力，由于他具有优越的材料性能，包括宽的带带隙(3.4eV对GaAs的1.4eV)，从而导致高的-1 -1 7 -1击穿电场(3MV cm 对GaAs的0.4MV cm )，高的饱和载流子速度(2.5*10cm s 对GaAs的
7 -1 -1 -1
10cm s )，以及良好的导热率(1.3W cm 对GaAs的0.5W cm )。此外，具有AIGaN/GaN异质结结构形式的异质结集成产生具有高的导带偏移以及压电响应的，表面载流子密度位于
13 -2
1.0×10 cm 范围的设备衰减材料。这些具吸引力的特性使得GaN适合用于那些要求有高频率以及高功率性能的设备中，诸如用于无线通信的电子设备、全彩发光设备以及用于光电系统的UV光电探测器。

[0152] 自从第一次证实AlGaN/GaN的高电子迁移率晶体管(HEMT)以来，已有很多基本研究活动聚焦于该领域。这些努力已经促使设备集成到各种基片上，这些基片包括兰宝石、SiC、Si以及AlN。在该实施例中，我们描述柔性AlGaN/GaN异质结结构高电子迁移率晶体管(HEMT，图14概要示出了该工艺)的制造，其中的一些晶体管被处理以及随后通过基于接触印刷的方案(protocol)将其从它们的Si(111)生长基片转移到塑料板上。该工作提供了将基于异质结构的III-V半导体材料的高性能HEMT设备集成到塑料基片上的工艺的描述。

[0153] 图15示意性地图解了用于HEMT设备的步骤。该过程开始于利用标准序列光刻以及剥离步骤在体GaN异质结构晶片上形成欧姆触头(Ti/Al/Mo/Au)(图15A)。然后沉积PECVD氧化层以及Cr金属，以作为随后干式刻蚀的掩模。对Cr和PECVD氧化物的光刻以及刻蚀限定了GaN带所需的几何形状，这些带在随后的印刷中用作固体墨(图15B)。在剥去顶部的光致抗蚀剂后，利用ICP干式刻蚀来除去曝光的GaN(图15C)。通过该ICP刻蚀步骤除去该Cr层，但较厚的PECVD氧化层基本完好地留在GaN的顶部。利用氢氧化四甲基铵(TMAN)的各向异性湿式刻蚀(图15D)从母基片上除去位于下面的Si以及分离GaN带。在该强碱刻蚀过程中，PECVD氧化物起保护欧姆触头不衰退的作用。已经被等离子和湿式刻蚀步骤严重粗糙化的剩余PECVD氧化物，接着利用BOE(缓冲氧化刻蚀剂)处理步骤被除去。随后通过电子束蒸发将一新的光滑的、牺牲硅氧化层沉积到GaN带的顶部。到GaN的印刷，将该晶片和聚二甲基硅氧烷(PDMS)板接触(图15E)，以及将该板从母基片上快速除去，以此获取μs-GaN到PDMS的完全转移。该“被浸”的板接着被碾压在涂有聚氨酯(PU)的聚对苯二甲酸乙二酯(PET)板上(图15F)，以及从顶侧开始，利用UV光来处理PU(图15H)。剥离PDMS实现μs-GaN元件到塑料基片的转移。该转移在GaN带顶部留下了残余的PU。当利用BOE剥离图15E的步骤中蒸发的电子束沉积的SiO2层时，该残余被除去。该处理的最后步骤包括形成源极/漏极连接以及肖特基栅极金属触头(Ni/Au)，通过电子束蒸发沉积和使用标准的剥离处理来构图的层(图15F)。

[0154] 为了在除去下面的Si(图1d)后保持无支撑地存在的μs-GaN的原始位置，我们采用了如图14所列处理所示的微结构半导体(μs-Sc)的新几何形状。该μs-GaN带在GaN的末端具有两个窄的桥(即两个拆断点，如图14C的箭头所示)，以有助于将它们调准转移到PDMS印刷工具(图15E)。该结构相对于之前报道的“花生”设计表现出显著的改善。在该设计下，发现引起转移处理的折断非常有效。较早的“花生”设计需要对刻蚀时间进行严格优化以及要求在大面积内刻蚀速度高度一致，以产生适合于印刷的μs-Sc带。当前的“窄桥”设计对刻蚀速度差异不很敏感。为了图解后一情况，图16A和16B分别显示了在TMAH各向异性刻蚀步骤之前和之后取的GaN晶片光学图像。在这些图中很容易识别无支持和被支持GaN微结构的不同色彩。图16C和16D显示了在切割下面的Si的TMAH刻蚀步骤中间阶段中所取的扫描电子显微镜图像(SEM)。图16D的放大图像以及图16B的虚线区域有力地说明了Si刻蚀过程是基本仅沿垂直于GaN带取向的方向传递的高度各向异性本质。在该特殊的系统中，优先的刻蚀是沿(110)方向发生；Si(111)表面，如图14C所示的，作为固有的刻蚀隔离掩模。图16E显示了被浸过的PDMS板的SEM图像，其中利用在其晶片配准的全张力(full-tension)转移μs-GaN。图16F的图像显示了被印刷结构的SEM显微图像，其中，最后的步骤为将μs-GaN异质结结构设备转移到涂覆有PET基片的PU上。这些图像证实了基于“窄桥”的μs-GaN图形的转移没有损坏异质结结构带。

[0155] 图17A和17B给出了基于μs-GaN的HEMT在转移到PET基片上后的代表性光学图像。各种对比对应于图14B所示的设备示意横截面的各种成分(lend)。在该几何形状中，有源电子通道(active electronchannel)形成于两个欧姆触头(Ti/Al/Mo/Au)之间以及电子流速(或电流)受肖特基(Ni/Au)栅极接触的控制。图17B所示设备的通道长度、通道宽度以及栅极宽度分别为20、170和5微米。与之前的μs-GaN处理不可避免地受侧面湿式刻蚀造成的小填充因数(filling factor)限制不同，这些设备对应的填充因数非常高，相比于较早的对印刷的III-V结构(67％对μs-GaAs的13％)的报道而言。图17C显示了由塑料支撑的GaN HEMT设备的典型漏极电流-电压(I-V)特性；该栅极以步长1V从-3V偏置到1V。该设备在栅极偏压为1V以及漏极偏压为5V处表现出最大漏极电流约5mA。图17D显示了在恒定的漏极电压(Vd＝2V)下测得的传输特性。该设备表现出-2.7V的阈值
3
电压(Vth)、10 的开/关比以及1.5mS的跨导。但是在转移之前具有同样的几何形状的的GaN HEMT的跨导具有2.6mS的跨导。该转移过程呈现为使该值减少约38％。

[0156] 使用弯曲阶段来研究GaN HEMT的机械柔韧度，如图18A，图18B所示。图18B显示了一系列所测的作为弯曲半径(以及相应的应力)的函数的传输特性曲线。将半径弯曲到1.1cm(对应于0.46％量级的应力)时，我们观察到所测的跨导、阈值电压以及开/关比中的非常稳定的响应。图18C显示了一序列在最大应力处和释放该应力后两个位置测得的电流-电压(I-V)曲线。如上面所提到的，所发现的影响是相对有限的，以及图17B和图18B的三个I-V曲线之间所见到的小差别表明μs-GaN HEMT设备没有被刚性的弯曲循环损坏。

[0157] 总之，该实施例描述了一种适合于以柔性形式的高性能GaN HEMT印刷到塑料基片上的处理。我们进一步证实了一种有助于转移印刷方案的有效的μs-Sc几何形状，以及用于通过各向异性湿式刻蚀除去牺牲层的智能材料策略。我们的结果表明μs-GaN技术为开发诸如高性能移动计算以及高速通信系统的下一代宏电子设备提供了有意义的机会。

[0158] 方法：在硅(100)晶片(Nitronex)上的异质结GaN上制造GaN微结构，该GaN微结构由三层III-V半导体组成：AlGaN层(18nm，未掺杂)；GaN缓冲层(0.6微米，未掺杂)；以及AlN过渡层(0.6微米)。使用AZ 5214光致刻蚀剂，打开欧姆触头区域以及利用O2等离子来清洗该暴露区域。(Plasmatherm，50mTorr，20sccm，300W，30秒)。为了获取低的接触电阻，在金属化步骤之前，利用RIE系统中的SiCl4等离子对欧姆触头区域进行预处理。
然后沉积Ti/Al/Mo/Au(从底到顶15/60/35/50nm)金属层。利用电子束蒸发来沉积Ti、Al以及Mo，而用热蒸发来沉积Au。利用剥离处理来限定这些触头。这些触头在使用N2为周围环境的快速热退火系统中在850℃下退火30秒。该PECVD氧化物(Plasmatherm，400nm，
900mTorr，350sccm 2％SiH4/He，795sccm NO2，250℃)以及Cr金属(电子束蒸发，150nm)层被沉积作为用于随后的ICP刻蚀的掩模材料。光刻、湿式刻蚀(Cyantek Cr刻蚀剂)以及RIE处理((50mTorr，40sccm CF4，100W，14min)限定了GaN的几何形状。在利用丙酮除去光致刻蚀剂后，利用ICP干式刻蚀(3.2mTorr，15sccm Cl2，5sccm Ar，-100V偏压，14min)除去曝光的GaN，以及接着利用TMAH湿式刻蚀溶液(Aldrich，160℃，5min)刻蚀掉下面的硅。将该样本浸入BOE(NH4F∶HF为6∶1)持续90秒，以除去PECVD氧化物以及在GaN带项部新沉积50nm的电子束蒸发的SiO2。然后将该GaN晶片和PDMS板(Sylgard 184，Dow -1
corning)接触，然后将该PDMS板以＞0.01ms 的剥离速度剥离以取回这些μs-GaN元件。
浸有μs-GaN的PDMS板然后被碾压在涂覆有聚氨酯(PU，Norland光学胶粘剂，No.73))的聚对苯二甲酸乙二酯板(PET，厚度100微米，Glafix Plastic)上。从顶部开始将样本曝-2
光在UV光(家用的臭氧活性汞灯173μW cm )下，以烘焙PU。通过在BOE中浸30秒剥回PDMS以及将电子束氧化物除去，可以实现将μs-GaN元件转移到塑料基片上。使用负的光致刻蚀剂(AZ nLOF2020)来构图肖特基触头区域的图样以及接着利用电子束蒸发来沉积Ni/Au(80/100nm)层。利用剥离处理以及结合AZ剥离剂(KWIK持续5小时)来除去该PR。

[0159] 实施例5从具有多个外延层的GaAs体晶片获取的可印刷半导体元件

[0160] 本发明包括利用GaAs体晶片作为起始材料来制备可印刷半导体带的方法。在一个实施方案中，从具有多个外延层的高质量GaAs体晶片产生带。通过在(100)半绝缘GaAs(SI-GaAs)晶片上生长200nm厚的AlAs，随后是顺序沉积厚度为150nm的SI-GaAs层17 -3
以及厚度为120nm以及载流子浓度为4×10 cm 的掺杂有Si的n型GaAs层，来制备晶片。
限定为平行于( )结晶取向的光致抗蚀剂线的图样起作用于化学刻蚀外延层(包括
GaAs以及AlAs)中的掩模。利用H3PO4和H2O2的含水刻蚀剂的各向异性刻蚀将这些顶层分离成具有被光致刻蚀剂限定的长度和取向的，以及具有与晶片表面成一锐角的侧面的各个条。在各向异性刻蚀之后除去光致刻蚀剂，以及接着将该晶片浸泡在HF的乙醇溶液中(乙醇和49％的含水HF体积比为2∶1)除去AlAs层以及释放的GaAs带(n-GaAs/SI-GaAs)。
在该步骤中，用乙醇来代替水可以减少由干燥过程中的毛细作用力引起易碎带中的裂缝。
乙醇相比于水的较低表面张力还使干燥导致的GaAs带空间布局无序最小化。

[0161] 具有定制的外延层的GaAs晶片从IQE Inc.，Bethlehem，PA.购得。该平版印刷处理采用了AZ光致抗蚀剂，即对正和负成像分别采用了AZ 5214和AZ nLOF 2020。该具有光致抗蚀剂掩模图样的GaAs晶片在刻蚀剂(4mL H3PO4(85wt％)，52mL H2O2(30wt％)，以及48mL去离子水)中被各向异性地刻蚀，所述蚀刻剂在冰水浴中冷却过。利用在乙醇中稀释的HF溶液(Fisher Chemicals)(体积比为1∶2)来溶解AlAs层。在通风橱里干燥在
母晶片上具有释放的带的样本。该高燥的样本被放置在电子束蒸发器(Temescal FC-1800)的腔内并且被涂覆有2nm的Ti和28nm的SiO2的序列层。

[0162] 实施例6从Si(111)晶片获取的多层可印刷半导体元件阵列

[0163] 本发明还包括从Si(111)晶片前体材料提供多层可印刷半导体元件阵列的方法和成分。图19提供了图解本发明用于制造多层可印刷半导体元件阵列的方法的示意处理流程。如图19画面1所示，提供了具有(111)取向的硅晶片。晶片的外表面被构图有抗蚀剂掩模，从而产生具有选定尺寸的的被遮盖区域，这些选定的尺寸限定了该多层阵列中的可印刷半导体带的长度和宽度。在图19所示的实施例中，抗蚀的掩模是热生长的SiO2层。

[0164] 如画面2所示，硅晶片主要在与被构图的外表面垂直的方向上被刻蚀。所采用的刻蚀系统产生具有波状侧面的凹槽特征。在一有效的实施方案中，该凹槽特征的侧面具有一选定的、空间变化的轮廓分布，该轮廓分布具有多个轮廓特征，诸如具有周期性的扇形轮廓分布的侧面和/或出现在凹槽特征侧面上的深脊轮廓分布。用于产生具有选定的轮廓分布的凹槽特征的示例装置包括STS-ICPRIE和BOE刻蚀系统，这些系统提供将硅晶片循环地曝光在反应离子刻蚀剂气体以及抗蚀剂下。如图19画面3所示，该处理步骤产生多个被定位在临近凹槽特征的具有所选的轮廓的侧面的硅结构。

[0165] 如图19画面3所示，被处理过的具有凹槽特征和硅结构的硅晶片受抗蚀剂掩模材料的沉积，使得凹槽特征的轮廓侧面只是部分被涂覆有沉积材料。在本发明的该方面，凹槽特征侧面的所选轮廓分布，至少部分地确定了侧面上掩模材料的空间分布。因此，该处理步骤限定了多层叠层中可印刷半导体的厚度。例如，可以将片曝光在金属或金属化合物的成角度蒸发沉积中，导致材料主要沉积存在于凹槽特征的轮廓表面的脊上，而在脊的“隐蔽”中的，例如侧壁的凹槽区域，轮廓表面区域基本没有沉积。因此，由所选轮廓侧面中诸如脊、波纹以及扇形特征投影的“隐蔽”至少部分地限定了多层阵列中可印刷半导体元件的厚度。由于金沉积材料对暴露的硅表面具有良好的附着力，所以使用它是有益的。

[0166] 如图19的画面4所示，晶片接着受到各向异性刻蚀，例如通过曝光在诸如KOH的碱性溶液。凹槽特征之间的区域被刻蚀，使得刻蚀沿硅晶片的<110>方向发生，从而制造一个多层的可印刷半导体元件阵列，每个元件包括部分或完全底刻的硅结构。本发明包括其中沿硅晶片的<110>方向进行刻蚀以在相邻凹槽特征之间完成，因而完全底刻可印刷半导体元件的方法。如上面所详细描述的，所选的刻蚀系统与硅晶片(111)取向的结合导致沿晶片<110>取向的刻蚀速度比沿晶片<111>取向的刻蚀速度快。可选地，选择凹槽特征的位置、形状以及空间取向，以形成诸如桥元件的准直维持元件，所述桥元件将可印刷半导体元件连接到晶片上。在画面4所示的多层结构中，提供将多层阵列中的半导体带的末端连接到硅晶片的桥元件。

[0167] 图19的画面5显示了一个可选的处理步骤，其中桥元件从硅晶片释放，例如通过清洗、刻蚀或者其他材料移除处理，以此产生多层的可印刷半导体元件叠层。替代地，阵列中的可印刷半导体元件可以通过接触印刷方法来释放。例如，在一个实施方案中，通过重复地使可印刷半导体元件与诸如弹性印模的转移设备接触，可以依次将多层阵列中的可印刷半导体元件从硅晶片释放和转移。

[0168] 图20提供了在成角度观察下(a，c，e，g)以及在横截面观察时(b，d，f，h)的Si(111)的SEM图像：(a和b)为STS-ICPRIE以及BOE刻蚀之后，(c和d)为侧面经过金属保护后，(e到h)为KOH刻蚀2分钟并接着进行金属清洗(e和f)以及刻蚀5min后并接着进行金属清洗(g和h)。

[0169] 图21提供了(a)提供了大规格的四层Si(111)带的准直阵列的图片。(b和c)为图(a)所示的四层Si(111)的俯视SEM图像，以及(d和e)图(a)所示的四层Si(111)的成角度观察的SEM图像。

[0170] 图22提供了释放的柔性Si(111)带的相片(a)以及OM图像(b和c)。(d至f)为(a)中所示的带的SEM图像。

[0171] 图23提供了(a)转移到PDMS基片上的准直的Si(111)带的光学图像。(b)为来自于图(a)所示的阵列中的四个带的AFM图像。(c)安放四个来自于单个Si片的四个转移循环的Si(111)阵列图样的柔性聚酯膜的图片。

[0172] 参考资料

[0173] a) Y.Xia，P.Yang，Y.Sun，Y.Wu，B.Mayers，B.Gates，Y.Yin，F.Kim，H.Yan，Adv.Mater.2003，15，353.b) C.M.Lieber，Mater.Res.Soc. Bull.2003，28，486.c) M.C.McAlpine，R.S.Friedman，C.M.Lieber，Proc.IEEE2005，93，1357.d)M.Law，J.Goldberger，P.Yang，Ann.Rev.Mater.Res.2004，34，83.e)P.Yang，Mater.Res.Soc.Bull.2005，30，85.f) Z.R.Dai，Z.W.Pan，Z.L.Wang，Adv.Funct.Mater.2003，13，9.g)special issue on nanostructured advanced materials，Pure Appl.Chem. 2002，74(9).[0174] a)Y.Yin，A. P. Alivisatos，Nature，2005，437，664.b)I.Gur，N.A.Fromer，M.L.Geier，A.P.Alivisatos，Science，2005，310，462.c)L.Samuelson，M.T.Bj rk，K.Depper，M.Larsson，B.J.Ohlsson，N.Panev，A.I.Persson，N.Sk ld，C.Thelander，L.R. Wallenberg，Physica E2004，21，560.

[0175] a)L.A.Bauer，N.S.Birenbaum，G.J.Meyer，J.Mater.Chem.2004，14，517.b) Y.Cui，Q.Wei，H.Park，C.M.Lieber，Science 2001，293，1289.

[0176] Z.Tang，N.A.Kotov，Adv.Mater.2005，17，951.

[0177] X.Duan，C.Niu，V.Sahi，J.Chen，J.W.Parce，S.Empedocles，J.L.Goldman，Nature2003，425，274.

[0178] R.S.Friedman，M.C.McAlpine，D.S.Ricketts，D.Ham，C.M.Lieber，Nature 2005，434，1085.

[0179] E.Menard，K.J.Lee，D.-Y. Khang，R.G.Nuzzo，J.A.Rogers，Appl.Phys.Lett.2004，84，5398.

[0180] a)S.Mack，M.A.Meitl，A.Baca，in preparation. b) Y. Sun，S.Mack，J.A.Rogers，Proc.Intl.Electron Device Meeting (IEEE)，2005，in press.

[0181] a) E.Menard，R.G.Nuzzo，J.A.Rogers，Appl.Phys.Lett.2005，86，093507.b)Z.-T.Zhu，E.Menard，K.Hurley，R.G.Nuzzo，J.A.Rogers，Appl.Phys.Lett.2005，86，133507.

[0182] a)Y.Sun，J.A.Rogers，Nano Lett. 2004，4，1953.b) Y.Sun，D.-Y.Khang，F.Hua，K.Hurley，R.G.Nuzzo，J.A. Rogers，Adv.Funct.Mater.2005，15，30.

[0183] Y.Sun，S.Kim，I.Adesida，J.A.Rogers，Appl.Phys.Lett.2005，87，083501.[0184] Y.Sun，H.-S.Kim，E.Menard，S. Kim，G.Chen，I.Adesida，R.Dettmer，R.Cortez，A. Tewksbury，J.A.Rogers，Appl.Phys.Lett.，submitted.

[0185] R.H.Reuss，B.R.Chalamala，A.Moussessian，M.G.Kane，A.Kumar，D.C.Zhang，J.A.Rogers，M.Hatalis，D.Temple，G.Moddel，B.J.Eliasson，M.J.Estes，J.Kunze，E.S.Handy，E.S.Harmon，D.B.Salzman，J.M.Woodall，M.A.Alam，J.Y.Murthy，S.C.Jacobsen，M.Olivier，D.Markus，P.M.Campbell，E.Snow，Proc.IEEE2005，39，1239.[0186] D.C.Duffy，C.McDonald，O.J.A.Schueller，G.M.Whitesides，Anal.Chem.1998，70，4974.

[0187] S.M.Sze，Semiconductor Devices，Physics and Technology(Wiley，New York，1985).

[0188] G.Eftekhari，Phys.Status Solidi A-Appl.Res.1993，140，189.

[0189] H.-I.Chen，C.-K.Hsiung，Y.-I Chou，Semicond.Sci.Technol.2003，18，620.[0190] S.Forment，M.Biber，R.L.van Meirhaeghe，W.P.Leroy，A.Türüt，Semicond. Sci.Technol.2004，19，1391.

[0191] L.Stephen，S.E.Butner，Gallium Arsenide Digital Intergrated Circuit Design.(McGraw-Hill，New York，1990).

[0192] 1R.H.Reuss，B.R.Chalamala，A.Moussessian，M.G.Kane，A.Kumar，D.C.Zhang，J.A.Rogers，M.Hatalis，D.Temple，G.Moddel，B.J.Eliasson，M.J.Estes，J.Kunze，E.SHandy，E.S.Harmon，D.B.Salzman，J.M.Woodall，M.A.Alam，J.Y.Murthy，S.C.Jacobsen，M.Olivier，D.Markus，P.M.Campbell，and E.Snow，Proc.IEEE39，1239(2005).[0193] 2K.Nomura，H.Ohta，A.Takagi，T.Kamiya，M.Hirano，and H.Hosono，Nature 432，488(2004).

[0194] 3D.B.Mitzi，L.L.Kosbar，C.E.Murray，M.Copel，and A.Afzali，Nature428，299 (2004).

[0195] 4S.Ucjikoga，MRS Bull.27，881(2002).

[0196] 5X.Duang，C.Niu，V.Sahi，J.Chen，J.W.Parce，S.Empedocles，and J.L.Goldman，Nature 425，274(2003).

[0197] 6R.S.Friedman，M.C.McAlpine，D.S.Ricketts，D.Ham，and C.M.Lieber，Nature434，1085(2005).

[0198] 7E.Menard，K.J.Lee，D.-Y.Khang，R.G.Nuzzo，and J.A.Rogers，Appl.Phys.Lett.84，5398(2004).

[0199] 8E.Menard，R.G.Nuzzo，and J.A.Rogers，Appl.Phys.Lett.86，093507(2005).[0200] 9Z.-T.Zhu，E.Menard，K.Hurley，R.G.Nuzzo，and J.A.Rogers，Appl.Phys.Lett.86，133507(2005).

[0201] 10Y.Sun，S.Kim，I.Adesida，and J.A.Rogers，Appl.Phys.Lett.87，083501(2005).[0202] 11Y.Sun，and J.A.Rogers，J.A.Nano Lett.4，1953 (2004).

[0203] 12Y.Sun，D.-Y.Khang，F.Hua，K.Hurley，R.G.Nuzzo，and J.A.Rogers，Adv.Funct.Mater.15，30(2005).

[0204] 13A.S.Sedra，and K.C.Smith，Microelectronic Circuits (Oxford University Press，NewYork，1998).

[0205] 14L.Stephen，and S.E.Butner，Gallium Arsenide Digital Intergrated Circuit Design(McGraw-Hill，New York，1990).

[0206] 15M.C，Lau，Small Signal Equivalent Circuit Extraction from a Gallium ArsenideMESFET device(M.S.thesis，Virginia Polytechnic Institution and State University，Blacksburg，VA，1997).

[0207] 16L.B.Freund，Intl.J.Solids Struct.37，85(2000).

[0208] 17C.P.Kuo，S.K.Vong，R.M.Cohen，and G.B.Stringfellow，J.Appl.Phys.57，5428(1985).

[0209] 1X.Duan，C.Niu，V.Sahi，J.Chen，J.W.Parce，S.Empedocles，J.L.Goldman，Nature425，274(2003).

[0210] 2Y.Huang，X.Duan，Q.Wei，C.M.Lieber，Science 291，630(2001).

[0211] 3M. A.Meitl，Y.Zhou，A.Gaur，S.Jeon，M.L.Usrey，M.S.Strano，J.A.Rogers，NanoLett.4，No.9 1643(2004).

[0212] 4R.S.Friedman，Nature434，1085(2005).

[0213] 5E.Menard，K.J.Lee，D.-Y.Khang，R.G.Nuzzo and J.A.Rogers，Appl.Phys.Lett.84，5398(2004).

[0214] 6E.Menard，R.G.Nuzzo and J.A.Rogers，Appl.Phys.Lett.86，(2005).[0215] 7Z.-T.Zhu，E.Menard，K.Hurley，R.G.Nuzzo，J.A.Rogers，Appl.Phys.Lett.86，133507(2005).

[0216] 8Y.Sun，S.Kim，I.Adesida，J.A.Rogers，Appl.Phys.Lett.87，083501(2005).[0217] 9K.J.Lee，M.J.Motala，M.A.Meitl，W.R.Childs，E.Menard，A.K.Shim，J.A.Rogers，R.G.Nuzzo，Adv.Mater.17，2332(2005).

[0218] 10M.A.Meitl，Z.-T.Zhu，V.Kumar，K.J.Lee，X.Feng，Y.Y.Huang，I.Adesida，R.G.Nuzzo，and J.A.Rogers，Nat.Mater.5，33(2006).

[0219] 11D.Y.Khang，H.Jiang，Y.Huang and J.A.Rogers，Science 311，208(2006).[0220] 12S.R.Forrest，Nature 428，911(2004).

[0221] 13J.A.Rogers，K.E.Paul，R.J.Jackman，G.M.Whitesides，Appl.Phys.Lett.70，2658(1997).

[0222] 14S.Sze.，Semiconductor Devices：Physics and Technology 2nd ed.(Wiley，New York，2002)，pp.190-192.

[0223] R.Reuss et al.Proc.IEEE.2005，39，1239.

[0224] J.A.Rogers，Z.Bao，K.Baldwin，A.Dodabalapur，B.Crone，V.R.Raju，V.Kuck，H.Katz，K.Amundson，J.Ewing，P.Drzaic，Proc.Nat.Acad.Sci.2001，98，4835.[0225] (a)J.H.Sch n，S.Berg，C.Kloc，B.Batlogg，Science 2000，287，1022.(b)A.Dodabalapur，L.Torsi，H.E.Katz，Science 1995，268，270.

[0226] B.S.Ong，Y.Wu，P.Liu，S.Gardner，J.Am.Chem.Soc.2004，126，3378.[0227] S.R.Forrest，Nature，2004，428，911.

[0228] C.R.Kagan，D.B.Mitzi，C.D.Dimitrakopoulos，Science 1999，286，945.[0229] X.Duan，C.Niu，V.Sahi，J.Chen，J.W.Parce，S.Empedocles，J.L.Goldman，Nature，2003，425，274.

[0230] J.Kwon，D.Kim，H.Cho，K.Park，J.Jung，J.Kim，Y.Park，T.Noguchi，IEEE Trans.Electron.2005，466，7.

[0231] K.Lee，M.J.Motala，M.A.Meitl，W.R.Childs，E.Menard，A.K.Shim，J.A.Rogers，R.G.Nuzzo，Adv.Mater.2005，17，2336.

[0232] Z.Zhu，E.Menard，K.Hurley，R.G.Nuzzo，J.A.Rogers，App.Phys.Lett.2005，86，133507.

[0233] M.A.Meitl，Z.Zhu，V.Kumar，K.Lee，X.Feng，Y.Huang，R.G.Nuzzo，J.A.Rogers，Nature Mater.2006，5，33.

[0234] D.Khang，H.Jiang，Y.Huang，J.A.Rogers，Science，2006，311，208.[0235] Y.Sun，S.Kim，I.Adesida，J.A.Rogers，App. Phys. Lett. 2005，87，083501.[0236] K.Lee，Dr.J.Lee，H.Hwang，J.A.Rogers，R.G.Nuzzo，Small 2005，1，1164.[0237] (a) GaN and related Materials (Eds.：S.J.Pearton)，Gordon and Breach，New York，1997.(b)Group III Nitride Semiconductor Compounds(Eds.：B.Gil)，Clarendon，Oxford，1998.

[0238] (a)U.Mishra，P.Parikh，Y.Wu，Proc.IEEE.2002，90，1022.(b)S.J.Pearton，J.C.Zolper，R.J.Shul，F.Ren，J.Appl.Phys.1999，86，1.(c)S.C.Jain，M.Willander，J.Narayan，R. Van Overstraeten，J.Appl.Phys.2000，87，965.

[0239] M.A.Khan，A.Bhattari，J.N.Kuznia，and D.T.Olson，App. Phys.Lett. 1993，63，1214.

[0240] Typical Si anisotropic etch ratios in TMAH and H20 mixtures are reported from 12to 50 in the direction <110>/<111>.Please see to the following references；(a)Fundamentals of Microfabrication，(Ed：M.Madou)，CRC Press，New York，1997.(b)D.L.Kendall，Ann.Rev.Mater.Sci.1979，9，373.

[0241] V.Kumar，L.Zhou，D.Selvanathan，and i.Adesida，J. Appl. Phys. 2002，92，1712.

[0242] Silicon Processing for the VLSI Era，Vol.1：Process Technology，(Ed：S.Wolf，R.N.Tauber) Lattice Press，1999.

[0243] 关于引用部分以及变动的说明

[0244] 以下参考文献涉及自组装技术，这些技术可以被应用到本发明方法中，通过接触印刷和/或溶液印刷技术转移、组装以及互连可印刷半导体元件，以及此处通过引用的方式将其纳入：(1)″Guided molecularself-assembly：a review of recent efforts″，Jiyun C Huie SmartMater.Struct.(2003)12，264-271；(2)″Large-ScaleHierarchical Organization of Nanowire Arrays for IntegratedNanosystems″，Whang，D.；Jin，S.；Wu，Y.；Lieber，C.M.NanoLett.(2003)3(9)，1255-1259；(3) ″ Directed Assembly ofOne-Dimensiona.l Nanostructures into Functional Networks ″，YuHuang，Xiangfeng Duan，Qingqiao Wei，and Charles M.Lieber，Science(2001)291，630-633；以及(4)″Electric-fielda ssistedassembly and alignment of metallic nanowires″，Peter A.Smithet al.，Appl.Phys.Lett.(2000)77(9)，1399-1401.

[0245] 所有涉及该应用的参考资料，例如，包括公开的或授权的专利或等效物的专利文本；专利申请出版物；未公布的专利申请；以及非专利文献类文本，或其他来源的材料；此处都以援引的方式被纳入，尽管分别以援引的方式被纳入，但纳入的程度以每个资料至少部分与本申请相互一致为限。 (例如，参考，部分不一致的引用通过对该引用中部分不一致部分以外的内容以援引的方式纳入)

[0246] 自此，任何一个附录或多个附录以援引的方式纳入作为本说明书和/或附图的一部分。

[0247] 此处使用了术语“包括”和“被包括”，它们被解释用作说明所述特征、整体、步骤、或所指组件的存在，但不排除存在或附加的一个或更多个其他特征，整体、步骤、组件，或者这些的组合。还要提到的是本发明的各个分开的实施方案中，术语“包括”或“被包括”可选地可以由语法上相似的术语来替换，例如由“由......组成”或“基本由......组成”，借以描述那些没有必要扩展的其他实施方案。

[0248] 已经通过参考各种具体的以及优选的实施方案和技术对本发明作了描述。然而，应该理解的是可以进行很多变化以及修改，但都落在本发明的旨意和范围内。对于本领域普通技术人员来说很明显的是，除在此具体描述以外的成分、方法、设备、设备元件、材料、工艺以及技术，也可以用于实践本发明，作为此处充分公开而不必求助于不恰当的实验。所有本领域公知的与此处公开的成分、方法、设备、设备元件、材料、工艺以及技术在功能上等价的事物都有意于被本发明涵盖在内。当公开范围时，意指包括所有次范围以及每个值，如同被分别阐述它们一样。本发明不受限于所公开的实施方案，包括任何在附图中显示的或在说明书示例化的，这些示例化的以例子或例证的方式给出，不构成限制。本发明的范围只由权利要求书来限定。

标题	发布/更新时间	阅读量
基于电子束蒸发设备的自动换靶装置	2020-05-11	699
电子束蒸发镀膜膜厚均匀性的修正方法	2020-05-14	334
电子束蒸发器、涂布设备和涂布方法	2020-05-13	327
基于电子束蒸发的双钨坩埚结构	2020-05-13	240
材料表面改性用电子束蒸发金属离子源	2020-05-15	993
磁偏转电子束蒸发源	2020-05-11	258
一种电子束蒸发式真空镀膜机	2020-05-12	481
电子束蒸发源装置	2020-05-13	209
电子束蒸发器	2020-05-11	954
磁偏转电子束蒸发源	2020-05-13	910

可印刷半导体结构以及相关制造和组装方法

可印刷半导体结构以及相关制造和组装方法

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：