一种高压晶体管及其制备方法
阅读：80发布：2023-02-26
专利汇可以提供一种高压晶体管及其制备方法专利检索，专利查询，专利分析的服务。并且本 发明 提供一种高压晶体管及其制备方法，该制备方法至少包括以下步骤：在 半导体 衬底中的高压阱区上 自下而上 依次沉积形成栅 氧 化物层、第一多晶 硅 层及 多晶硅 间介质层；去除部分或全部多晶硅间介质层；制作第二多晶硅层；制作源区和漏区；沉积 刻蚀 阻挡层和绝缘膜层，所述刻蚀阻挡层和绝缘膜层 覆盖 所述第二多晶硅层、源区及漏区；分别制作暴露第二多晶硅层、源区及漏区的 接触 孔。本发明通过去除第一多晶硅层上的部分或全部多晶硅间介质层，之后制作接触孔于第二多晶硅层上，高压晶体管中起作用的多晶硅厚度为第一多晶硅层厚度与第二多晶硅层厚度的总和，这样就有效地增大了多晶硅层的厚度，更好地满足高压晶体管耐压能 力 和驱 动能 力等性能的要求。，下面是一种高压晶体管及其制备方法专利的具体信息内容。
1.一种高压晶体管的制备方法，其特征在于，所述制备方法至少包括步骤：
1)在半导体衬底中的高压阱区上自下而上依次沉积形成栅氧化物层、第一多晶硅层及多晶硅间介质层；
2)采用刻蚀工艺去除所述第一多晶硅层上的部分多晶硅间介质层；
3)在所述步骤2)获得的结构表面沉积第二多晶硅层，并在第一多晶硅层和第二多晶硅层两侧形成侧墙；
4)在所述第一多晶硅层和第二多晶硅层两侧的高压阱区内离子注入形成源区和漏区；
5)在所述半导体衬底上依次沉积刻蚀阻挡层和绝缘膜层，所述刻蚀阻挡层和绝缘膜层覆盖所述第二多晶硅层、源区及漏区；
6)刻蚀所述刻蚀阻挡层和绝缘膜层，分别形成暴露所述第二多晶硅层、源区及漏区的第一接触孔、第二接触孔及第三接触孔，在所述接触孔中填塞导电材料后获得高压晶体管。
2.根据权利要求1所述的高压晶体管的制备方法，其特征在于：采用化学气相沉积方法制备形成所述第一多晶硅层和第二多晶硅层。
3.根据权利要求2所述的高压晶体管的制备方法，其特征在于：沉积形成的第一多晶硅层的厚度为1～1000埃，第二多晶硅层的厚度为100～2000埃。
4.根据权利要求1所述的高压晶体管的制备方法，其特征在于：所述多晶硅间介质层为三层的叠层结构，其中，所述叠层结构的最下层和最上层为二氧化硅，所述叠层结构的中间层为氮化硅；所述多晶硅间介质层中每一层的厚度为10～100埃。
5.根据权利要求1所述的高压晶体管的制备方法，其特征在于：形成所述源区和漏区的步骤包括：先在第一多晶硅层和第二多晶硅层两侧的高压阱区内离子注入形成轻掺杂区，然后在所述轻掺杂区内离子注入形成重掺杂源区和漏区。
6.根据权利要求1所述的高压晶体管的制备方法，其特征在于：采用干法刻蚀刻蚀阻挡层和绝缘膜层，所述刻蚀阻挡层为氮化物层，所述绝缘膜层为硅酸盐玻璃。
7.一种高压晶体管，其特征在于，所述高压晶体管至少包括：
半导体衬底；
高压阱区，形成于所述半导体衬底中；
栅氧化物层，沉积于所述高压阱区上；
第一多晶硅层，沉积于所述栅氧化物层上；
多晶硅间介质层，形成于所述第一多晶硅层上；
第二多晶硅层，沉积于所述第一多晶硅层和多晶硅间介质层上；
侧墙，形成于所述第一多晶硅层和第二多晶硅层两侧；
源区和漏区，离子注入于所述第一多晶硅层和第二多晶硅层两侧的高压阱区内；
刻蚀阻挡层，覆盖于所述第二多晶硅层、源区及漏区上；
绝缘膜层，覆盖于整个半导体衬底上；
第一接触孔、第二接触孔及第三接触孔，分别形成于所述第二多晶硅层、源区及漏区上。
8.根据权利要求7所述的高压晶体管，其特征在于：第一多晶硅层的厚度为1～1000埃，第二多晶硅层的厚度为100～2000埃。
9.根据权利要求7所述的高压晶体管，其特征在于：所述多晶硅间介质层为三层的叠层结构，其中，所述叠层结构的最下层和最上层为二氧化硅，所述叠层结构的中间层为氮化硅，所述多晶硅间介质层中每一层的厚度为10～100埃。
一种高压晶体管及其制备方法
技术领域
背景技术
[0002] 随着集成电路制造工艺的不断进步，半导体器件的尺寸变得越来越小，对于逻辑器件而言，为了确保其运行速度，要求不断减小多晶硅栅的厚度。一般，多晶硅栅的厚度小于1000埃。但是对于非逻辑器件，比如，高压晶体管，由于其耐压能力、驱动能力等的要求，需要将多晶硅做得较厚，一般高压晶体管的多晶硅厚度需要大于1000埃。而在非易失性存储器（Non-volatile memory，NVM）中，高压晶体管是不可缺少的器件，因此，当将逻辑晶体管与高压晶体管进行集成时，在多晶硅厚度方面就产生了矛盾。
[0003] 传统制备的高压晶体管的局部结构如图1a和1b所示，其中，图1a是传统高压晶体管的俯视图；图1b是图1a沿AA’方向的剖面图，所述高压晶体管制备方法至少包括：在半导体衬底1A上依次形成栅氧化层3A、第一多晶硅层4A、多晶硅间介质层5A及第二多晶硅层6A；在第二多晶硅层6A上形成具有开口的掩膜，利用掩膜开口刻蚀所述多晶硅间介质层5A和第二多晶硅层6A直至暴露出第一多晶硅层4A的表面；在所述第一多晶硅层4A两侧的半导体衬底1A内离子注入形成源区9A和漏区10A；在第一多晶硅层4A上形成第一接触孔131A。
[0004] 在高压晶体管器件中，多晶硅间介质层5A属于寄生介质层，这种寄生介质层的存在会导致高压晶体管无法工作，因此，在现有技术中，形成第二多晶硅层6A之后需要对第二多晶硅层6A和多晶硅间介质层5A进行刻蚀，把第一接触孔131A做在第一多晶硅层4A上，这样，高压晶体管才可以正常工作，但是对器件起作用多晶硅栅的只有第一多晶硅层4A，其厚度很薄，小于1000埃，不能满足高压晶体管的对多晶硅栅厚度的要求。
[0005] 因此，提供一种具有更厚多晶硅栅厚度的高压晶体管是本领域技术人员需要解决的课题。
发明内容
[0006] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高压晶体管及其制备方法，用于解决现有技术中高压晶体管的多晶硅厚度太薄的问题。
[0007] 为实现上述目的及其他相关目的，本发明提供一种高压晶体管及其制备方法，所述制备方法至少包括步骤：
[0008] 1）在半导体衬底中的高压阱区上自下而上依次沉积形成栅氧化物层、第一多晶硅层及多晶硅间介质层；
[0009] 2）采用刻蚀工艺去除所述第一多晶硅层上的部分或全部多晶硅间介质层；
[0010] 3）在所述步骤2）获得的结构表面沉积第二多晶硅层，并在第一多晶硅层和第二多晶硅层两侧形成侧墙；
[0011] 4）在所述第一多晶硅层和第二多晶硅层两侧的高压阱区内离子注入形成源区和漏区；
[0012] 5）在所述半导体衬底上依次沉积刻蚀阻挡层和绝缘膜层，所述刻蚀阻挡层和绝缘膜层覆盖所述第二多晶硅层、源区及漏区；
[0013] 6）刻蚀所述刻蚀阻挡层和绝缘膜层，分别形成暴露所述第二多晶硅层、源区及漏区的第一接触孔、第二接触孔及第三接触孔，在所述接触孔中填塞导电材料后获得高压晶体管。
[0015] 优选地，沉积形成的第一多晶硅层的厚度为1～1000埃，第二多晶硅层的厚度为100～2000埃。
[0017] 优选地，形成所述源区和漏区的步骤包括：先在第一多晶硅层和第二多晶硅层两侧的高压阱区内离子注入形成轻掺杂区，然后在所述轻掺杂区内离子注入形成重掺杂源区和漏区。
[0019] 本发明还提供一种高压晶体管，其特征在于，所述高压晶体管至少包括：
[0020] 半导体衬底；
[0021] 高压阱区，形成于所述半导体衬底中；
[0022] 栅氧化物层，沉积于所述高压阱区上；
[0023] 第一多晶硅层，沉积于所述栅氧化物层上；
[0024] 多晶硅间介质层，形成于所述第一多晶硅层上；
[0025] 第二多晶硅层，沉积于所述第一多晶硅层和多晶硅间介质层上；
[0026] 侧墙，形成于所述第一多晶硅层和第二多晶硅层两侧；
[0027] 源区和漏区，离子注入于所述第一多晶硅层和第二多晶硅层两侧的高压阱区内；
[0028] 刻蚀阻挡层，覆盖于所述第二多晶硅层、源区及漏区上；
[0029] 绝缘膜层，覆盖于整个半导体衬底上；
[0030] 第一接触孔、第二接触孔及第三接触孔，分别形成于所述第二多晶硅层、源区及漏区上。
[0031] 优选地，第一多晶硅层的厚度为1～1000埃，第二多晶硅层的厚度为100～2000埃。
[0032] 优选地，所述多晶硅间介质层为三层的叠层结构，其中，所述叠层结构的最下层和最上层为二氧化硅，所述叠层结构的中间层为氮化硅，所述多晶硅间介质层中每一层的厚度为10～100埃。
[0033] 本发明还提供另一种高压晶体管，其特征在于，所述高压晶体管至少包括：
[0034] 半导体衬底；
[0035] 高压阱区，形成于所述半导体衬底中；
[0036] 栅氧化物层，沉积于所述高压阱区上；
[0037] 第一多晶硅层，沉积于所述栅氧化物层上；
[0038] 第二多晶硅层，沉积于所述第一多晶硅层上；
[0039] 侧墙，形成于所述第一多晶硅层和第二多晶硅层两侧；
[0040] 源区和漏区，离子注入于所述第一多晶硅层和第二多晶硅层两侧的高压阱区内；
[0041] 刻蚀阻挡层，覆盖于所述第二多晶硅层、源区及漏区上；
[0042] 绝缘膜层，覆盖于整个半导体衬底上；
[0043] 第一接触孔、第二接触孔及第三接触孔，分别形成于所述第二多晶硅层、源区及漏区上。
[0044] 如上所述，本发明的高压晶体管及其制备方法，具有以下有益效果：通过将第一多晶硅层上的多晶硅间介质层部分或完全去除，之后制作第一接触孔于第二多晶硅层上，这样，高压晶体管中起作用的多晶硅厚度为第一多晶硅层厚度与第二多晶硅层厚度的总和。本发明提供的高压晶体管制备方法有效地增大了多晶硅的厚度，更好地满足了高压晶体管耐压能力和驱动能力等性能的要求。
附图说明
附图说明
[0045] 图1a为现有技术的高压晶体管结构俯视图。
[0046] 图1b为现有技术的高压晶体管沿AA’方向的剖面示意图。
[0047] 图2a为本发明高压晶体管结构俯视图。
[0048] 图2b～2c为本发明的高压晶体管沿AA’方向的剖面示意图。
[0049] 图2d～2k为本发明高压晶体管制备流程结构正视图。
[0050] 元件标号说明
[0051] 1,1A 半导体衬底
[0052] 2 高压阱区
[0053] 3,3A 栅氧化物层
[0054] 4,4A 第一多晶硅层
[0055] 5,5A 多晶硅间介质层
[0056] 6,6A 第二多晶硅层
[0057] 7 侧墙
[0058] 8 轻掺杂区
[0059] 9,9A 源区
[0060] 10,10A 漏区
[0061] 11 刻蚀阻挡层
[0062] 12 绝缘膜层
[0063] 13 接触孔
[0064] 131,131A 第一接触孔
[0065] 132 第二接触孔
[0066] 133 第三接触孔
具体实施方式
[0067] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0068] 请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0069] 实施例一
[0070] 请参阅附图2a～2k，本发明提供一种高压晶体管的制备方法，所述制备方法至少包括以下步骤：
[0071] 首先进行步骤1），如图2d所示，在半导体衬底1中的高压阱区2上自下而上依次沉积形成栅氧化物层3、第一多晶硅层4及多晶硅间介质层5。
[0072] 其中，所述半导体衬底1为硅衬底或SOI衬底等一切可以支持形成高压晶体管的半导体衬底。本实施中，所述半导体衬底1为硅衬底。
[0073] 所述栅氧化物层3形成于半导体衬底1中的高压阱区2上，优选地，所述栅氧化物层3采用热氧化的方法，在干燥氧气气氛中升温直接在半导体衬底1表面上氧化形成。所述栅氧化物层3可以采用单层的二氧化硅。
[0074] 优选地，采用化学气相沉积方法制备形成所述第一多晶硅层4和多晶硅间介质层5，沉积形成的第一多晶硅层4的厚度为1～1000埃。本实施例中，所述第一多晶硅层4的厚度为800埃。可选地，所述多晶硅间介质层5为三层的叠层结构，其中，所述叠层结构的最下层和最上层为二氧化硅，所述叠层结构的中间层为氮化硅，所述多晶硅间介质层5中每一层的厚度为10～100埃。本实施例中，所述多晶硅间介质层5中每一层的厚度为30埃。
[0075] 然后进行步骤2），采用刻蚀工艺去除所述第一多晶硅层4上的部分或全部多晶硅间介质层5，得到的结构如图2e和2f所示，其中，图2e是去除全部多晶硅间介质层5后的结构示意图；图2f是去除部分多晶硅间介质层5后的结构示意图。
[0076] 在高压晶体管制备工艺中，形成于高压晶体管中的所述多晶硅间介质层5是寄生介质层，该介质层的存在会导致高压晶体管无法正常工作，因此，在形成第二多晶硅层6之前，需要将所述第一多晶硅层4上的部分或全部多晶硅间介质层5去除掉。本实施例中，采用干法刻蚀工艺去除所述第一多晶硅层4上的部分或全部多晶硅间介质层5。
[0077] 接着进行步骤3），在所述步骤2）获得的结构表面沉积第二多晶硅层6，并在第一多晶硅层4和第二多晶硅层6两侧形成侧墙7，如图2g所示。
[0078] 采用化学气相沉积方法制备形成所述第二多晶硅层6，制备形成的第二多晶硅层6的厚度为100～2000埃，本实施例中，第二多晶硅层6的厚度为1000埃。形成第二多晶硅层6后，所述第一多晶硅层4和第二多晶硅层6形成高压晶体管的栅极结构。
[0079] 由此可以看出，本发明制备的高压晶体管的多晶硅厚度为第一多晶硅层4和第二多晶硅层6的厚度之和，而传统的制备方法制备的高压晶体管中起作用的多晶硅厚度仅仅为第一多晶硅层4的厚度，因此，本发明的高压晶体管中多晶硅厚度远远大于传统的高压晶体管中多晶硅厚度，也就具有更好的工作性能。
[0080] 本实施例中，具体形成侧墙7的方法如下：先利用化学气相沉积法在半导体衬底1和栅极结构上形成一氮化硅层，当然也可以形成是氮化硅-二氧化硅-氮化硅的叠层结构，之后采用回蚀法刻蚀这一氮化硅层，形成侧墙7。
[0081] 接着进行步骤4），在所述第一多晶硅层4和第二多晶硅层6两侧的高压阱区2内离子注入形成源区9和漏区10，如图2h所示。
[0082] 形成所述源区9和漏区10的步骤包括：先在第一多晶硅层4和第二多晶硅6层两侧的高压阱区2内离子注入形成轻掺杂区8，然后在所述轻掺杂区8内离子注入形成重掺杂源区9和漏区10。具体地，是在形成所述侧墙7之前，先以所述第一多晶硅层4和第二多晶硅层6形成的栅极结构为掩膜，向该栅极结构两侧的高压阱区2内注入掺杂离子，形成轻掺杂区8；之后形成侧墙7，这时，再以栅极结构和侧墙7为掩膜，向轻掺杂区8中继续进行离子注入，形成重掺杂源区9和重掺杂漏区10，从重掺杂源区9和重掺杂漏区10即可分别引出源极和漏极。其中，所述轻掺杂区8具有延伸到栅极结构下方高压阱区2的延伸区，如图2h所示。
[0083] 再进行步骤5），在所述半导体衬底1上依次沉积刻蚀阻挡层11和绝缘膜层12，所述刻蚀阻挡层11和绝缘膜层12覆盖所述第二多晶硅层6、源区9及漏区10。
[0084] 如图2i所示，所述刻蚀阻挡层11为氮化物层，所述绝缘膜层12为硅酸盐玻璃。本实施例中，所述刻蚀阻挡层11为氮化硅。
[0085] 最后进行步骤6），刻蚀所述刻蚀阻挡层11和绝缘膜层12，分别形成暴露所述第二多晶硅6层、源区9及漏区10的第一接触孔131、第二接触孔132及第三接触孔133，在所述接触孔13中填塞导电材料后获得高压晶体管，形成的高压晶体管结构如图2j和图2k所示，其中，图2j是去除全部多晶硅间介质层后形成的高压晶体管整体结构图；图2k是去除部分多晶硅间介质层后形成的高压晶体管整体结构图。
[0086] 具体形成第一接触孔131、第二接触孔132及第三接触孔133的步骤为：在所述绝缘膜层12上旋涂光刻胶（未予以图示），并将所述光刻胶图形化，以图形化光刻胶为掩膜，对所述刻蚀阻挡层11和绝缘膜层12进行刻蚀，形成第二多晶硅层接触孔、源区接触孔及漏区接触孔，这些接触孔分别定义为第一接触孔131、第二接触孔132及第三接触孔133。形成的第一接触孔131，如图2a、2b和2c所示，其中，2b和2c是图2a沿AA’方向的剖面示意图，具体地，图2b是全部去除多晶硅间介质层5后第一接触孔131制作在第二多晶硅层6上的高压晶体管局部结构示意图；图2c是部分去除多晶硅间介质层5后第一接触孔131制作在第二多晶硅层6上的高压晶体管局部结构示意图。与传统高压晶体管中第一接触孔131A不同，本发明的第一接触孔131制作在第二多晶硅层6上，而传统的第一接触孔131A制作在第一多晶硅层4A上，这就意味着两种高压晶体管中参与工作的多晶硅层厚度是明显不同的，本发明高压晶体管的多晶硅层厚度可以更好地满足性能的要求。
[0087] 实施例二
[0088] 本发明还提供一种高压晶体管，该高压晶体管可以由实施例一所述的制备方法制备获得，如图2k所示，该高压晶体管至少包括：
[0089] 半导体衬底1；
[0090] 高压阱区2，形成于所述半导体衬底中1；
[0091] 栅氧化物层3，沉积于所述高压阱区2上；
[0092] 第一多晶硅层4，沉积于所述栅氧化物层3上；
[0093] 多晶硅间介质层5，形成于所述第一多晶硅层上4；
[0094] 第二多晶硅层6，沉积于所述第一多晶硅层4和多晶硅间介质层5上；
[0095] 侧墙7，形成于所述第一多晶硅层4和第二多晶硅层6两侧；
[0096] 源区9和漏区10，离子注入于所述第一多晶硅层4和第二多晶硅层6两侧的高压阱区2内；
[0097] 刻蚀阻挡层11，覆盖于所述第二多晶硅层6、源区9及漏区10上；
[0098] 绝缘膜层12，覆盖于整个半导体衬底1上；
[0099] 第一接触孔131、第二接触孔132及第三接触孔133，分别形成于所述第二多晶硅层6、源区9及漏区10上。
[0100] 优选地，沉积形成的第一多晶硅层4的厚度为1～1000埃。本实施例中，所述第一多晶硅层4的厚度为800埃。可选地，所述多晶硅间介质层5为三层的叠层结构，其中，所述叠层结构的最下层和最上层为二氧化硅，所述叠层结构的中间层为氮化硅，所述多晶硅间介质层5中每一层的厚度为10～100埃。本实施例中，所述多晶硅间介质层5中每一层的厚度为30埃。
[0101] 制备形成的第二多晶硅层6的厚度为100～2000埃，本实施例中，第二多晶硅层6的厚度为1000埃。形成第二多晶硅层6后，所述第一多晶硅层4和第二多晶硅层6形成高压晶体管的栅极结构。
[0102] 实施例三
[0103] 本发明还提供另一种高压晶体管，该高压晶体管可以由实施例一所述的制备方法制备获得，如图2j所示，其至少包括：
[0104] 半导体衬底1；
[0105] 高压阱区2，形成于所述半导体衬底1中；
[0106] 栅氧化物层3，沉积于所述高压阱区2上；
[0107] 第一多晶硅层4，沉积于所述栅氧化物层3上；
[0108] 第二多晶硅层6，沉积于所述第一多晶硅层4上；
[0109] 侧墙7，形成于所述第一多晶硅层4和第二多晶硅层6两侧；
[0110] 源区9和漏区10，离子注入于所述第一多晶硅层4和第二多晶硅层6两侧的高压阱区2内；
[0111] 刻蚀阻挡层11，覆盖于所述第二多晶硅层6、源区9及漏区10上；
[0112] 绝缘膜层12，覆盖于整个半导体衬底1上；
[0113] 第一接触孔131、第二接触孔132及第三接触孔133，分别形成于所述第二多晶硅层6、源区9及漏区10上。
[0114] 本实施例与实施例二的区别在于，本实施例是将多晶硅间介质层5完全去除，高压晶体管中无多晶硅间介质层5，当高压晶体管工作时，参与工作的多晶硅层的厚度仍是第一多晶硅层4和第二多晶硅层6的厚度之和。除了无多晶硅间介质层5，本实施例的高压晶体管中其他结构与实施例二相同。
[0115] 优选地，沉积形成的第一多晶硅层4的厚度为1～1000埃。本实施例中，所述第一多晶硅层4的厚度为800埃。
[0116] 制备形成的第二多晶硅层6的厚度为100～2000埃，本实施例中，第二多晶硅层6的厚度为1000埃。形成第二多晶硅层6后，所述第一多晶硅层4和第二多晶硅层6形成高压晶体管的栅极结构。
[0117] 综上所述，本发明提供一种高压晶体管及其制备方法，该制备方法通过将第一多晶硅层上的多晶硅间介质层部分或完全去除，之后制作第一接触孔于第二多晶硅层上，这样，高压晶体管中起作用的多晶硅厚度为第一多晶硅层厚度与第二多晶硅层厚度的总和。本发明提供的高压晶体管制备方法有效地增大了多晶硅的厚度，更好地满足了高压晶体管耐压能力和驱动能力等性能的要求。
[0118] 所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0119] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 干法刻蚀方法 | 2020-05-11 | 402 |
| 一种干法刻蚀设备 | 2020-05-12 | 1000 |
| 一种干法刻蚀设备及刻蚀方法 | 2020-05-13 | 78 |
| 干法刻蚀设备的下部电极基台及干法刻蚀设备 | 2020-05-13 | 22 |
| 干法刻蚀装置 | 2020-05-11 | 167 |
| 基板干法刻蚀装置 | 2020-05-12 | 310 |
| 一种干法刻蚀设备 | 2020-05-12 | 692 |
| 干法刻蚀方法 | 2020-05-11 | 217 |
| 一种干法刻蚀设备 | 2020-05-12 | 973 |
| 干法刻蚀方法 | 2020-05-11 | 452 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈