【技术领域】
[0001] 本
发明涉及
半导体器件制造技术领域，特别地，涉及一种沟槽式
肖特基二极管及其制作方法。【背景技术】
[0002] 功率二极管是
电路系统的关键部件，广泛适用于在高频逆变器、数码产品、发
电机、电视机等民用产品和卫星接收装置、导弹及飞机等各种先进武器控制系统和仪器仪表设备的军用场合。功率二极管正向着两个重要方向拓展：(1)向几千万乃至上万安培发展，可应用于高温
电弧风洞、
电阻焊机等场合；(2)反向恢复时间越来越短，呈现向超快、超软、超耐用方向发展，使自身不仅用于整流场合，在各种
开关电路中有着不同作用。为了满足低功耗、高频、高温、小型化等应用要求对其的耐压、导通电阻、开启压降、反向恢复特性、高温特性等越来越高。
[0003] 通常应用的有普通
整流二极管、肖特基二极管、PIN二极管。它们相互比较各有特点:肖特基整
流管具有较低的通态压降，较大的漏
电流，反向恢复时间几乎为零。而PIN快恢复整流管具有较快的反向恢复时间，但其通态压降很高。
[0004] 沟槽式肖特基二极管,在该器件中,通过
电场耗尽作用改变了电场强度分布,将电场强度的最大值从
肖特基结位置转移到了
硅的内部, 有效地抑制了反向
偏压下出现的肖特基势垒降低效应,从而减小了肖特基结的反向
漏电流；另一方面,沟槽式肖特基二极管还可以降低有源区中电场强度的最大值,从而实现二极管反向击穿
电压的增加,因此,在保证维持同样
击穿电压的前提下,可以使用比较高掺杂浓度的
外延层,从而实现较低的正向导通电压。然而，如何提高沟槽式肖特基二极管的器件性能是一个重要的课题。【发明内容】
[0005] 本发明提出了沟槽式肖特基二极管及其制作方法，提高了器件性能。
[0006] 一种沟槽式肖特基二极管，其包括N型衬底、形成于所述N型衬底表面的N型外延层、形成于所述N型外延层中的多个沟槽、形成于每个沟槽内表面的
氧化层、形成于所述沟槽中且设置于所述氧化层表面的
多晶硅、形成于相邻的两个沟槽之间的N型外延层表面的P型注入区域、形成于所述氧化层、及所述多晶硅及所述P型注入区域上的金属层。
[0007] 在一种实施方式中，所述沟槽包括第一部分及位于所述第一部分上方的第二部分，所述第二部分的沟槽宽度大于所述第一部分的沟槽宽度，所述氧化层形成于所述第一部分沟槽的内表面及所述第二部分的沟槽中。
[0008] 在一种实施方式中，所述多晶硅位于所述第一部分的沟槽中，所述金属层延伸至所述第二部分的沟槽中。
[0009] 在一种实施方式中，所述P型注入区连接相邻的两个沟槽的第二部分中的氧化层。
[0010] 在一种实施方式中，所述P型注入区包括第一区域与第二区域，所述第二区域位于所述第一区域上方，所述第二区域连接所述相邻的两个沟槽的第二部分中的氧化层，所述第一区域位于所述相邻的两个沟槽的第一部分之间。
[0011] 一种沟槽式肖特基二极管的制作方法，其包括如下步骤：
[0012] 提供N型衬底，在所述N型衬底表面形成N型外延层，在所述N 型外延层表面制备氧化层；
[0013] 在所述第一氧化层表面形成第一
光刻胶，并对所述第一光刻胶进行光刻，形成掩膜；
[0014] 利用所述第一光刻胶形成的掩膜对所述第一氧化层进行湿法
刻蚀；
[0015] 利用所述第一光刻胶及所述第一氧化层作为掩膜对所述N型外延层进行
干法刻蚀形成位于所述N型外延层中的多个沟槽，去除第一光刻胶；
[0016] 对所述N型外延层进行热氧化从而在所述多个沟槽表面形成第二氧化层；
[0017] 在所述多个沟槽中且所述第二氧化层表面形成多晶硅，去除第一氧化层；
[0018] 在所述多个沟槽之间的N型外延层表面进行P型
离子注入形成P 型注入区域；及[0019] 在所述P型注入区域、所述第二氧化层及所述多晶硅上形成金属层。
[0020] 在一种实施方式中，在所述多个沟槽中形成多晶硅，去除第一氧化层的步骤包括：
[0021] 在所述多个沟槽中及沟槽之间的N型外延层表面形成多晶硅层；及
[0022] 干法蚀刻所述沟槽之间的N型外延层表面的多晶硅层及所述第一氧化层从而去除所述沟槽之间的N型外延层表面的多晶硅层及所述第一氧化层并获得所述位于沟槽中的多晶硅。
[0023] 在一种实施方式中，所述沟槽包括第一部分及位于所述第一部分上方的第二部分，所述第二部分的沟槽宽度大于所述第一部分的沟槽宽度，所述第二氧化层形成于所述第一部分沟槽的内表面及所述第二部分的沟槽中。
[0024] 在一种实施方式中，所述多晶硅位于所述第一部分的沟槽中，所述金属层延伸至所述第二部分的沟槽中，所述P型注入区连接相邻的两个沟槽的第二部分中的第二氧化层。
[0025] 在一种实施方式中，所述P型注入区包括第一区域与第二区域，所述第二区域位于所述第一区域上方，所述第二区域连接所述相邻的两个沟槽的第二部分中的第二氧化层，所述第一区域位于所述相邻的两个沟槽的第一部分之间。
[0026] 本发明沟槽式肖特基二极管在传统的沟槽式肖特基二极管结构
基础上，在沟槽之间进行离子注入形成P型注入区域形成欧姆
接触。与传统沟槽式肖特基二极管相比，在相同电压下本发明器件中的最大场强仍在器件的下部沟槽的底部边缘，但最大场强的值有降低，沟槽之间的
欧姆接触受到P型注入区域保护提高耐压能
力，所以器件的击穿电压增大。在器件未击穿之前漏电流出现在沟槽和欧姆接触位置，但本发明沟槽式肖特基二极管和传统沟槽式肖特基二极管相比，不同位置处的电场强度值都有所下降，所以可以有效地减弱肖特基势垒降低效应，从而实现更低的漏电流。
【
附图说明】
[0027] 为了更清楚地说明本发明
实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
[0028] 图1是本发明沟槽式肖特基二极管的结构示意图。
[0029] 图2是图1所示沟槽式肖特基二极管的制作方法的
流程图。
[0030] 图3-图10是图2所示制作方法的各步骤的结构示意图。
[0031] 【主要元件符号说明】
[0032] 沟槽式肖特基二极管100；N型衬底101；N型外延层102；沟槽 103；氧化层104、111；多晶硅105；P型注入区域106；金属层107；第一部分1031；第二部分1032；第一区域1061；第二区域1062步骤S1～S8
【具体实施方式】
[0033] 下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0034] 请参阅图1，图1是本发明沟槽式肖特基二极管100的结构示意图。所述沟槽式肖特基二极管100包括N型衬底101、形成于所述N 型衬底101表面的N型外延层102、形成于所述N型外延层102中的多个沟槽103、形成于每个沟槽103内表面的氧化层104、形成于所述沟槽103中且设置于所述氧化层104表面的多晶硅105、形成于相邻的两个沟槽103之间的N型外延层102表面的P型注入区域106、及形成于所述氧化层104、所述多晶硅105及所述P型注入区域106上的金属层107。
[0035] 所述沟槽103包括第一部分1031及位于所述第一部分1031上方的第二部分1032，所述第二部分1032的沟槽宽度大于所述第一部分 1031的沟槽宽度，所述氧化层104形成于所述第一部分1031沟槽的内表面及所述第二部分1032的沟槽中。
[0036] 所述多晶硅105位于所述第一部分1031的沟槽中，所述金属层 107延伸至所述第二部分1032的沟槽中。
[0037] 所述P型注入区106连接相邻的两个沟槽103的第二部分1032中的氧化层104。所述P型注入区106包括第一区域1061与第二区域 1062，所述第二区域1062位于所述第一区域1061上方，所述第二区域1062连接所述相邻的两个沟槽103的第二部分1032中的氧化层
104，所述第一区域1061位于所述相邻的两个沟槽103的第一部分1031 之间。
[0038] 请参阅图2-图10，图2是图1所示沟槽式肖特基二极管100的制作方法的流程图，图3-图10是图2所示制作方法的各步骤的结构示意图。所述沟槽式肖特基二极管100的制作方法包括以下步骤S1～S8。
[0039] 步骤S1，请参阅图3，提供N型衬底101，在所述N型衬底101 表面形成N型外延层102，在所述N型外延层102表面制备第一氧化层111。所述第一氧化层111为
二氧化硅层。
[0040] 步骤S2，请参阅图4，在所述第一氧化层111表面形成第一光刻胶，并对所述第一光刻胶进行光刻，形成掩膜。
[0041] 步骤S3，请参阅图5，利用所述第一光刻胶形成的掩膜对所述第一氧化层111进行湿法刻蚀，从而在所述第一氧化层111中形成多个贯穿所述第一氧化层111的沟槽刻蚀窗口112。
[0042] 步骤S4，请参阅图6，利用所述第一光刻胶及所述第一氧化层111 作为掩膜对所述N型外延层102进行干法刻蚀形成位于所述N型外延层102中的多个沟槽103，去除第一光刻胶。
[0043] 步骤S5，请参阅图7，对所述N型外延层102进行热氧化从而在所述多个沟槽103表面形成第二氧化层(即所述氧化层104)。
[0044] 步骤S6，在所述多个沟槽103中且所述第二氧化层104表面形成多晶硅，去除第一氧化层111。具体地，请参阅图8及图9，所述步骤 S6包括：
[0045] 在所述多个沟槽103中及沟槽103之间的N型外延层102表面形成多晶硅层；及[0046] 干法蚀刻所述沟槽103之间的N型外延层102表面的多晶硅层及所述第一氧化层111从而去除所述沟槽103之间的N型外延层102表面的多晶硅层及所述第一氧化层111并获得所述位于沟槽103中的多晶硅105。
[0047] 步骤S7，请参阅图10，在所述多个沟槽103之间的N型外延层 102表面进行P型离子注入形成P型注入区域106。
[0048] 步骤S8，请参阅图1，在所述P型注入区域106、所述第二氧化层104及所述多晶硅105上形成金属层107。
[0049] 本发明沟槽式肖特基二极管100在传统的沟槽式肖特基二极管结构基础上，在沟槽103之间进行离子注入形成P型注入区域106形成欧姆接触。与传统沟槽式肖特基二极管相比，在相同电压下本发明器件中的最大场强仍在器件的下部沟槽103的底部边缘，但最大场强的值有降低，沟槽103之间的欧姆接触受到P型注入区域106保护提高耐压能力，所以器件的击穿电压增大。在器件未击穿之前漏电流出现在沟槽103和欧姆接触位置，但本发明沟槽式肖特基二极管100和传统沟槽式肖特基二极管相比，不同位置处的电场强度值都有所下降，所以可以有效地减弱肖特基势垒降低效应，从而实现更低的漏电流。
[0050] 以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
