集成电路装置、非接触/接触电子装置以及移动信息终端专利检索-接触专利权专利检索查询-专利查询网

集成电路装置、非接触/接触 电子装置以及移动信息终端

阅读：628发布：2021-10-26

专利汇可以提供集成电路装置、非接触/接触电子装置以及移动信息终端专利检索，专利查询，专利分析的服务。并且一种半导体集成电路 (U2)，其包括天线端子 (LA、LB)、整流电路(B1)、电源电压端子(VDD)、并联稳压电路(B2)、以及串联稳压电路(B3)，当内部电源线(VDDA)的电压上升至第一设定电压(V1)以上时，并联稳压电路(B2)对下拉晶体管(M1)流过下拉电流 (I1)。在内部电源线(VDDA)的电压降低至第二设定电压(V2)以下时，串联稳压电路(B3)对上拉晶体管(M2)流过上拉电流(I2)。第一设定电压(V1)的电压电平设定为高于上述第二设定电压(V2)的电压电平。从而防止两个稳压电路(B2、B3)的工作竞争。具有接触型工作模式和非接触型工作模式且向内部电路供给稳定的电源电压。，下面是集成电路装置、非接触/接触电子装置以及移动信息终端专利的具体信息内容。

权利要求

1.一种半导体集成电路装置，其特征在于，包括：
天线端子，其能够与天线连接；
整流电路，其通过对供给到上述天线端子的高频信号进行整流来向内部电源线输出直流电压；
电源电压端子，其能够供给来自外部的电源电压；
并联稳压电路，其包括连接于上述内部电源线和接地电位之间的下拉晶体管，当上述内部电源线的电压上升至第一设定电压以上时使下拉电流流过上述下拉晶体管；以及串联稳压电路，其包括连接于上述电源电压端子和上述内部电源线之间的上拉晶体管，当上述内部电源线的电压降低至第二设定电压以下时使上拉电流流过上述上拉晶体管，
上述第一设定电压的电压电平被设定为高于上述第二设定电压的电压电平。
2.根据权利要求1所述的半导体集成电路装置，其特征在于，
上述并联稳压电路还包括：连接于上述内部电源线和上述接地电位之间的第一分压电路；响应该第一分压电路的分压输出和第一基准电压来控制上述下拉晶体管的输入端子的第一运算放大器；
上述串联稳压电路还包括：连接于上述内部电源线和上述接地电位之间的第二分压电路；响应该第二分压电路的分压输出和第二基准电压来控制上述上拉晶体管的输入端子的第二运算放大器。
3.根据权利要求2所述的半导体集成电路装置，其特征在于，
上述下拉晶体管是N沟道MOS晶体管，上述上拉晶体管是P沟道MOS晶体管。
4.一种半导体集成电路装置，其特征在于，包括：
天线端子，其能够与天线连接；
整流电路，其通过对供给到上述天线端子的高频信号进行整流来向内部电源线输出直流电压；
电源电压端子，其能够供给来自外部的电源电压；
并联稳压电路，其包括连接于上述内部电源线和接地电位之间的下拉晶体管，在上述内部电源线的电压上升至第一设定电压以上时使下拉电流流过上述下拉晶体管；
串联稳压电路，其包括连接于上述电源电压端子和上述内部电源线之间的上拉晶体管，当上述内部电源线的电压降低至第二设定电压以下时使上拉电流流过上述上拉晶体管；以及
控制电路，其与上述并联稳压电路和上述串联稳压电路相连接，
在上述并联稳压电路和上述串联稳压电路同时工作时，上述控制电路能够将上述第一设定电压的电压电平控制在高于上述第二设定电压的电压电平的电平上。
5.根据权利要求4所述的半导体集成电路装置，其特征在于，
上述并联稳压电路还包括：连接于上述内部电源线和上述接地电位之间的第一分压电路；响应该第一分压电路的分压输出和第一基准电压来控制上述下拉晶体管的输入端子的第一运算放大器；
上述串联稳压电路还包括：连接于上述内部电源线和上述接地电位之间的第二分压电路；响应该第二分压电路的分压输出和第二基准电压来控制上述上拉晶体管的输入端子的第二运算放大器。
6.根据权利要求5所述的半导体集成电路装置，其特征在于，
上述控制电路用于检测是否向上述天线端子供给上述高频信号，
上述控制电路响应上述高频信号的上述供给的检测结果来控制上述串联稳压电路的上述第二分压电路，从而能够将上述第二设定电压的电压电平控制在低于上述第一设定电压的电压电平的电平上。
7.根据权利要求5所述的半导体集成电路装置，其特征在于，
上述控制电路用于检测是否向上述电源电压端子供给上述电源电压，
上述控制电路响应上述电源电压的上述供给的检测结果来控制上述并联稳压电路的上述第一分压电路，从而能够将上述第一设定电压的电压电平控制在高于上述第二设定电压的电压电平的电平上。
8.根据权利要求5所述的半导体集成电路装置，其特征在于，
上述控制电路用于检测是否向上述天线端子供给上述高频信号，上述控制电路还用于检测是否向上述电源电压端子供给上述电源电压，
上述控制电路响应上述高频信号的上述供给的检测结果来控制上述串联稳压电路的上述第二分压电路，从而能够将上述第二设定电压的电压电平控制在低于上述第一设定电压的电压电平的电平上，
上述控制电路响应上述电源电压的上述供给的检测结果来控制上述并联稳压电路的上述第一分压电路，从而能够将上述第一设定电压的电压电平控制在高于上述第二设定电压的电压电平的电平上。
9.根据权利要求8所述的半导体集成电路装置，其特征在于，
上述下拉晶体管是N沟道MOS晶体管，上述上拉晶体管是P沟道MOS晶体管。
10.一种非接触/接触电子装置，内置有天线、能够供给来自外部的电源电压的接触端子、以及半导体集成电路装置，其特征在于，
上述半导体集成电路装置是权利要求1～9中任一项所述的半导体集成电路装置。
11.一种移动信息终端，包括对数据进行处理的数据处理电路、输入由上述数据处理电路处理的上述数据的数据输入装置、以及显示由上述数据处理电路处理的上述数据的显示装置，其特征在于，
上述移动信息终端内置有权利要求10所述的非接触/接触电子装置。

说明书全文

集成电路装置、非接触/接触 电子装置以及移动信息终端

技术领域

[0001] 本发明涉及半导体集成电路装置和使用该装置的非接触/接触电子装置以及移动信息终端，尤其涉及适于具有非接触工作模式和接触工作模式并将稳定的电源电压供给到内部电路的技术。

背景技术

[0002] 在金融等领域普遍使用如下这样的接触型IC卡：在卡内部内置有具有中央处理单元(CPU：Central Processing Unit)和存储器等功能的半导体集成电路装置且在卡表面上具有该半导体集成电路装置的接触端子。

[0003] 该接触型IC卡具有利用CPU等管理存储器的写入、擦除以及读出并具有加密处理功能等，从而实现接触型IC卡的高安全性能。在实现这样功能的CPU等中，由于以往的半导体工艺的精细化而元件耐压降低，供给到CPU的电源电压被限制成不超过该元件耐压的电平。为此，通常通过限制电源电压端子的电压电平的稳压电路对CPU供给电源电压。

[0004] 另一方面，在交通等领域利用不具有电池等电源而是利用由天线接收的电磁波来生成用于进行工作的电源电压来进行工作的非接触型IC卡。该非接触型IC卡利用来自读写器(询问器)的电磁波的调制而接收发送的输入数据，对接收的输入数据进行信号处理来生成输出输出数据。利用与该输出数据响应的天线端子之间的负载变动来调制电磁波，将输出数据发送到读写器(询问器)。

[0005] 与接触型IC卡相同，非接触型IC卡中也同样为了实现上述功能而搭载有CPU、存储器等，对CPU等必须供给被限制成不得超过其构成元件的元件耐压的电源电压。

[0006] 在下述专利文献1中，记载了解决搭载于非接触型IC卡的串联稳压器中负载变动的补偿电流产生与读写器的通信品质变差、而搭载于非接触型IC卡的并联稳压器的电流抵消了负载调制电路的电流变化这一问题的方法。根据下述专利文献1记载的方法，在非接触型IC卡向读写器发送时，串联稳压器进行工作而并联稳压器停止，除了向读写器发送之外的时间，串联稳压器停止而并联稳压器进行工作。

[0007] 兼具有接触型IC卡的功能和非接触型IC卡的功能的双路IC卡也开始普及。该双路IC卡响应其工作状态选择从作为接触端子的电源电压端子经稳压电路而供给的电源电压和利用天线接收的电磁波所生成的电源电压中任一种。所选择的电源电压被供给到搭载于双路IC卡内部的CPU等内部电路。因此，利用经电源电压端子或天线而供给的功率，双路IC卡的内部电路可同时实现接触型IC卡的功能和非接触型IC卡的功能。

[0008] 另外，在下述专利文献2中记载了在兼具有接触型IC卡的功能和非接触型IC卡的功能的组合卡中、在接触模式下所使用的作为接触端子的电源端子在非接触模式下成为通电状态导致发生从接触端子泄露功率这一问题的方法。即，在非接触模式下产生接触端子的泄露时，在非接触模式下的工作时，对电源端子施加了比IC芯片内部高的电压，则产生IC芯片受到电冲击这样的问题。因此，下述专利文献2记载的方法是在接触端子与组合卡的内部电路之间连接信号开关，并在作为电源端子的接触端子与组合卡的内部电路之间连接电源开关，在非接触模式的工作时，将信号开关和电源开关关断。由此，在非接触模式的工作时，可以将所有接触端子与组合卡的内部电路电绝缘。

[0009] 专利文献1：国际公开号WO 2005/072065A2公报

[0010] 专利文献2：日本特开2000-113148号公报

发明内容

[0011] 本发明人在本发明之前从事兼具有接触型IC卡的功能和非接触型IC卡的功能的双路IC卡中所搭载的半导体集成电路的研究、开发，该接触型IC卡利用从作为接触端子的电源电压端子供给的电源电压进行工作，该非接触型IC卡利从天线接收的电磁波所产生的电源电压进行工作。

[0012] 在该研究开发中，本发明人对在搭载于双路IC卡的半导体集成电路的稳压器进行如下的研究。

[0013] 首先，在通过将从作为接触端子的电源电压端子供给的电源电压限制为预定的电压电平来生成内部电路的电源电压的稳压电路(接触用稳压电路)中，采用在半导体集成电路中通常利用的串联稳压电路。另外，在通过将对由天线接收的电磁波整流而成的电压限制为预定的电压电平来生成内部电源电压的稳压电路(非接触用的稳压电路)中，采用并联稳压器。

[0014] 接触用串联稳压电路在内部电源电压未到达预定的电压电平时，从电源电压端子供给较大的上拉电流来提高内部的电源电压地进行工作。但是，接触用串联稳压电路在内部电源电压超过了预定电压电平时，通过降低从电源电压端子供给的上拉电流来降低内部电源电压地进行工作。

[0015] 另外，非接触用串联稳压电路在内部电源电压未到达预定的电压电平时，不从内部电源线向接地电位流入下拉电流。但是，在内部电源电压到达预定的电压电平时，从内部电源线向接地电位流入较大的下拉电流来施加负反馈以降低内部的电源电压的电平，从而维持预定电压电平地进行工作。

[0016] 但是，本发明人发现，在搭载于双路IC卡的半导体集成电路中内置的接触用串联稳压电路和非接触用稳压电路都存在根据情况不同而发生工作的竞争导致无端浪费功耗这样的问题。

[0017] 这是由于，在内部电源为相同电压电平的状态下，接触用串联稳压电路从电源电压端子供给较大的上拉电流，同时，非接触用稳压电路从内部的电源线向接地电位流入下拉电流。结果，接触用串联稳压电路的内部电源线的上拉工作与非接触用稳压电路的内部电源线的下拉工作相抵消。

[0018] 尤其是在非接触用稳压电路的限制电平比接触用串联稳压电路的限制电平低时，接触用串联稳压电路和非接触用稳压电路完全竞争，而浪费较大的功耗。而且，本发明人发现，这样的竞争工作不仅导致耗电的增大，还可能导致上述专利文献2中所记载的那样的非接触型IC卡的通信性能的变差。

[0019] 本发明是鉴于以上在本发明之前本发明人的研究结果而做成的。

[0020] 因此，本发明的目的在于在兼具有接触型工作模式和非接触型工作模式的半导体集成电路中可向内部电路供给稳定的电源电压，该接触型工作模式是利用从作为接触端子的电源电压端子供给的电源电压进行工作，该非接触型工作模式是利从天线接收的电磁波所产生的电源电压进行工作。

[0021] 本发明的上述及其他目的和新特征，将通过本说明书的记载和附图而得以清楚。

[0022] 简要说明本申请公开的发明中的代表性技术方案，如下所示。

[0023] 即，本发明的代表性实施方式的半导体集成电路(U2)包括：

[0024] 天线端子(LA、LB)，其能够与天线(L1)连接；

[0025] 整流电路(B1)，其通过对供给到上述天线端子(LA、LB)的高频信号进行整流来对内部电源线(VDDA)输出直流电压；

[0026] 电源电压端子(VDD)，其能够供给来自外部的电源电压；

[0027] 并联稳压电路(B2)，其包括连接于上述内部电源线(VDDA)和接地电位(VSS)之间的下拉晶体管(M1)，在上述内部电源线(VDDA)的电压上升至第一设定电压(V1)以上时使下拉电流流过下拉晶体管(I1)；

[0028] 串联稳压电路(B3)，其包括连接于上述电源电压端子(VDD)和上述内部电源线(VDDA)之间的上拉晶体管(M2)，当上述内部电源线(VDDA)的电压降低至第二设定电压(V2)以下时使上拉电流流过上述上拉晶体管(I2)，

[0029] 上述第一设定电压(V1)的电压电平应被设定或能被设定为高于上述第二设定电压(V2)的电压电平(参照图3、图5、图11、图13)。

[0030] 简要说明根据本申请公开的发明中具有代表性的技术方案所得到的效果，如下所示。

[0031] 即，在兼具有接触型工作模式和非接触型工作模式的半导体集成电路中能够向内部电路供给稳定的电源电压。

附图说明

[0032] 图1是表示内置有本发明第一实施方式的半导体集成电路装置的非接触电子装置的构成的图。

[0033] 图2是表示搭载了内置有本发明第一实施方式的半导体集成电路装置的非接触电子装置的移动电话和读写器的图。

[0034] 图3是表示图1所示的半导体集成电路所含有的电源电路的详细构成的图。

[0035] 图4是表示图3所示的电源电路的流入接触用串联稳压电路的上拉MOS晶体管的上拉电流及流入非接触用并联稳压电路的下拉MOS晶体管的下拉电流与内部电源线的电压的依赖性的关系。

[0036] 图5是表示图1所示的半导体集成电路所含有的本发明第二实施方式的电源电路的另一详细构成的图。

[0037] 图6是表示图5所示的电源电路的流入接触用串联稳压电路的上拉MOS晶体管的上拉电流及流入非接触用并联稳压电路的下拉MOS晶体管的下拉电流与内部电源线的电压的依赖性的关系。

[0038] 图7是表示图5所示的电源电路的接触用串联稳压电路所含有的分压电路的具体构成的图。

[0039] 图8是表示包含图5所示的本发明第二实施方式的电源电路的图1所示的半导体集成电路装置的工作波形的图。

[0040] 图9是表示包含图5所示的本发明第二实施方式的电源电路的图1所示的半导体集成电路装置的另一工作波形的图。

[0041] 图10是表示包含图5所示的本发明第二实施方式的电源电路的图1所示的半导体集成电路装置的又一工作波形的图。

[0042] 图11是表示图1所示的半导体集成电路所含有的本发明第三实施方式的电源电路的又一详细构成的图。

[0043] 图12是表示图11所示的电源电路的流入接触用串联稳压电路的上拉MOS晶体管的上拉电流及流入非接触用并联稳压电路的下拉MOS晶体管的下拉电流与内部电源线的电压的依赖性的关系。

[0044] 图13是表示图1所示的半导体集成电路所含有的本发明第四实施方式的电源电路的不同的详细构成的图。

[0045] 图14是表示图13所示的电源电路的流入接触用串联稳压电路的上拉MOS晶体管的上拉电流及流入非接触用并联稳压电路的下拉MOS晶体管的下拉电流与内部电源线的电压的依赖性的关系。

具体实施方式

[0046] 《代表性实施方式》

[0047] 首先，说明本申请公开的技术方案中代表性实施方式的概要。在该代表性实施方式的概要说明中，标注括号而参照的附图标记仅是表示例示包含于标记了该附图标记的构成要素的概念。

[0048] (1)本发明的代表性实施方式的半导体集成电路(U2)包括：

[0049] 天线端子(LA、LB)，其能够与天线(L1)连接；

[0050] 整流电路(B1)，其通过对供给到上述天线端子(LA、LB)的高频信号进行整流来对内部电源线(VDDA)输出直流电压；

[0051] 电源电压端子(VDD)，其能够供给来自外部的电源电压；

[0052] 并联稳压电路(B2)，其包括连接于上述内部电源线(VDDA)和接地电位(VSS)之间的下拉晶体管(M1)，在上述内部电源线(VDDA)的电压上升至第一设定电压(V1)以上时使下拉电流流过下拉晶体管(I1)；

[0053] 串联稳压电路(B3)，其包括连接于上述电源电压端子(VDD)和上述内部电源线(VDDA)之间的上拉晶体管(M2)，当上述内部电源线(VDDA)的电压降低至第二设定电压(V2)以下时使上拉电流流过上述上拉晶体管(I2)，

[0054] 上述第一设定电压(V1)的电压电平被设定为高于上述第二设定电压(V2)的电压电平。(参照图3)

[0055] 根据上述实施方式，在具有接触型工作模式和非接触型工作模式的半导体集成电路装置中，能够向内部电路供给稳定的电源电压。

[0056] 优选的实施方式中，上述并联稳压电路(B2)还包括连接于上述内部电源线(VDDA)和上述接地电位(VSS)之间的第一分压电路(B5)、和响应该第一分压电路(B5)的分压输出和第一基准电压(VR1)来控制上述下拉晶体管(M1)的输入端子的第一运算放大器(A1)。

[0057] 上述串联稳压电路(B3)还包括连接于上述内部电源线(VDDA)和上述接地电位(VSS)之间的第二分压电路(B6)、和响应该第二分压电路(B6)的分压输出和第二基准电压(VR2)来控制上述上拉晶体管(M2)的输入端子的第二运算放大器(A2)(参照图3)。

[0058] 根据更优选的实施方式，上述下拉晶体管(M1)是N沟道MOS晶体管，上述上拉晶体管(M2)是P沟道MOS晶体管(参照图3)。

[0059] (2)本发明的另一观点的代表性实施方式的半导体集成电路装置(U2)包括：

[0060] 天线端子(LA、LB)，其能够与天线(L1)连接；

[0061] 整流电路(B1)，其通过对供给到上述天线端子(LA、LB)的高频信号进行整流来对内部电源线(VDDA)输出直流电压；

[0062] 电源电压端子(VDD)，其能够供给来自外部的电源电压；

[0063] 并联稳压电路(B2)，其包括连接于上述内部电源线(VDDA)和接地电位(VSS)之间的下拉晶体管(M1)，在上述内部电源线(VDDA)的电压上升至第一设定电压(V1)以上时使下拉电流流过下拉晶体管(I1)；

[0064] 串联稳压电路(B3)，其包括连接于上述电源电压端子(VDD)和上述内部电源线(VDDA)之间的上拉晶体管(M2)，当上述内部电源线(VDDA)的电压降低至第二设定电压(V2)以下时使上拉电流流过上述上拉晶体管(I2)；

[0065] 控制电路(B4、B7)，其与上述并联稳压电路(B2)和上述串联稳压电路(B3)连接，[0066] 在上述并联稳压电路(B2)和上述串联稳压电路(B3)同时工作时，上述控制电路(B4、B7)能够将上述第一设定电压(V1)的电压电平控制成高于上述第二设定电压(V2)的电压电平的电平(参照图5、图11、图13)。

[0067] 根据上述实施方式，在具有接触型工作模式和非接触型工作模式的半导体集成电路装置中，能够向内部电路供给稳定的电源电压。

[0068] 优选的实施方式中，上述并联稳压电路(B2)还包括连接于上述内部电源线(VDDA)和上述接地电位(VSS)之间的第一分压电路(B5)、和响应该第一分压电路(B5)的分压输出和第一基准电压(VR1)来控制上述下拉晶体管(M1)的输入端子的第一运算放大器(A1)。

[0069] 上述串联稳压电路(B3)还包括连接于上述内部电源线(VDDA)和上述接地电位(VSS)之间的第二分压电路(B6)、和响应该第二分压电路(B6)的分压输出和第二基准电压(VR2)来控制上述上拉晶体管(M2)的输入端子的第二运算放大器(A2)(参照图3)。

[0070] 另一优选实施方式是上述控制电路(B4、B7)用于检测向上述天线端子(LA、LB)供给上述高频信号，

[0071] 上述控制电路(B4、B7)响应上述高频信号的上述供给的检测结果来控制上述串联稳压电路(B3)的上述第二分压电路(B6)，从而能够将上述第二设定电压(V2)的上述电压电平控制成低于上述第一设定电压(V1)的上述电压电平的电平(参照图5、图6)。

[0072] 另一更优选实施方式是上述控制电路(B4、B7)用于检测向上述电源电压端子(VDD)供给上述电源电压，

[0073] 上述控制电路(B4、B7)响应上述电源电压的上述供给的检测结果来控制上述并联稳压电路(B2)的上述第一分压电路(B5)，从而能够将上述第一设定电压(V1)的上述电压电平控制成高于上述第二设定电压(V2)的上述电压电平的电平(参照图11、图12)。

[0074] 更优选实施方式是上述控制电路(B4、B7)用于检测向上述天线端子(LA、LB)供给上述高频信号，上述控制电路(B4、B7)还用于检测向上述电源电压端子(VDD)供给上述电源电压，

[0075] 上述控制电路(B4、B7)响应上述高频信号的上述供给的检测结果来控制上述串联稳压电路(B3)的上述第二分压电路(B6)，从而能够将上述第二设定电压(V2)的上述电压电平控制成低于上述第一设定电压(V1)的上述电压电平，

[0076] 上述控制电路(B4、B7)响应上述电源电压的上述供给的检测结果来控制上述并联稳压电路(B2)的上述第一分压电路(B5)，从而能够将上述第一设定电压(V1)的上述电压电平控制成高于上述第二设定电压(V2)的上述电压电平(参照图13、图14)。

[0077] 更优选实施方式是上述下拉晶体管(M1)是N沟道MOS晶体管，上述上拉晶体管(M2)是P沟道MOS晶体管(参照图13)。

[0078] (3)本发明的代表性实施方式的非接触/接触电子装置(U1、U15)，包括：天线(L1)、能够供给来自外部的电源电压的电源电压端子(U10)、和半导体集成电路装置(U2)，[0079] 上述半导体集成电路装置(U2)是上述(1)、(2)中所述的半导体集成电路装置。

[0080] (4)本发明的代表性实施方式的移动信息终端(U12)，包括对数据进行处理的数据处理电路、输入由上述数据处理电路处理的上述数据的数据输入装置、和显示由上述数据处理电路处理的上述数据的显示装置。

[0081] 上述移动信息终端可内置有上述(3)所述的非接触/接触电子装置(U1、U15)。

[0082] 《实施方式的说明》

[0083] 以下，详细说明实施方式。在用于说明具体实施方式的所有附图中，对同样构件标注相同附图标记，省略其重复说明。

[0084] (第一实施方式)

[0085] 《非接触电子装置和半导体集成电路装置的构成》

[0086] 图1是表示本发明第一实施方式的内置有半导体集成电路装置U2的非接触电子装置U1的构成的图。

[0087] 在图1中，非接触电子装置U1内置有天线L1、电容C1、半导体集成电路装置U2、外部接触端子U10。由天线L1和电容C1的并联连接构成的谐振电路与来自读写器的电磁波的RF 频率谐振。该谐振电容C1考虑了天线L1的寄生电容等而调整，因此也未必一定与谐振电路连接。

[0088] 半导体集成电路装置U2具有电源电路U3、内部电路U4、用于连接天线L1的天线端子LA、LB。与外部接触端子U10连接的电源电压端子VDD、接线端子VSS和信号输入输出端子PIO。施加于外部接触端子U10的电源电压端子VDD和接地端子VSS之间的电源电压可由搭载于移动电话等移动信息终端的电池供给。

[0089] 图2是表示搭载了内置有本发明一个实施方式的半导体集成电路装置U2的非接触电子装置U1的移动电话U12和读写器U11的图。在此，作为移动信息终端的一个例子，表示具有折叠型壳体的移动电话U12，但其壳体形状、功能不特别限定，也可以是可移动的音乐播放器等。

[0090] 在图2中，作为移动信息终端的移动电话U12包括折叠型壳体U13、配置于壳体U13的主体内侧表面且输入数据的输入装置U14、在壳体U13的内部配置于输入装置U14的背面侧等的非接触电子装置U15。图2中虽然未图示，在壳体13的盖的内侧表面配置有液晶显示装置(LCD)。在壳体U13的内部配置有用于利用声音或数据进行通信的收发电路和数据处理电路。因此，对数据处理电路输入输出的数据等显示于液晶显示装置(LCD)。非接触电子装置U15能够以可装卸的形式内置于移动电话U12中。

[0091] 图2所示的非接触电子装置U15是图1所示的非接触电子装置U1，具有半导体集成电路装置U2、天线L1、电容C1和形成外部接触端子U10的金属端子。用于接收来自和非接触电子装置U15进行数据收发的外部的读写器U11的电磁波的天线L1由印刷电路板的布线等形成的螺旋形状线圈构成，与外部接触的接触端子U10由非接触电子装置U1的表面上的金属端子形成。图1所示的非接触电子装置U1具有与半导体集成电路装置U2的电源电压端子VDD、接地端子VSS和信号输入输出端子PIO连接的外部接触端子U10，经这些端子与移动信息终端所具有的数据处理电路等连接。由此，非接触电子装置U15的内部电路的数据可通过输入装置U14的操作而显示于液晶显示装置(LCD)。

[0092] 虽然没有特别限定，但由于公知的半导体集成电路装置的制造技术，半导体集成电路装置U2形成有单晶硅等那样的一个半导体基板上。

[0093] 搭载有非接触电子装置U15的移动信息终端U12在置于读写器U11附近时，无论是否对移动电话U12通入电源，在其与读写器U11之间进行数据的收发。接收来自读写器U11的电磁波的天线L1在一对天线端子LA、LB之间输出高频的交流信号。此时，高频交流信号的一部分由信息信号(数据)所调制。

[0094] 《电源电路的构成及工作》

[0095] 图1所示的半导体集成电路装置U2所含有的电源电路U3由整流电路B1、非接触用并联稳压电路B2、接触用串联稳压电路B3、检测电路B4构成。优选的实施方式中，平滑电容与电源电路U3的整流电路B1的输出端子连接，限制高频信号的输出电压变动。

[0096] 该电源电路U3具有以下功能。

[0097] 在未从电源电压端子VDD供给电源电压的状态下，对天线端子LA、LB供给高频信号时，由非接触用并联稳压电路B2将从天线端子LA、LB供给的高频信号生成并受限的电压供给到内部电源线VDDA。另一方面，在从电源电压端子VDD供给电源电压的状态下，天线端子LA、LB不供给高频信号时，由接触用串联稳压电路B3将由电源电压端子VDD供给的电源电压限制成预定电压电平而成的电压供给到内部电源线VDDA。在从电源电压端子VDD供给电源电压的状态下，且天线端子LA、LB也供给高频信号时，利用从电源电压端子VDD供给的电源电压和由从天线端子LA、LB供给的高频信号生成的电压这二者生成用于使内部电路U4工作的稳定的电源电压。此时，非接触用并联稳压电路B2和接触用串联稳压电路B3二者进行工作。在从天线端子LA、LB供给的功率小于从电源电压端子VDD供给的电源电压时，由接触用串联稳压电路B3限制的电源电压供给到内部电源线VDDA。在从天线端子LA、LB供给的功率大于从电源电压端子VDD供给的电源电压时，由非接触用并联稳压电路B2限制的电源电压供给到内部电源线VDDA。

[0098] 检测电路B4具有检测是否从天线端子LA、LB供给高频信号的功能。因此，检测电路B4检测出从天线端子LA、LB供给高频信号而生成检测信号S1。该检测信号S1用于非接触用并联稳压电路B2的工作状态和接触用串联稳压电路B3的工作状态的控制等。

[0099] 将从内部电源线VDDA供给的电压作为电源电压进行工作的内部电路U4由接收电路U5、发送电路U6、信号处理电路U7、存储器U8、I/O电路U9构成。接收电路U5对与由配置于非接触端子装置U1的天线L1接收的交流信号重叠的信息信号进行解调，将解调得到的数字信息信号供给到信号处理电路U7。发送电路U6与从信号处理电路U7输出的数字信号的信息信号响应而利用信息信号对从天线L1发送的交流信号进行调制。读写器U11与来自天线L1的经调制后的电磁波响应而接收来自信号处理电路U7的信息信号。存储器U8用于从读写器U11向信号处理电路U7发送的信息数据的存储和从信号处理电路U7向读写器U11发送的信息数据的存储等。

[0100] 信号处理电路U7也可以经I/O电路U9、信号输入输出端子PIO和接触端子U10执行与外部装置的信号传送。经信号输入输出端子PIO执行信号传送时，内部电路U4利用从接触端子U10的电源电压端子VDD和接地端子VSS供给的电源电压进行工作。

[0101] 内部电路U4在从接触端子U10的电源电压端子VDD和接地端子VSS供给电源电压的情况下，也可以利用天线L1的交流信号与读写器U11执行信息信号的收发。

[0102] 《电源电路的详细构成》

[0103] 图3是表示图1所示的半导体集成电路U2所含有的电源电路U3的详细构成的图。

[0104] 在图3中，电源电路U3由整流电路B1、非接触用并联稳压电路B2、接触用串联稳压电路B3和检测电路B4构成。

[0105] 整流电路B1对天线LA、LB所供给的高频信号进行整流将以接地电位VSS为基准的直流电压供给到内部电源线VDDA。

[0106] 非接触用并联稳压电路B2与内部电源线VDDA连接，由分压电路B5、运算放大器A1、下拉MOS晶体管M1构成。下拉MOS晶体管M1是N沟道MOS晶体管。分压电路B5连接于内部电源线VDDA与接地端子VSS之间，分压电路B5包括分压电阻R1、R2，在分压电阻R1、R2的连接点生成的分压电压被供给到运算放大器A1的非反相输入端子(+)。基准电压源VR1与运算放大器A1的反相输入端子(-)和接地端子VSS之间连接，将与运算放大器A1的非反相输入端子(+)和反相输入端子(-)的电位差响应的输出电压供给到下拉MOS晶体管M1的栅极端子。

[0107] 通过以上构成，非接触用并联稳压电路B2与内部电源线VDDA的电压响应而控制流入到下拉MOS晶体管M1的下拉电流I1，从而限制内部电源线VDDA的电压的上升使其不超过预定的上限限制电平VCL。即，在从天线LA、LB供给过多功率时，由流入到下拉MOS晶体管M1的下拉电流I1消耗功率，从而执行负反馈，使得内部电源线VDDA的电压的上升不超过预定的上限限制电平VCL。即，该上限限制电平VCL，由VCL＝VDDA(max)＝VR1·(R1+R2)/R2的式子设定。

[0108] 另一方面，由接触端子U 10的电源电压端子VDD和接地端子VSS供给的电源电压经接触用串联稳压电路B3而供给到内部电源线VDDA。

[0109] 接触用串联稳压电路B3由分压电路B6、运算放大器A2、上拉MOS晶体管M2构成。上拉MOS晶体管M2是P沟道MOS晶体管。分压电路B6连接于内部电源线VDDA与接地端子VSS之间，分压电路B6包括分压电阻R3、R4，在分压电阻R3、R4的连接点生成的分压电压被供给到运算放大器A2的非反相输入端子(+)。基准电压源VR2与运算放大器A2的反相输入端子(-)和接地端子VSS之间连接，将与运算放大器A2的非反相输入端子(+)和反相输入端子(-)的电位差响应的输出电压供给到上拉MOS晶体管M2的栅极端子。

[0110] 通过以上构成，接触用串联稳压电路B3与内部电源线VDDA的电压响应而控制流入到上拉MOS晶体管M2的上拉电流I2，从而限制内部电源线VDDA的电压的上升使其不超过预定的上限限制电平VC。即，在内部电源线VDDA的电压较高时，减少流入到上拉MOS晶体管M2的上拉电流I2，从而执行负反馈，使得内部电源线VDDA的电压的上升不超过预定的上限限制电平VC。即，该上限限制电平VC，由VC＝VDDA(mini)＝VR2·(R3+R4)/R4的式子设定。

[0111] 检测电路B4具有检测是否从天线端子LA、LB供给高频信号的功能。因此，检测电路B4检测出从天线端子LA、LB供给高频信号而生成检测信号S1。

[0112] 在图3所示的电源电路U3中，利用检测电路B4输出的检测信号S1控制非接触用并联稳压电路B2，在从天线端子LA、LB供给高频信号时，控制非接触用并联稳压电路B2使其开始工作。

[0113] 图4是表示图3所示的电源电路U3的流经接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2及流经非接触用并联稳压电路B2的下拉MOS晶体管M1的下拉电流I1与内部电源线的电压VDDA的依赖性的关系。

[0114] 非接触用并联稳压电路B2的上限限制电平VCL设定为第一设定电源电平V1，若内部电源线VDDA的电压上升至第一设定电压电平V1以上，则向下拉MOS晶体管M1流入较大的下拉电流I1。因此，非接触用并联稳压电路B2执行负反馈，以将内部电源线VDDA的电压上升限制为作为上限限制电平VCL的第一设定电压电平V1。

[0115] 接触用串联稳压电路B3的上限限制电平VC设定为第二设定电源电平V2，若内部电源线VDDA的电压降低至第二设定电压电平V2以下，则向上拉MOS晶体管M2流入较大的上拉电流I2。因此，接触用串联稳压电路B3执行负反馈，以将内部电源线VDDA的电压降低限制为作为上限限制电平VC的第二设定电压电平V2。

[0116] 此时，作为上限限制电平VCL的第一设定电压电平V1和作为上限限制电平VC的第二设定电压电平V2都设定成比利用供给到内部电源线VDDA的电源电压进行工作的内部电路U4的最低工作电压VW高的电压值，而比构成利用供给到内部电源线VDDA的电源电压进行工作的内部电路U4的元件的元件屈服电压VN低的电压值。

[0117] 作为上限限制电平VCL的第一设定电压电平V1设定为比作为上限限制电平VC的第二设定电压电平V2高的电平。结果，防止发生如下状况，即与供给到内部电源线VDDA的同一电平的电源电压响应，向非接触用并联稳压电路B2的下拉MOS晶体管M1流入较大的下拉电流I1，同时向接触用串联稳压电路B3的上拉MOS晶体管M2流入较大的上拉电流I2。如果发生向非接触用并联稳压电路B2的下拉MOS晶体管M1流入较大的下拉电流I1，同时向接触用串联稳压电路B3的上拉MOS晶体管M2流入较大的上拉电流I2，则会产生无端的功耗浪费。因此，考虑到半导体集成电路装置U2的制造离差，将作为上限限制电平VCL的第一设定电压电平V1设定为比作为上限限制电平VC的第二设定电压电平V2高出相当于预定电压差DV1的电平。

[0118] 通过以上那样设定，在下拉MOS晶体管M1流过下拉电流时，上拉MOS晶体管M2被控制为不流过上拉电流I2的状态。因此，在从天线端子LA、LB供给用于使内部电路U4工作的足够的高频功率时，可截断接触端子U10的电源电压端子VDD的消耗电流。

[0119] 《第二实施方式》

[0120] 《电源电路的详细构成》

[0121] 图5是表示图1所示的半导体集成电路U2所含有的本发明第二实施方式的电源电路U3的另一详细构成的图。

[0122] 图5所示的电源电路U3包括图3所示的电源电路U3中含有的整流电路B1、非接触用并联稳压电路B2、接触用串联稳压电路B3和检测电路B4，还增加了控制电路B7。

[0123] 图5所示的电源电路U3中，检测电路B4也是具有检测是否从天线端子LA、LB供给高频信号的功能。因此，检测电路B4检测出从天线端子LA、LB供给高频信号而生成检测信号S1。图5所示的电源电路U3中增加的控制电路B7，与检测电路B4生成的检测信号S1响应而生成控制信号S2，根据由控制电路B7生成的控制信号S2，接触用串联稳压电路B3所含有的分压电路B6可变控制分压电阻R3、R4的电阻比。

[0124] 即，在图5所示的电源电路U3中，利用检测电路B4输出的检测信号S1控制非接触用并联稳压电路B2，在天线LA、LB供给高频信号时控制成使非接触用并联稳压电路B2开始工作。此时，控制电路B7与检测电路B4生成的检测信号S1响应而生成控制信号S2，根据由控制电路B7生成的控制信号S2，接触用串联稳压电路B3所含有的分压电路B6使分压电阻R3、R4的电阻比R3/R4从较大的值变化为较小的值。此时的接触用串联稳压电路B3的上限限制电平VC按照VC＝VDDA(mini)＝VR2·(R3+R4)/R4的式子设定为较小的值。另外，在从天线端子LA、LB不供给高频信号时，利用检测电路B4输出的检测信号S1控制非接触用并联稳压电路B2为非工作状态，此时，根据由控制电路B7生成的控制信号S2，接触用串联稳压电路B3所含有的分压电路B6使分压电阻R3、R4的电阻比R3/R4从较小的值变化为较大的值。此时的接触用串联稳压电路B3的上限限制电平VC按照VC＝VDDA(mini)＝VR2·(R3+R4)/R4的式子设定为较大的值。由此，作为接触用串联稳压电路B3的上限限制电平VC的第二设定电压电平V2被可变控制。图5所示的电源电路U3的其他构成与图3所示的电源电路U3相同。

[0125] 图6是表示图5所示的电源电路U3的流入接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2及流入非接触用并联稳压电路B2的下拉MOS晶体管M1的下拉电流I1与内部电源线VDDA的电压的依赖性的关系。

[0126] 在图6下方表示图5所示的电源电路U3的非接触用并联稳压电路B2的下拉MOS晶体管M1的下拉电流I1与内部电源线VDDA的电压的依赖性。图6下方所示的依赖性与图4下方所示的图3的电源电路U3的非接触用并联稳压电路B2的下拉MOS晶体管M1的下拉电流I1与内部电源线VDDA的电压的依赖性完全相同。

[0127] 在图6上方表示图5所示的电源电路U3的流入接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2与内部电源线VDDA的电压的依赖性。

[0128] 图6上方的虚线I2a表示在没有从天线LA、LB供给高频信号的状态下利用来自检测电路B4的检测信号S1将非接触用并联稳压电路B2控制为非工作状态时的、流入接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2与内部电源线VDDA的电压的依赖性。此时，根据由控制电路B7生成的控制信号S2，分压电路B6使分压电阻R3、R4的电阻比R3/R4设定为较大的值。此时的接触用串联稳压电路B3的上限限制电平VC按照VC＝VDDA(mini)＝VR2·(R3+R4)/R4的式子设定为较大的值。由此，作为接触用串联稳压电路B3的上限限制电平VC的第二设定电压电平V2a被设定为较大的值。例如，设定为较大值的第二设定电压电平V2a设定为与作为非接触用并联稳压电路B2的上限限制电平VCL的第二设定电压电平V1大致相同的电平。

[0129] 图6上方的实线I2b表示在有从天线LA、LB供给高频信号的状态下利用来自检测电路B4的检测信号S1将非接触用并联稳压电路B2控制为工作状态时的、流入接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2与内部电源线VDDA的电压的依赖性。此时，根据由控制电路B7生成的控制信号S2，分压电路B6使分压电阻R3、R4的电阻比R3/R4设定为较小的值。此时的接触用串联稳压电路B3的上限限制电平VC按照VC＝VDDA(mini)＝VR2·(R3+R4)/R4的式子设定为较小的值。由此，作为接触用串联稳压电路B3的上限限制电平VC的第二设定电压电平V2b被设定为较小的值。例如，设定为较小值的第二设定电压电平V2b设定为与作为非接触用并联稳压电路B2的上限限制电平VCL的第一设定电压电平V1低的电平。

[0130] 其结果，防止发生如下状况，即与供给到内部电源线VDDA的同一电平的电源电压响应，向非接触用并联稳压电路B2的下拉MOS晶体管M1流入较大的下拉电流I1，同时向接触用串联稳压电路B3的上拉MOS晶体管M2流入较大的上拉电流I2。如果发生向非接触用并联稳压电路B2的下拉MOS晶体管M1流入较大的下拉电流I1，同时向接触用串联稳压电路B3的上拉MOS晶体管M2流入较大的上拉电流I2，则会产生无端的功耗浪费。因此，考虑到半导体集成电路装置U2的制造离差，将作为上限限制电平VCL的第一设定电压电平V1设定为比作为上限限制电平VC的第二设定电压电平V2b高出相当于预定电压差DV2的电平。

[0131] 通过以上那样设定，在下拉MOS晶体管M1流过下拉电流时，上拉MOS晶体管M2被控制为不流过上拉电流I2的状态。因此，在从天线端子LA、LB供给用于使内部电路U4工作的足够的高频功率时，可截断接触端子U10的电源电压端子VDD的消耗电流。

[0132] 此时，作为上限限制电平VCL的第一设定电压电平V1和作为上限限制电平VC的第二设定电压电平V2a、V2b设定为在被内部电源线VDDA供给的电源电压下工作的内部电路U4的最低工作电压VM高的电压值，而设定为低于构成在被内部电源线VDDA供给的电源电压下工作的内部电路U4的元件的元件屈服电压VN的电压值。

[0133] 《接触用串联稳压电路的分压电路》

[0134] 图7是表示图5所示电源电路U3的接触用串联稳压电路B3所含有的分压电路B6的具体构成的图。

[0135] 图7所示的分压电路B6与图5所示的分压电路B6同样，包括分压电阻R3、R4。但是，在图7所示的分压电路B6中，分压电阻R4由两个串联电阻R5、R6和N沟道MOS晶体管M3构成。

[0136] 在图7所示的分压电路B6中，分压电阻R3的一端与内部电源线VDDA连接，分压电阻R3的另一端与分压输出端子P2和分压电阻R4的第一个串联电阻R5的一端连接，分压电阻R4的第一个串联电阻R5的另一端与分压电阻R4的第二个串联电阻R6的一端和N沟道MOS晶体管M3的漏极连接，分压电阻R4的第二个串联电阻R6的另一端和N沟道MOS晶体管M3的源极与接地端子VSS连接，N沟道MOS晶体管M3的栅极由供给到输入端子P1的控制信号控制。

[0137] 因此，在没有从天线LA、LB供给高频信号的状态下利用检测电路B4的检测信号S1将非接触用并联稳压电路B2控制为非工作状态，根据由控制电路B7生成的控制信号S2，分压电路B6使分压电阻R3、R4的电阻比R3/R4设定为较大的值，此时，供给到输入端子P1的控制信号为高电平。因此，N沟道MOS晶体管M3被控制为导通，若无视MOS晶体管的导通电阻，则分压电阻R4的电阻值只是两个串联电阻R5、R6的第一个串联电阻R5。

[0138] 相反，在从天线LA、LB供给高频信号的状态下利用检测电路B4的检测信号S1将非接触用并联稳压电路B2控制为工作状态，根据由控制电路B7生成的控制信号S2，分压电路B6使分压电阻R3、R4的电阻比R3/R4设定为较小的值，此时，供给到输入端子P1的控制信号为低电平。因此，N沟道MOS晶体管M3被控制为截止，因此分压电阻R4的电阻值为两个串联电阻R5、R6之和的值。

[0139] 《半导体集成电路装置的工作波形》

[0140] 图8是表示包含图5所示的本发明第二实施方式的电源电路U3的图1所示的半导体集成电路装置U2的工作波形的图。

[0141] 图8表示从接触端子U10的电源电压端子VDD供给了电源电压后，从天线端子LA、LB供给高频信号功率时的各部分的工作波形和工作状态。尤其是在图5所示的电源电路U3的控制电路B7中，被供给由检测电路B4生成的检测信号S1和表示图1所示的半导体集成电路装置U2的内部电路U4是否进行信号处理的控制信号S3。因此，利用与检测信号S1和控制信号S3响应而由控制电路B7生成的控制信号S2，控制图5所示的电源电路U3的接触用串联稳压电路B3的上限限制电平VC(V2a、V2b)。

[0142] 如图8所示，从接触端子U10的电源电压端子VDD供给电源电压时，由接触用串联稳压电路B3限制的电压供给到内部电源线VDDA。此时，接触用串联稳压电路B3的上限限制电平VC被控制为高电平侧的第二设定电压电平V2a。

[0143] 其后，从天线端子LA、LB供给高频信号功率时，检测电路B4检测到供给功率而使检测信号S1的极性反相，因此非接触用并联稳压电路B2开始工作。

[0144] 然而，非接触用并联稳压电路B2的上限限制电平VCL虽然控制为理想的第一设定电压电平V1，但在图8所示的例子中由于半导体元件的误差等的影响，第一设定电压电平V1在高电平侧第一设定电压电平V1x和低电平侧第一设定电压电平V1y具有离差。作为非接触用并联稳压电路B2的上限限制电平VCL的第一设定电压电平V1具有这样的离差时的内部电源线VDDA和下拉MOS晶体管M1流过的下拉电流I1以及上拉MOS晶体管M2流过的上拉电流I2的工作波形例子表示于图8。

[0145] 在此，设非接触用并联稳压电路B2的上限限制电平VCL为与接触用串联稳压电路B3的上限限制电平VC(＝V2a)相比为高电压的电平V1x时的内部电源线VDDA的电压波形为W1、上拉MOS晶体管M2流过的上拉电流I2的电压波形为W2、下拉MOS晶体管M1流过的下拉电流I1的电压波形为W3，分别予以表示。

[0146] 设非接触用并联稳压电路B2的上限限制电平VCL为与接触用串联稳压电路B3的上限限制电平VC(＝V2a)相比为低电压的电平V1y时的内部电源线VDDA的电压波形为W4、上拉MOS晶体管M2流过的上拉电流I2的电压波形为W5、下拉MOS晶体管M1流过的下拉电流I1的电压波形为W6，分别予以表示。

[0147] 非接触用并联稳压电路B2的上限限制电平VCL为与接触用串联稳压电路B3的上限限制电平VC(＝V2a)相比为高电压的电平V1x时进行如下工作。

[0148] 如图8所示，最初从接触端子U10的电源电压端子VDD供给电源电压，从而接触用串联稳压电路B3开始工作，接触用串联稳压电路B3的上拉MOS晶体管M2流过较大的上拉电流I2。但是，由于最初不从天线端子LA、LB供给高频信号的功率，因此，根据检测电路B4输出的检测信号S1，非接触用并联稳压电路B2停止工作，因此，成为非接触用并联稳压电路B2的下拉MOS晶体管M1的下拉电流I1被截断的状态。通过接触用串联稳压电路B3开始工作，内部电源线VDDA的电压电平设定为接触用串联稳压电路B3的上限限制电平VC(＝V2a)。

[0149] 其后，开始从天线LA、LB供给高频信号的功率，根据检测电路B4输出的检测信号S1，非接触用并联稳压电路B2开始工作。因此，由于非接触用并联稳压电路B2开始工作，非接触用并联稳压电路B2的下拉MOS晶体管M1流过较大的下拉电流I1。由于非接触用并联稳压电路B2开始工作，内部电源线VDDA的电压电平要设定为非接触用并联稳压电路B2的上限限制电平VCL(＝V1x)。但是，此时接触用串联稳压电路B3也开始工作，因此，内部电源线VDDA的电压电平也要设定为接触用串联稳压电路B3的上限限制电平VC(＝V2a)。此时，由于接触用串联稳压电路B3的上限限制电平VC(＝V2a)低于非接触用并联稳压电路B2的上限限制电平VCL(＝V1x)，因此，内部电源线VDDA的电压电平设定为非接触用并联稳压电路B2的高电平的上限限制电平VCL(＝V1x)。由于设定为内部电源线VDDA的非接触用并联稳压电路B2的高电平的上限限制电平VCL(＝V1x)，成为接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2被截断的状态。

[0150] 其后，利用控制电路B7输出的控制信号S2，接触用串联稳压电路B3的上限限制电平VC从高电压电平V2a变更为低电压电平V2b。因此，接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2的截断继续。其间，非接触用并联稳压电路B2为了将内部电源线VDDA的电压电平维持为高电平的上限限制电平VCL(＝V1x)，对下拉MOS晶体管M1流过较大的下拉电流I1。

[0151] 在非接触用并联稳压电路B2的上限限制电平VCL为与接触用串联稳压电路B3的上限限制电平VC(＝V2a)相比为低电压的电平V1y时进行如下工作。

[0152] 如图8所示，最初从接触端子U10的电源电压端子VDD供给电源电压，从而接触用串联稳压电路B3开始工作，接触用串联稳压电路B3的上拉MOS晶体管M2流过较大的上拉电流I2。但是，由于最初不从天线端子LA、LB供给高频信号的功率，因此，根据检测电路B4输出的检测信号S1，非接触用并联稳压电路B2停止工作，因此，成为非接触用并联稳压电路B2的下拉MOS晶体管M1的下拉电流I1被截断的状态。通过接触用串联稳压电路B3开始工作，内部电源线VDDA的电压电平设定为接触用串联稳压电路B3的上限限制电平VC(＝V2a)。

[0153] 其后，开始从天线LA、LB供给高频信号的功率，根据检测电路B4输出的检测信号S1，非接触用并联稳压电路B2开始工作。因此，由于非接触用并联稳压电路B2开始工作，非接触用并联稳压电路B2的下拉MOS晶体管M1流过较大的下拉电流I1。由于非接触用并联稳压电路B2开始工作，内部电源线VDDA的电压电平要设定为非接触用并联稳压电路B2的上限限制电平VCL(＝V1y)。但是，此时接触用串联稳压电路B3也开始工作，因此，内部电源线VDDA的电压电平也要设定为接触用串联稳压电路B3的上限限制电平VC(＝V2a)。此时，由于接触用串联稳压电路B3的上限限制电平VC(＝V2a)高于非接触用并联稳压电路B2的上限限制电平VCL(＝V1x)，因此，内部电源线VDDA的电压电平设定为接触用串联稳压电路B3的高电平的上限限制电平VC(＝V2a)。其间，接触用串联稳压电路B3为了将内部电源线VDDA的电压电平维持为高电平的上限限制电平VC(＝V2a)，在上拉MOS晶体管M2流过较大的上拉电流I2。

[0154] 但是，此时，向非接触用并联稳压电路B2的下拉MOS晶体管M1流过较大的下拉电流I1，同时向接触用串联稳压电路B3的上拉MOS晶体管M2流过较大的上拉电流I2。因此，非接触用并联稳压电路B2的工作和接触用串联稳压电路B3的工作发生竞争。即，如图8的期间T1的工作波形W4、W5、W6所示，从电源电压端子VDD向接地端子VSS流过上拉电流I2和下拉电流I1，因此消耗了较大的功耗。

[0155] 在此，保持着非接触用并联稳压电路B2和接触用串联稳压电路B3二者工作的状态下，完成了图1所示的半导体集成电路装置U2所含有的内部电路U4利用信号输入输出端子PIO等执行的信号处理(C-Processing)的工作。通过完成工作，使内部电路U4过度到待机状态(Standby)，并且控制信号S3将内部电路U4的信号处理完成通知控制电路B7。结果，由控制电路B7生成的控制信号S2将接触用串联稳压电路B3的上限限制电平VC从高电压电平V2a变更为低电压电平V2b。因此，接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2被截断。其间，非接触用并联稳压电路B2为了将内部电源线VDDA的电压电平维持为低电平的上限限制电平VCL(＝V1y)，在下拉MOS晶体管M1流过较大的下拉电流I1。

[0156] 其后，利用从天线LA、LB供给的高频信号，图1所示的半导体集成电路装置U2的内部电路U4执行与读写器U11的数据传送。此时，内部电路U4在由整流电路B1和非接触用并联稳压电路B2生成的内部电源线VDDA所供给的电源电压下进行工作。因此，无论是否从接触端子U10的电源电压端子VDD供给电源，都能执行与上述同样的稳定的工作，不会发生其通信性能等变差。

[0157] 如上所述，利用检测电路B4生成的检测信号S1和与内部电路U4的工作状态响应的控制信号S3，将接触用串联稳压电路B3的上限限制电平VC从高电压电平V2a变更为低电压电平V2b。由此，能够将在流过较大下拉电流I1的同时流过较大上拉电流I2的、非接触用并联稳压电路B2和接触用串联稳压电路B3的工作发生竞争的竞争时间T1限制为短时间。由此，能够进一步缩短非接触用并联稳压电路B2的上限限制电平VCL和接触用串联稳压电路B3的上限限制电平VC＝(V2a)之差。因此，能够极度减小因内部电源线VDDA的电源电压供给源的差异导致的图1所示的半导体集成电路装置U2的内部电路的性能差异。而且，在内部电路U4执行信号处理的状态下，不需要为了避免非接触用并联稳压电路B2和接触用串联稳压电路B3的工作竞争而大幅度降低接触用串联稳压电路B3的上限限制电平VC＝(V2a)。因此，即使在内部电路U4的最低工作电压VM较高时，也能进行稳定的电源电压控制。

[0158] 《半导体集成电路装置的另一工作波形》

[0159] 图9是表示包含图5所示的本发明第二实施方式的电源电路U3的图1所示的半导体集成电路装置U2的另一工作波形的图。

[0160] 图9表示从接触端子U10的电源电压端子VDD供给了电源电压后，从天线端子LA、LB供给高频信号功率时的各部分的工作波形和工作状态。

[0161] 尤其是在图5所示的电源电路U3的控制电路B7中，被供给由检测电路B4生成的检测信号S1和表示是否从天线LA、LB供给用于图1所示的半导体集成电路装置U2的内部电路U4工作所必须的功率的控制信号S3。表示与检测信号S1和控制信号S3的信息响应而控制接触用串联稳压电路B3的上限限制电平VC(＝V2a、V2b)的状态。

[0162] 如图9所示，从接触端子U10的电源电压端子VDD供给电源电压时，由接触用串联稳压电路B3限制的电压供给到内部电源线VDDA。此时，接触用串联稳压电路B3的上限限制电平VC被控制为高电平侧的第二设定电压电平V2a。

[0163] 其后，从天线端子LA、LB供给高频信号功率时，检测电路B4检测到供给功率而使检测信号S1的极性反相，因此非接触用并联稳压电路B2开始工作。

[0164] 然而，非接触用并联稳压电路B2的上限限制电平VCL虽然控制为理想的第一设定电压电平V1，但在图9所示的例子中由于半导体元件的误差等的影响，第一设定电压电平V1在高电平侧第一设定电压电平V1x和低电平侧第一设定电压电平V1y具有离差。作为非接触用并联稳压电路B2的上限限制电平VCL的第一设定电压电平V1具有这样的离差时的内部电源线VDDA和下拉MOS晶体管M1流过的下拉电流I1以及上拉MOS晶体管M2流过的上拉电流I2的工作波形例子表示于图9。

[0165] 在此，设非接触用并联稳压电路B2的上限限制电平VCL为与接触用串联稳压电路B3的上限限制电平VC(＝V2a)相比为高电压的电平V1x时的内部电源线VDDA的电压波形为W1、上拉MOS晶体管M2流过的上拉电流I2的电压波形为W2、下拉MOS晶体管M1流过的下拉电流I1的电压波形为W3，分别予以表示。

[0166] 设非接触用并联稳压电路B2的上限限制电平VCL为与接触用串联稳压电路B3的上限限制电平VC(＝V2a)相比为低电压的电平V1y时的内部电源线VDDA的电压波形为W4、上拉MOS晶体管M2流过的上拉电流I2的电压波形为W5、下拉MOS晶体管M1流过的下拉电流I1的电压波形为W6，分别予以表示。

[0167] 非接触用并联稳压电路B2的上限限制电平VCL为与接触用串联稳压电路B3的上限限制电平VC(＝V2a)相比为高电压的电平V1x时进行如下工作。

[0168] 如图9所示，最初从接触端子U10的电源电压端子VDD供给电源电压，从而接触用串联稳压电路B3开始工作，接触用串联稳压电路B3的上拉MOS晶体管M2流过较大的上拉电流I2。但是，由于最初不从天线端子LA、LB供给高频信号的功率，因此，根据检测电路B4输出的检测信号S1，非接触用并联稳压电路B2停止工作，因此，成为非接触用并联稳压电路B2的下拉MOS晶体管M1的下拉电流I1被截断的状态。通过接触用串联稳压电路B3开始工作，内部电源线VDDA的电压电平设定为接触用串联稳压电路B3的上限限制电平VC(＝V2a)。

[0169] 其后，开始从天线LA、LB供给高频信号的功率，根据检测电路B4输出的检测信号S1，非接触用并联稳压电路B2开始工作。因此，由于非接触用并联稳压电路B2开始工作，非接触用并联稳压电路B2的下拉MOS晶体管M1流过较大的下拉电流I1。由于非接触用并联稳压电路B2开始工作，内部电源线VDDA的电压电平要设定为非接触用并联稳压电路B2的上限限制电平VCL(＝V1x)。但是，此时接触用串联稳压电路B3也开始工作，因此，内部电源线VDDA的电压电平也要设定为接触用串联稳压电路B3的上限限制电平VC(＝V2a)。此时，由于接触用串联稳压电路B3的上限限制电平VC(＝V2a)低于非接触用并联稳压电路B2的上限限制电平VCL(＝V1x)，因此，内部电源线VDDA的电压电平设定为非接触用并联稳压电路B2的高电平的上限限制电平VCL(＝V1x)。由于设定为内部电源线VDDA的非接触用并联稳压电路B2的高电平的上限限制电平VCL(＝V1x)，成为接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2被截断的状态。

[0170] 其后，利用控制电路B7输出的控制信号S2，接触用串联稳压电路B3的上限限制电平VC从高电压电平V2a变更为低电压电平V2b。因此，接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2的截断继续。其间，非接触用并联稳压电路B2为了将内部电源线VDDA的电压电平维持为高电平的上限限制电平VCL(＝V1x)，对下拉MOS晶体管M1流过较大的下拉电流I1。

[0171] 在非接触用并联稳压电路B2的上限限制电平VCL为与接触用串联稳压电路B3的上限限制电平VC(＝V2a)相比为低电压的电平V1y时进行如下工作。

[0172] 如图9所示，最初从接触端子U10的电源电压端子VDD供给电源电压，从而接触用串联稳压电路B3开始工作，接触用串联稳压电路B3的上拉MOS晶体管M2流过较大的上拉电流I2。但是，由于最初不从天线端子LA、LB供给高频信号的功率，因此，根据检测电路B4输出的检测信号S1，非接触用并联稳压电路B2停止工作，因此，成为非接触用并联稳压电路B2的下拉MOS晶体管M1的下拉电流I1被截断的状态。通过接触用串联稳压电路B3开始工作，内部电源线VDDA的电压电平设定为接触用串联稳压电路B3的上限限制电平VC(＝V2a)。

[0173] 其后，开始从天线LA、LB供给高频信号的功率，根据检测电路B4输出的检测信号S1，非接触用并联稳压电路B2开始工作。因此，由于非接触用并联稳压电路B2开始工作，非接触用并联稳压电路B2的下拉MOS晶体管M1流过较大的下拉电流I1。由于非接触用并联稳压电路B2开始工作，内部电源线VDDA的电压电平要设定为非接触用并联稳压电路B2的上限限制电平VCL(＝V1y)。但是，此时接触用串联稳压电路B3也开始工作，因此，内部电源线VDDA的电压电平也要设定为接触用串联稳压电路B3的上限限制电平VC(＝V2a)。此时，由于接触用串联稳压电路B3的上限限制电平VC(＝V2a)高于非接触用并联稳压电路B2的上限限制电平VCL(＝V1y)，因此，内部电源线VDDA的电压电平设定为接触用串联稳压电路B3的高电平的上限限制电平VC(＝V2a)。其间，接触用串联稳压电路B3为了将内部电源线VDDA的电压电平维持为高电平的上限限制电平VC(＝V2a)，对上拉MOS晶体管M2流过较大的上拉电流I2。

[0174] 但是，此时，向非接触用并联稳压电路B2的下拉MOS晶体管M1流过较大的下拉电流I1，同时向接触用串联稳压电路B3的上拉MOS晶体管M2流过较大的上拉电流I2。因此，非接触用并联稳压电路B2的工作和接触用串联稳压电路B3的工作发生竞争。即，如图8的期间T1的工作波形W4、W5、W6所示，从电源电压端子VDD向接地端子VSS流过上拉电流I2和下拉电流I1，因此消耗了较大的功耗。

[0175] 在此，保持着非接触用并联稳压电路B2和接触用串联稳压电路B3二者工作的状态下，完成了图1所示的半导体集成电路装置U2所含有的内部电路U4利用信号输入输出端子PIO等执行的信号处理(C-Processing)的工作。完成工作之后，响应表示从天线端子LA、LB供给内部电路U4工作所需的功率的控制信号S3，接触用串联稳压电路B3的上限限制电平Vc将从高电压电平V2a变为低电压电平V2b。因此，接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2被截断。其间，非接触用并联稳压电路B2为了将内部电源线VDDA的电压电平维持为低电平的上限限制电平VCL(＝V1y)，在下拉MOS晶体管M1流过较大的下拉电流I1。

[0176] 其后，利用从天线LA、LB供给的高频信号，图1所示的半导体集成电路装置U2的内部电路U4执行与读写器U11的数据传送。此时，内部电路U4在由整流电路B1和非接触用并联稳压电路B2生成的内部电源线VDDA所供给的电源电压下进行工作。因此，无论是否从接触端子U10的电源电压端子VDD供给电源，都能执行与上述同样的稳定的工作，不会发生其通信性能等变差。

[0177] 《半导体集成电路装置的又一工作波形》

[0178] 图10是表示包含图5所示的本发明第二实施方式的电源电路U3的图1所示的半导体集成电路装置U2的又一工作波形的图。

[0179] 图10表示在从接触端子U10的电源电压端子VDD供给了电源电压后，从天线端子LA、LB供给高频信号功率之前、移动信息终端U12的使用者(User)输入用于非接触工作模式的命令COM0。

[0180] 如图10所示，最初从接触端子U10的电源电压端子VDD供给电源电压，从而接触用串联稳压电路B3开始工作，接触用串联稳压电路B3的上拉MOS晶体管M2流过较大的上拉电流I2。但是，由于最初不从天线端子LA、LB供给高频信号的功率，因此，根据检测电路B4输出的检测信号S1，非接触用并联稳压电路B2停止工作，因此，成为非接触用并联稳压电路B2的下拉MOS晶体管M1的下拉电流I1被截断的状态。通过接触用串联稳压电路B3开始工作，内部电源线VDDA的电压电平设定为接触用串联稳压电路B3的上限限制电平VC(＝V2a)。其间，利用从接触用串联稳压电路B3供给到内部电源线VDDA的上限限制电平VC(＝V2a)的电源电压，半导体集成电路装置U2的内部电路U4能够经信号输入输出端子PIO和外部接触端子U10与外部执行数据传送。

[0181] 其后，在开始从天线LA、LB供给高频信号的功率之前，移动信息终端U12的使用者(User)输入用于非接触工作模式的命令COM0。

[0182] 即，移动信息终端U12的使用者(User)执行利用天线L1的通信时，利用移动信息终端U12的输入装置U14对移动信息终端U12输入用于非接触工作模式的命令COM0。于是，与该命令COM0响应，移动信息终端U12经外部接触端子U10向内置于非接触电子装置U1内的半导体集成电路装置U2传递命令COM1。该命令COM1是用于从接触模式向非接触工作模式转移的命令。与该命令COM1响应，半导体集成电路装置U2的内部电路U4转移至待机状态(Standby)。另外，利用控制电路B7输出的控制信号S2，接触用串联稳压电路B3的上限限制电平VC从高电压电平V2a变更为低电压电平V2b。因此，由于该上限限制电平VC的降低，接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2的电流值减少。

[0183] 其后，开始从天线LA、LB供给高频信号的功率，根据检测电路B4输出的检测信号S1，非接触用并联稳压电路B2开始工作。因此，由于非接触用并联稳压电路B2开始工作，非接触用并联稳压电路B2的下拉MOS晶体管M1流过较大的下拉电流I1。由于非接触用并联稳压电路B2开始工作，内部电源线VDDA的电压电平要设定为非接触用并联稳压电路B2的上限限制电平VCL(＝V1x或V1y)。但是，此时接触用串联稳压电路B3也开始工作，因此，内部电源线VDDA的电压电平也要设定为接触用串联稳压电路B3的低电平的上限限制电平VC(＝V2b)。此时，由于接触用串联稳压电路B3的上限限制电平VC(＝V2b)低于非接触用并联稳压电路B2的上限限制电平VCL(＝V1x或V1y)，因此，内部电源线VDDA的电压电平设定为非接触用并联稳压电路B2的高电平的上限限制电平VCL(＝V1x或V1y)。由于设定为内部电源线VDDA的非接触用并联稳压电路B2的高电平的上限限制电平VCL(＝V1x或V1y)，成为接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2被截断的状态。

[0184] 其后，利用从天线LA、LB供给的高频信号，图1所示的半导体集成电路装置U2的内部电路U4执行与读写器U11的数据传送。此时，内部电路U4在由整流电路B1和非接触用并联稳压电路B2生成的内部电源线VDDA所供给的电源电压下进行工作。因此，无论是否从接触端子U10的电源电压端子VDD供给电源，都可执行与上述同样的稳定的工作，不会发生其通信性能等变差。

[0185] (第三实施方式)

[0186] 《电源电路的又一详细构成》

[0187] 图11是表示图1所示的半导体集成电路U2所含有的本发明第三实施方式的电源电路U3的又一详细构成的图。

[0188] 图11所示的电源电路U3包括图5所示的电源电路U3中含有的整流电路B1、非接触用并联稳压电路B2、接触用串联稳压电路B3和检测电路B4、和控制电路B7。

[0189] 图11所示的电源电路U3与图5所示的电源电路U3的不同点在于供给到外部接触端子U10的电源电压端子VDD的电源电压被供给到控制电路B7，由控制电路B7生成的控制信号S2被供给到非接触用并联稳压电路B2所含有的分压电路B5。因此，图11所示的电源电路U3所含有的非接触用并联稳压电路B2的分压电路B5的分压电阻R1、R2的电阻比R1/R2根据控制信号S2的电平而设定为可变。另外，图11所示的电源电路U3所含有的接触用串联稳压电路B3的分压电路B3的分压电阻R3、R4的电阻比R3/R4如图5的接触用串联稳压电路B3那样不是根据控制信号S2的电平设定为可变，而是设定为恒定值。图11所示的电源电路U3的其他构成与图5所示的电源电路U3的其他构成相同。

[0190] 在供给到外部接触端子U10的电源电压端子VDD的电源电压为低电平(接地电位VSS)时，非接触用并联稳压电路B2的分压电路B5的分压电阻R1、R2的电阻比R1/R2设定为较小值。因此，非接触用并联稳压电路B2的上限限制电平VCL按照VCL＝VDDA(mini)＝VR1·(R1+R2)/R2的式子而设定为较小值。

[0191] 在供给到外部接触端子U10的电源电压端子VDD的电源电压为高电平(电源电压VDD)时，非接触用并联稳压电路B2的分压电路B5的分压电阻R1、R2的电阻比R1/R2设定为较大值。因此，非接触用并联稳压电路B2的上限限制电平VCL按照VCL＝VDDA(mini)＝VR1·(R1+R2)/R2的式子而设定为较大值。

[0192] 图12是表示图11所示的电源电路U3的流入接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2及流入非接触用并联稳压电路B3的下拉MOS晶体管M1的下拉电流I1与内部电源线VDDA的电压的依赖性的关系。

[0193] 在图12上方表示图11所示的电源电路U3的接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2与内部电源线VDDA的电压的依赖性。图12上方所示的依赖性与图4上方所示的图3的电源电路U3的接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2与内部电源线VDDA的电压的依赖性完全相同。

[0194] 在图12下方表示图11所示的电源电路U3的非接触用并联稳压电路B2的下拉MOS晶体管M1的下拉电流I1与内部电源线VDDA的电压的依赖性。

[0195] 图12下方的虚线I1a表示在供给到外部接触端子U10的电源电压端子VDD的电源电压为低电平(接地电位VSS)时、非接触用并联稳压电路B2的下拉MOS晶体管M1的下拉电流I1与内部电源线VDDA的电压的依赖性。此时，根据由控制电路B7生成的控制信号S2，分压电路B5使分压电阻R1、R2的电阻比R1/R2设定为较小的值。此时的非接触用并联稳压电路B2的上限限制电平VCL(＝V1a)按照VCL＝VDDA(mini)＝VR1·(R1+R2)/R2的式子设定为较小的值。由此，作为非接触用并联稳压电路B2的上限限制电平VCL的第一设定电压电平V1a被设定为较小的值。例如，设定为较小值的第一设定电压电平V1a设定为与作为接触用串联稳压电路B3的上限限制电平VC的第二设定电压电平V2大致相同的电平。

[0196] 图12下方的实线I1b表示在供给到外部接触端子U10的电源电压端子VDD的电源电压为高电平(电源电压VDD)时、流入非接触用并联稳压电路B2的下拉MOS晶体管M1的下拉电流I1与内部电源线VDDA的电压的依赖性。此时，根据由控制电路B7生成的控制信号S2，分压电路B5使分压电阻R1、R2的电阻比R1/R2设定为较大的值。此时的非接触用并联稳压电路B2的上限限制电平VCL(＝V1a)按照VCL＝VDDA(mini)＝VR1·(R1+R2)/R2的式子设定为较大的值。由此，作为非接触用并联稳压电路B2的上限限制电平VCL的第一设定电压电平V1b被设定为较大的值。例如，设定为较大值的第一设定电压电平V1b设定为与作为非接触用并联稳压电路B2的上限限制电平VCL的第一设定电压电平V1a高出相当于预定电压差DV3的电平。

[0197] 其结果，防止发生如下状况，即与供给到内部电源线VDDA的同一电平的电源电压响应，向非接触用并联稳压电路B2的下拉MOS晶体管M1流入较大的下拉电流I1，同时向接触用串联稳压电路B3的上拉MOS晶体管M2流入较大的上拉电流I2。

[0198] 此时，作为上限限制电平VCL的第二设定电压电平V2和作为上限限制电平VC的第一设定电压电平V1a、V1b设定为比在被内部电源线VDDA供给的电源电压下工作的内部电路U4的最低工作电压VM高的电压值，并设定为低于构成在被内部电源线VDDA供给的电源电压下工作的内部电路U4的元件的元件屈服电压VN的电压值。

[0199] (第四实施方式)

[0200] 《电源电路的不同的详细构成》

[0201] 图13是表示图1所示的半导体集成电路U2所含有的本发明第四实施方式的电源电路U3的不同的详细构成的图。

[0202] 图13所示的电源电路U3包括图11所示的电源电路U3中含有的整流电路B1、非接触用并联稳压电路B2、接触用串联稳压电路B3、检测电路B4、和控制电路B7。

[0203] 图13所示的电源电路U3与图11所示的电源电路U3的不同点在于图13所示的电源电路U3所含有的非接触用并联稳压电路B2的分压电路B3的分压电阻R3、R4的电阻比R3/R4不是如图11所示的接触用串联稳压电路B3那样设定为恒定值，也不是如图5所示的接触用串联稳压电路B3那样根据控制信号S2的电平可变，而是设定为恒定值。

[0204] 即，图13所示的电源电路U3的接触用串联稳压电路B3的上限限制电平VC按照式子VC＝VDDA(mini)＝VR2·(R3+R4)/R4设定。因此，在没有从天线端子LA、LB供给高频信号时，利用来自检测电路B4的检测信号S1，将非接触用并联稳压电路B2控制为非工作状态，此时，利用由控制电路B7生成的控制信号S2，在接触用串联稳压电路B3所含有的分压电路B6将分压电阻R3、R4的电阻比R3/R4设定为较大值。此时的接触用串联稳压电路B3的上限限制电平VC按照式子VC＝VDDA(mini)＝VR2·(R3+R4)/R4设定为较大值。另外，在从天线端子LA、LB供给高频信号时，利用来自检测电路B4的检测信号S1，将非接触用并联稳压电路B2控制为工作状态，此时，利用由控制电路B7生成的控制信号S2，在接触用串联稳压电路B3所含有的分压电路B6将分压电阻R3、R4的电阻比R3/R4设定为较小值。结果，接触用串联稳压电路B3的上限限制电平VC按照式子VC＝VDDA(mini)＝VR2·(R3+R4)/R4设定为较小值。

[0205] 图13所示的电源电路U3的其他构成与图11所示的电源电路U3的其他构成相同。即，图13所示的电源电路U3所含有的非接触用并联稳压电路B2的分压电路B5的分压电阻R1、R2的电阻比R1/R2与图11所示的电源电路U3完全相同，根据控制信号S2的电平而可变。

[0206] 因此，在图13所示的电源电路U3中也是，在供给到外部接触端子U10的电源电压端子VDD的电源电压为低电平(接地电位VSS)时，非接触用并联稳压电路B2的分压电路B5的分压电阻R1、R2的电阻比R1/R2设定为较小值。因此，非接触用并联稳压电路B2的上限限制电平VCL按照VCL＝VDDA(mini)＝VR1·(R1+R2)/R2的式子而设定为较小值。

[0207] 在图13所示的电源电路U3中也是，在供给到外部接触端子U10的电源电压端子VDD的电源电压为高电平(电源电压VDD)时，非接触用并联稳压电路B2的分压电路B5的分压电阻R1、R2的电阻比R1/R2设定为较大值。因此，非接触用并联稳压电路B2的上限限制电平VCL按照VCL＝VDDA(mini)＝VR1·(R1+R2)/R2的式子而设定为较大值。

[0208] 图14是表示图13所示的电源电路U3的流入接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2及流入非接触用并联稳压电路B2的下拉MOS晶体管M1的下拉电流I1与内部电源线VDDA的电压的依赖性的关系。

[0209] 在图14上方表示图13所示的电源电路U3的接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2与内部电源线VDDA的电压的依赖性。

[0210] 图14上方的虚线I2a表示在没有从天线LA、LB供给高频信号的状态下利用检测电路B4的检测信号S1将非接触用并联稳压电路B2控制为非工作状态时的、流入接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2与内部电源线VDDA的电压的依赖性。此时，根据由控制电路B7生成的控制信号S2，分压电路B6使分压电阻R3、R4的电阻比R3/R4设定为较大的值。此时的接触用串联稳压电路B3的上限限制电平VC按照VC＝VDDA(mini)＝VR2·(R3+R4)/R4的式子设定为较大的值。由此，作为接触用串联稳压电路B3的上限限制电平VC的第二设定电压电平V2a被设定为较大的值。例如，被设定为较大值的第二设定电压电平V2a设定为与作为非接触用并联稳压电路B2的上限限制电平VCL的第一设定电压电平V1大致相同的电平。

[0211] 图14上方的实线I2b表示在有从天线LA、LB供给高频信号的状态下利用检测电路B4的检测信号S1将非接触用并联稳压电路B2控制为工作状态时的、流入接触用串联稳压电路B3的上拉MOS晶体管M2的上拉电流I2与内部电源线VDDA的电压的依赖性。此时，根据由控制电路B7生成的控制信号S2，分压电路B6使分压电阻R3、R4的电阻比R3/R4设定为较小的值。此时的接触用串联稳压电路B3的上限限制电平VC按照VC＝VDDA(mini)＝VR2·(R3+R4)/R4的式子设定为较小的值。由此，作为接触用串联稳压电路B3的上限限制电平VC的第二设定电压电平V2b被设定为较小的值。例如，设定为较小值的第二设定电压电平V2b设定为比作为非接触用并联稳压电路B2的上限限制电平VCL的第一设定电压电平V1a低的电平。

[0212] 在图14下方表示图13所示的电源电路U3的流入非接触用并联稳压电路B2的下拉MOS晶体管M1的下拉电流I1与内部电源线VDDA的电压的依赖性。

[0213] 图14下方的虚线I1a表示在供给到外部接触端子U10的电源电压端子VDD的电源电压为低电平(接地电位VSS)时、非接触用并联稳压电路B2的下拉MOS晶体管M1的下拉电流I1与内部电源线VDDA的电压的依赖性。此时，根据由控制电路B7生成的控制信号S2，分压电路B5使分压电阻R1、R2的电阻比R1/R2设定为较小的值。此时的非接触用并联稳压电路B2的上限限制电平VCL(＝V1a)按照VCL＝VDDA(mini)＝VR1·(R1+R2)/R2的式子设定为较小的值。由此，作为非接触用并联稳压电路B2的上限限制电平VCL的第一设定电压电平V1a被设定为较小的值。例如，被设定为较小值的第一设定电压电平V1a设定为与作为接触用串联稳压电路B3的上限限制电平VC的第二设定电压电平V2a大致相同的电平。

[0214] 图14下方的实线I1b表示在供给到外部接触端子U10的电源电压端子VDD的电源电压为高电平(电源电压VDD)时、流入非接触用并联稳压电路B2的下拉MOS晶体管M1的下拉电流I1与内部电源线VDDA的电压的依赖性。此时，根据由控制电路B7生成的控制信号S2，分压电路B5使分压电阻R1、R2的电阻比R1/R2设定为较大的值。此时的非接触用并联稳压电路B2的上限限制电平VCL(＝V1b)按照VCL＝VDDA(mini)＝VR1·(R1+R2)/R2的式子设定为较大的值。由此，作为非接触用并联稳压电路B2的上限限制电平VCL的第一设定电压电平V1b被设定为较大的值。例如，设定为较大值的第一设定电压电平V1b设定为比作为非接触用并联稳压电路B2的上限限制电平VCL的第一设定电压电平V1a高的电平。

[0215] 因此，在图13所示的电源电路U3中，在具有从天线端子LA、LB供给高频信号的状态和供给到外部接触端子U10的电源电压端子VDD的电源电压为高电平(电源电压VDD)的状态下，作为接触用串联稳压电路B3的上限限制电平VC的第二设定电压电平V2b设定为较小值，作为非接触用并联稳压电路B2的上限限制电平VCL的第一设定电压电平V1b设定为较大值。即，第二设定电压电平V2b和第一设定电压电平V1b之差为预定的电压差DV4。

[0216] 但是，在图13所示的电源电路U3中，在没有从天线端子LA、LB供给高频信号的状态和供给到外部接触端子U10的电源电压端子VDD的电源电压为高电平(电源电压VDD)的状态下，作为接触用串联稳压电路B3的上限限制电平VC的第二设定电压电平V2b设定为较大值，作为非接触用并联稳压电路B2的上限限制电平VCL的第一设定电压电平V1b设定为较大值。即，第二设定电压电平V2b和第一设定电压电平V1b之差为预定的电压差DV4的大致一半。

[0217] 在图13所示的电源电路U3中，在具有从天线端子LA、LB供给高频信号的状态和供给到外部接触端子U10的电源电压端子VDD的电源电压为低电平(接地电位VSS)的状态下，作为接触用串联稳压电路B3的上限限制电平VC的第二设定电压电平V2b设定为较小值，作为非接触用并联稳压电路B2的上限限制电平VCL的第一设定电压电平V1a设定为较小值。即，第二设定电压电平V2b和第一设定电压电平V1a之差为预定的电压差DV4的大致一半。

[0218] 结果，在图13所示的电源电路U3中，在具有从天线端子LA、LB供给高频信号的状态和供给到外部接触端子U10的电源电压端子VDD的电源电压为高电平(电源电压VDD)的状态下，第二设定电压电平V2b和第一设定电压电平V1b之差为最大的预定的电压差DV4。即使在存在半导体集成电路装置U2的制造离差、温度变化、电源电压的变动、天线端子LA、LB的高频信号的接收信号电平的变动时，也能充分确保该最大的预定的电压差DV4。因此，防止发生如下状况，即与供给到内部电源线VDDA的同一电平的电源电压响应，向非接触用并联稳压电路B2的下拉MOS晶体管M1流入较大的下拉电流I1，同时向接触用串联稳压电路B3的上拉MOS晶体管M2流入较大的上拉电流I2。

[0219] 此时，作为上限限制电平VC的第二设定电压电平V2a、V2b和作为上限限制电平VCL的第一设定电压电平V1a、V1b设定为比在被内部电源线VDDA供给的电源电压下工作的内部电路U4的最低工作电压VM高的电压值，并设定为低于构成在被内部电源线VDDA供给的电源电压下工作的内部电路U4的元件的元件屈服电压VN的电压值。

[0220] 以上基于各种实施方式具体说明了本发明人完成的发明，但不言而喻，本发明不限于此，在不脱离其要旨的范围内可进行各种改变。

[0221] 例如，图3、图5、图11、图13所示的非接触用并联稳压电路B2、接触用串联稳压电路B3的电路构成不限于此，可进行各种变形。

[0222] 非接触用并联稳压电路B2的基准电压源VR1和接触用串联稳压电路B3的基准电压源VR2可由共用的基准电压源构成。

[0223] 另外，内置了本发明实施方式的半导体集成电路装置的非接触电子装置不仅可以搭载于移动电话终端或可移动的音乐播放器，也可以搭载于个人数字助理(PDA)等可用电池工作的所有移动信息终端。

标题	发布/更新时间	阅读量
接触元件	2020-05-13	519
接触元件	2020-05-13	189
接触压力及摩擦力动态检测装置	2020-05-12	271
接触器的接触板	2020-05-11	416
一种立式交流接触器	2020-05-11	323
用于插入式连接器的接触件	2020-05-12	210
接触探针	2020-05-13	75
接触元件	2020-05-13	437
流体密封的接触穿通件	2020-05-11	813
接触线吊弦线夹	2020-05-11	449

集成电路装置、非接触/接触电子装置以及移动信息终端