一种半导体器件中缺陷的检测结构及检测方法
阅读：53发布：2023-02-10
专利汇可以提供一种半导体器件中缺陷的检测结构及检测方法专利检索，专利查询，专利分析的服务。并且本 发明 涉及一种 半导体 器件中 缺陷 的检测结构及检测方法，包括：半导体衬底以及位于所述衬底中的 二极管 ；第一金属叠层，位于所述二极管上方，以施加二极管 电压 ，所述第一金属叠层包括第一顶部金属层以及位于所述二极管和所述第一顶部金属层之间的若干金属层和通孔；第二金属叠层，环绕设置于所述第一金属叠层的外侧，以施加栅极电压，所述第二金属叠层包括第二顶部金属层、位于第二顶部金属层和衬底之间的若干金属层和通孔。本发明所述检测结构和方法不仅可以检测 单层 金属层而且可以检测多层金属层，所述方法简单易行，准确性高，确保了所述超低K材料的 稳定性 和制备得到器件的性能。，下面是一种半导体器件中缺陷的检测结构及检测方法专利的具体信息内容。
1.一种半导体器件中缺陷的检测结构，包括：
半导体衬底以及位于所述衬底中的二极管；
第一金属叠层，位于所述二极管上方，以施加二极管电压，所述第一金属叠层包括第一顶部金属层以及位于所述二极管和所述第一顶部金属层之间的若干金属层和通孔；
第二金属叠层，环绕设置于所述第一金属叠层的外侧，以施加栅极电压，所述第二金属叠层包括第二顶部金属层、位于第二顶部金属层和衬底之间的若干金属层和通孔。
2.根据权利要求1所述的检测结构，其特征在于，所述第二金属叠层与所述衬底之间具有层间介质层。
3.根据权利要求2所述的检测结构，其特征在于，所述第二金属叠层与所述衬底之间的层间介质层为多层。
4.根据权利要求2或3所述的检测结构，其特征在于，所述层间介质层为低K材料。
5.根据权利要求2或3所述的检测结构，其特征在于，所述检测结构还包括电流表，位于所述第一金属叠层上，以记录所述二极管的电流，通过所述电流判断所述第二金属叠层与所述衬底之间的层间介质层中是否存在缺陷。
6.根据权利要求1所述的检测结构，其特征在于，所述二极管为P型衬底中形成的N阱。
7.根据权利要求1所述的检测结构，其特征在于，所述半导体衬底接地。
8.根据权利要求1所述的检测结构，其特征在于，所述结构进一步包括密封环，环绕设置于所述第一金属叠层、第二金属叠层外侧。
9.一种采用权利要求1-8之一所述结构检测缺陷的方法，包括：
对所述二极管施加二极管偏置电压；
对所述第二金属叠层施加栅极扫描电压；
记录二极管的峰值电流；
通过所述电流判断所述金属叠层与所述衬底之间的层间介质层中是否存在缺陷。
10.根据权利要求9所述的方法，其特征在于，所述方法用于同时检测所述第二金属叠层与所述衬底之间的多层层间介质层是否存在缺陷。
一种半导体器件中缺陷的检测结构及检测方法
技术领域
[0001] 本发明涉及半导体领域，具体地，本发明涉及一种半导体器件中缺陷的检测结构及检测方法。
背景技术
[0002] 随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到28nm或20nm甚至以下时，给制造和设计等诸多方面带来很大挑战。
[0003] 伴随超大规模集成电路（Ultra Large Scale Integrated circuit，ULSI）尺寸的不断缩小，半导体器件CMOS中的栅极介电层尺寸也不断的缩小，以获得更高的性能，当在栅极上加恒定的电压，使器件处于积累状态经过一段时间后，栅极介电层就会击穿，这期间经历的时间就是在该条件下的寿命，也就是一般所说的与时间相关电介质击穿（time dependent dielectric breakdown，TDDB），所述TDDB是衡量所述栅极介电层稳定性的关键因素之一，对于尺寸小的器件例如28nm或20nm甚至以下尤为如此。
[0004] 目前为了提高器件的性能，超低K材料广泛应用于先进技术节点，但是在金属层间介质层（inter-metal layer dielectric）中存在高缺陷的密度，尤其是在超低K材料中，所述缺陷在施压应力的TDDB中以及器件制备工艺中极易成为器件前体缺陷，因此如何表征所述超低K材料中这些缺陷，以确保所述超低K材料的稳定性和制备得到器件的性能，是目前继续解决的问题。
[0005] 现有技术中在栅控二极管（Gated-diode，GD）通常用于表征前端制程（Thefont end ofline,FEOL）中栅极介电质的界面缺陷，所述方法通过漏极电流ID的峰值来测量所述界面/氧化物缺陷。
[0006] 虽然栅控二极管（Gated-diode，GD）中有相应的检测方法但是并不能用来检测半导体器件中超低K材料存在的缺陷，因此，亟需提供一种对超低K材料缺陷的检测方法，以确保所述超低K材料的稳定性和制备得到器件的性能。
发明内容
[0007] 在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0008] 本发明为了克服目前存在的问题，提供了一种半导体器件中缺陷的检测结构，包括：
[0009] 半导体衬底以及位于所述衬底中的二极管；
[0010] 第一金属叠层，位于所述二极管上方，以施加二极管电压，所述第一金属叠层包括第一顶部金属层以及位于所述二极管和所述第一顶部金属层之间的若干金属层和通孔；
[0011] 第二金属叠层，环绕设置于所述第一金属叠层的外侧，以施加栅极电压，所述第二金属叠层包括第二顶部金属层、位于第二顶部金属层和衬底之间的若干金属层和通孔。
[0012] 作为优选，所述第二金属叠层与所述衬底之间具有层间介质层。
[0013] 作为优选，所述第二金属叠层与所述衬底之间的层间介质层为多层。
[0014] 作为优选，所述层间介质层为低K材料。
[0015] 作为优选，所述检测结构还包括电流表，位于所述第一金属叠层上，以记录所述二极管的电流，通过所述电流判断所述第二金属叠层与所述衬底之间的层间介质层中是否存在缺陷。
[0016] 作为优选，所述二极管为P型衬底中形成的N阱。
[0017] 作为优选，所述半导体衬底接地。
[0018] 作为优选，所述结构进一步包括密封环，环绕设置于所述第一金属叠层、第二金属叠层外侧。
[0019] 本发明还提供了一种基于上述结构检测缺陷的方法，包括：
[0020] 对所述二极管施加二极管偏置电压；
[0021] 对所述第二金属叠层施加栅极扫描电压；
[0022] 记录二极管的峰值电流；
[0023] 通过所述电流判断所述金属叠层与所述衬底之间的层间介质层中是否存在缺陷。
[0024] 作为优选，所述方法用于同时检测所述第二金属叠层与所述衬底之间的多层层间介质层是否存在缺陷。
[0025] 在本发明中所述检测结构由金属叠层和金属叠层环绕的一个二极管组成，通过对所述二极管施加偏置电压，同时对所述金属叠层施加栅极扫描电压，并记录二极管的峰值电流，来检测所述衬底和金属叠层之间以及金属叠层中的介质层是否存在的缺陷，所述检测结构和方法不仅可以检测单层金属层而且可以检测多层金属层，所述方法简单易行，准确性高，确保了所述超低K材料的稳定性和制备得到器件的性能。附图说明
[0026] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0027] 图1为现有技术中对前端制程中存在缺陷时的检测结构；
[0028] 图2-4为本发明所提供的用于检测半导体器件中缺陷的结构以及缺陷示意图。
具体实施方式
[0029] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0030] 为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述焊盘结构的检测方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0031] 应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0032] 现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0033] 本发明提供了一种半导体器件中缺陷的检测结构，所述检测结构包括：
[0034] 半导体衬底以及位于所述衬底中的二极管；
[0035] 第一金属叠层，位于所述二极管上方，以施加二极管电压，所述第一金属叠层包括第一顶部金属层以及位于所述二极管和所述第一顶部金属层之间的若干金属层和通孔；
[0036] 第二金属叠层，环绕设置于所述第一金属叠层的外侧，以施加栅极电压，所述第二金属叠层包括第二顶部金属层、位于第二顶部金属层和衬底之间的若干金属层和通孔。
[0037] 作为优选，所述检测结构还包括电流表，位于所述第一金属叠层上，以记录所述二极管的电流，通过所述电流判断所述金属叠层中的介电质是否存在缺陷。
[0038] 具体地，在本发明的一实施例中，所述衬底可以为以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）以及绝缘体上锗化硅（SiGeOI）等。在所述衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离（S TI）结构或者局部氧化硅（LOCOS）隔离结构。在本发明中所述隔离结构优选为浅沟槽隔离。
[0039] 此外还可以在所述衬底中根据需要进行不同类型的离子掺杂，例如P+或者N+，以形成N阱或者P阱。在本发明的一实施例中，衬底为P型衬底，在所述衬底的中间部位形成N阱，以形成所述二极管。
[0040] 所述检测结构中还包括金属叠层，所述金属叠层包括第一金属叠层和环绕所述第一金属叠层设置的第二金属叠层，其中，所述第一、第二金属叠层均由顶部金属层和位于顶部金属层下方的若干金属层、位于若干金属层之间的通孔组成，其中，在所述同一金属层中，导电的金属块之间具有金属层间介质层（inter-metal layer dielectric），因此从纵向上看，上下不同层的金属层组成了金属通孔链。在所述金属叠层的上面为顶部金属层，以及连接所述顶部金属层和金属叠层的顶部通孔。
[0041] 作为优选，其中所述第二金属叠层相对于第一金属叠层来说，所述第二金属叠层与所述衬底之间是相互隔离的，中间具有层间介质层，所述第二金属叠层与所述衬底之间的层间介质层为多层，而所述第一金属叠层通过通孔与所述衬底电连接，以在所述二极管上施加二极管电压。
[0042] 具体地，在本发明的一实施例中，如图2所示，所述衬底为硅衬底101，所述衬底和所述金属叠层之间为介质层102，具体地为SiO2，所述金属叠层包括第一金属层间介质层103、第二金属层间介质层104、第三金属层间介质层105，其中在所述第一金属层间介质层
103之间具有导电金属块M1，在所述第二金属层间介质层种具有通孔V1，连接位于上面的第三金属层间介质层中的导电金属块M2，位于所述导电金属块M2上方的为顶部通孔106，并通过所述顶部通孔106与所述顶部金属层107相连，在本发明中所述顶部通孔和所述顶部金属层均为Al材料。
103之间具有导电金属块M1，在所述第二金属层间介质层种具有通孔V1，连接位于上面的第三金属层间介质层中的导电金属块M2，位于所述导电金属块M2上方的为顶部通孔106，并通过所述顶部通孔106与所述顶部金属层107相连，在本发明中所述顶部通孔和所述顶部金属层均为Al材料。
[0043] 所述二极管通过所述第一金属叠层与电流表相连，用于对所述二极管施加电压，测量电流，具体地，位于所述P型衬底中的N阱上方的金属通孔链与所述栅控二极管（Gated-diode，GD）的第一端连接，用于施加固定的电压，并测量所述栅控二极管的电流。
[0044] 作为优选，所述衬底接地，具体地，在所述衬底中首先形成P阱，然后在所述P阱上形成位于第二金属叠层外侧的另一金属通孔链，所述金属通孔链和所述第二金属叠层结构可以相同，通过所述金属通孔链的顶部金属层以使所述衬底接地。
[0045] 所述第二金属叠层环绕所述第一金属叠层设置，其中每个金属叠层均可以看做是上下方向上的金属通孔链，在所述第二金属叠层上扫描变化的栅极电压VG，如图2所示，在测试时，固定所述二极管的电压VDiode，扫描改变所述栅极电压VG，然后测量所述栅控二极管的电流，当所述层间介质层102存在缺陷时，得到如右图所示的电流曲线，在改变扫描电压VG的过程中，所述IDiode会出现峰值电流，通过所述电流的变化即可判断所述层间介质层102存在缺陷。
[0046] 作为优选，所述结构还包括钝化层，位于所述顶部通孔和顶部金属层之间，用于隔离同层之间的导电金属材料Al，作为优选，所述钝化层为SiO2，作为进一步的优选，所述结构还进一步包括位于所述顶部金属层和金属叠层周围的密封环，进一步提高所述器件的性能，但是所述焊盘结构并不局限于上述示例，还可以进一步包含其他常见的部件，在此不再赘述。
[0047] 采用本发明所述检测结构进行测量时，并不仅仅局限于测量某一层间介质层存在缺陷，还可以同时测量多层层间介质层是否存在缺陷。
[0048] 当所述衬底与所述第二金属叠层之间的层间介质层具有缺陷时，所述峰值电流为层间介质层缺陷电流，为该介质层中缺陷的衡量。
[0049] 当所述衬底与所述第二金属叠层之间的层间介质层，以及第一金属层中的第一金属层间介质层均存在缺陷时，所述峰值电流为层间介质层缺陷电流和所述第一金属层间介质层缺陷电流之和，为所述层间介质层和所述第一金属层间介质层中缺陷的衡量。
[0050] 当所述衬底与所述第二金属叠层和所述第三金属叠层之间的层间介质层，以及第一金属层中的第一金属层间介质层，以及通孔层中的第二金属层间介质层均存在缺陷时，所述峰值电流为层间介质层缺陷电流和所述第一、第二金属层间介质层缺陷电流之和，为所述层间介质层和所述第一、第二金属层间介质层中缺陷的衡量。
[0051] 具体地，采用所述结构测量时，并不局限于上述一种，如图3所示，当所述层间介质层和所述第一层间金属层均存在缺陷时，同样首先固定所述二极管的电压VDiode，例如3V，然后扫描变化的栅极电压VG，检测其电流，在所述情况下，该峰值电流为所述层间介电层电流ILD和所述第一金属层间介质层电流IMD1之和，如右图所示，通过峰值电流的大小，即可判断所述层间介质层是否存在缺陷。同样，如图4所示，当所述层间介质层和所述第一层间金属层、所述第二层间金属层均存在缺陷时，同样首先固定所述栅控二极管的电压VDiode，例如3V，然后施加变化的扫描电压VG，检测其电流，在所述情况下，该峰值电流为所述层间介电层电流ILD、所述第一金属层间介质层电流IMD1和所述第二金属层间介质层电流IMD2之和，如右图所示，通过峰值电流的大小，即可判断所述层间介质层是否存在缺陷。
[0052] 在本发明中所述检测结构由金属叠层和金属叠层环绕的一个二极管组成，通过对所述二极管施加偏置电压，同时对所述金属叠层施加栅极扫描电压，并记录二极管的峰值电流，来检测所述衬底和金属叠层之间以及金属叠层中的介质层是否存在的缺陷，所述检测结构和方法不仅可以检测单层金属层而且可以检测多层金属层，所述方法简单易行，准确性高，确保了所述超低K材料的稳定性和制备得到器件的性能。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 缺陷检查方法 | 2020-05-12 | 777 |
| 缺陷检测方法 | 2020-05-12 | 767 |
| 弧面缺陷测量卡 | 2020-05-12 | 212 |
| 缺陷字线检测 | 2020-05-13 | 383 |
| 潜在缺陷识别 | 2020-05-13 | 240 |
| 缺陷分析法 | 2020-05-11 | 356 |
| 缺陷检测装置、缺陷修复装置、缺陷检测方法 | 2020-05-12 | 251 |
| 缺陷检测装置、缺陷检测系统及缺陷检测方法 | 2020-05-12 | 125 |
| 缺陷检测方法 | 2020-05-13 | 259 |
| 出生缺陷细胞库及其构建方法 | 2020-05-11 | 819 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
缺陷热门专利
-
2 缺陷检测方法
QQ群二维码
意见反馈
意见反馈