用于光学耦合的设备及用于通信的系统专利检索-耦合器信号处理专利检索查询-专利查询网

用于光学耦合的设备及用于通信的系统

阅读：421发布：2020-05-08

专利汇可以提供用于光学耦合的设备及用于通信的系统专利检索，专利查询，专利分析的服务。并且本揭露公开具有用于光学通信的高耦合效率的光栅耦合器。在一个实施例中，公开一种用于光学耦合的设备。所述设备包括：衬底；光栅耦合器，包括位于衬底之上的多个耦合光栅，其中所述多个耦合光栅中的每一者在第一横向方向上延伸且在第二横向方向上具有具有中间凸起形状的横截面，其中第一横向方向与第二横向方向平行于衬底的表面且在光栅平面中彼此垂直；以及包覆层，包含光学介质，其中光栅耦合器被包覆层填充。，下面是用于光学耦合的设备及用于通信的系统专利的具体信息内容。

权利要求

1.一种用于光学耦合的设备，包括：
衬底；
光栅耦合器，包括位于所述衬底之上的多个耦合光栅，其中所述多个耦合光栅中的每一者在第一横向方向上延伸且在第二横向方向上具有中间凸起形状的横截面，其中所述第一横向方向与所述第二横向方向平行于所述衬底的表面且在光栅平面中彼此垂直；以及包覆层，包含光学介质，其中所述包覆层填充于所述光栅耦合器上。

说明书全文

用于光学耦合的设备及用于通信的系统

技术领域

[0001] 本发明的实施例是有关于用于光学耦合的设备以及用于通讯的系统。

背景技术

[0002] 光学光栅(optical grating)常常用于实现光源与其他组件(例如，光电检测器)之间的通信。举例来说，光学光栅可用于将光从光纤重定向到光学检测器中。从光学光栅的一端耦合来的通过以浅的角度从内表面反射而横向经过光学光栅的光可被重定向以使得光以比大于临界入射角的锐角照射内表面，从而允许被重定向的光从光学光栅的另一端逸出。在逸出后，光可能会照射(impinge)在检测器上。可接着将所检测到的光用于各种用途，例如用于接收通过光学光栅传输的经编码的通信信号。遗憾的是，这一过程以及利用光学光栅将光从芯片上光源(on-chip light source)重定向到光纤的反向过程可能表现出差的耦合效率，其中大部分被重定向的光未到达检测器。需要开发一种利用光学光栅进行高效的光学耦合的方法及设备。

发明内容

[0003] 在一个实施例中，公开一种用于光学耦合的设备。所述设备包括：衬底；光栅耦合器，包括位于所述衬底之上的多个耦合光栅，其中所述多个耦合光栅中的每一者在第一横向方向上延伸且在第二横向方向上具有具有中间凸起形状的横截面，其中所述第一横向方向与所述第二横向方向平行于所述衬底的表面且在光栅平面中彼此垂直；以及包覆层，包含光学介质，其中所述包覆层填充在所述光栅耦合器上。

[0004] 在另一实施例中，公开一种用于光学耦合的设备。所述设备包括：半导体光子管芯；以及多个耦合光栅。所述多个耦合光栅中的每一者在第一横向方向上延伸且在第二横向方向上具有具有至少两个层的横截面。所述至少两个层包括位于所述半导体光子管芯上的第一层及位于所述第一层的中间部分上的第二层。所述多个耦合光栅的所述第二层具有沿所述第二横向方向改变的占空比。

[0005] 在又一实施例中，公开一种用于通信的系统。所述系统包括：半导体光子管芯，位于衬底上，其中所述半导体光子管芯包括至少一个沟槽及位于所述至少一个沟槽之上的多个金属层；光纤阵列，贴合到所述半导体光子管芯；以及至少一个光栅耦合器，位于所述半导体光子管芯上的所述至少一个沟槽中，用于在所述半导体光子管芯与所述光纤阵列之间传输光学信号。所述多个金属层中的每一者具有位于所述至少一个光栅耦合器上方的开口。所述多个金属层的所述开口形成沿第一方向延伸的通道，以用于在所述光纤阵列与所述至少一个光栅耦合器之间传递光学信号。非零角度形成在所述第一方向与和所述衬底的表面垂直的第二方向之间。附图说明

[0006] 结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，各种特征并非按比例绘制。事实上，为使例示清晰起见，可任意增大或减小各种特征的尺寸及几何结构。

[0007] 图1示出根据本公开一些实施例的装置的示例性方块图。

[0008] 图2A示出根据本公开一些实施例的示例性光栅耦合器的俯视图。

[0009] 图2B示出根据本公开一些实施例的沿图2A所示径向方向(A-A’)截取的示例性光栅耦合器的剖视图。

[0010] 图2C示出根据本公开一些实施例的沿图2A所示B-B’方向截取的示例性光栅耦合器的剖视图。

[0011] 图3示出根据本公开一些实施例的包括多个耦合光栅的示例性光栅耦合器的剖视图。

[0012] 图4示出根据本公开一些实施例的包括多个耦合光栅的另一示例性光栅耦合器的剖视图。

[0013] 图5示出根据本公开一些实施例的包括多个耦合光栅的又一示例性光栅耦合器的剖视图。

[0014] 图6A到图6J示出根据本公开一些实施例的制作工艺的各个阶段处的示例性光栅耦合器的剖视图。

[0015] 图7示出根据本公开一些实施例的示例性光学装置的剖视图。

[0016] 图8示出根据本公开一些实施例的具有倾斜金属层开口的示例性光学管芯的剖视图。

具体实施方式

[0017] 以下公开内容阐述用于实施本揭露主题的不同特征的各种示例性实施例。以下阐述组件及布置的具体实例以简化本公开。当然，这些仅为实例而并非旨在进行限制。举例来说，应理解，当元件被称为“连接到”或“耦合到”另一元件时，所述元件可直接连接到或耦合到所述另一元件，或者可存在一个或多个中间元件。

[0018] 耦合效率是从波导模式耦合到光纤模式(或从光纤模式耦合到波导模式)的功率的比率，且可利用CE＝(1-R)*ηd*ηov来计算，其中ηd是方向性(directionality)，ηov是光场交叠(optical field overlap)，且R是背向反射(back reflection)。方向性ηd测量向上衍射的功率的一部分。光场交叠ηov测量衍射场分布(diffracted field profile)与高斯光纤模式(Gaussian fiber mode)之间的交叠积分(overlap integral)，且背向反射R测量反射回输入端口中的功率的一部分。因此，为提高耦合效率，可改善方向性，增加交叠并使用小的折射率对比度(refractive index contrast)以减少背向反射。本公开提供耦合效率高的高效的光纤到芯片光栅耦合器的各种实施例。

[0019] 在一个实施例中，所公开的光栅耦合器具有多个耦合光栅，所述多个耦合光栅各自具有中间凸起形状的横截面。中间凸起形状是中间部分比形状的其他部分凸起或高的形状，这使得每一光栅具有更平滑的曲线。这会减少光学输入/输出(input/output，I/O)装置处的光纤光损耗(fiber light loss)并提高光栅耦合器的耦合效率。

[0020] 另外，尽管每一光栅在中间具有凸起部分，但是对于不同的光栅来说，凸起部分可具有不同的宽度。光栅的占空比(duty cycle)意指凸起部分的宽度与光栅的宽度之间的比率。也就是说，不同的光栅可具有不同的占空比。这也有助于提高光栅耦合器的耦合效率，因为不同的占空比会造成光学耦合的变迹(apodization)，其中有效折射率降低。

[0021] 此外，可调整光纤阵列的高度及角度以获得更好的光栅耦合效率。一旦确定了光学信号的最佳的或期望的输入角度，便还可设计光栅耦合器的结构以确保良好的耦合效率。举例来说，可对光栅上方的金属层进行刻蚀以形成与最佳的或期望的输入角度对准的光学通道。这会确保通过光学通道接收的光学信号将具有最佳的或期望的输入角度，以用于使光栅耦合器享有良好的耦合效率。

[0022] 所公开的光栅耦合器具有高耦合器效率且易于在任何合适的硅光子输入/输出及高速应用中实施。所公开的光栅耦合器便于晶片级测试以及低成本封装。

[0023] 图1示出根据本公开一些实施例的装置100的示例性方块图。应注意，装置100仅为实例，而不旨在对本公开进行限制。因此，应理解，可在图1所示装置100中提供附加功能区块或者可向图1所示装置100耦合附加功能区块，且在本文中可仅简要阐述一些其他功能区块。

[0024] 参照图1，装置100包括电子管芯102、光源管芯104、光子管芯106、中介物110及印刷电路板(printed circuit board，PCB)衬底114。电子管芯102、光源管芯104及光子管芯106通过中介物110上的输入/输出接口(未示出)耦合在一起。在一些实施例中，中介物110是利用硅制作的。在一些实施例中，中介物110包括以下中的至少一者：内连布线、硅穿孔(through silicon via，TSV)及接触焊盘。在一些实施例中，中介物110将包括电子管芯
102、光源管芯104及光子管芯106在内的所有组件集成在一起。在某些实施例中，利用芯片倒装(受控塌陷芯片连接(controlled collapse chip connection，C4))内连方法将管芯
102/104/106中的每一者耦合到中介物110。在一些实施例中，使用高密度焊料微凸块将管芯102/104/106耦合到中介物110。此外，中介物110使用焊料球通过打线结合112或硅穿孔(TSV)116耦合到PCB衬底114。TSV 116可包括导电路径，所述导电路径垂直地延伸穿过中介物110，并在电子管芯102与PCB衬底114之间提供电连接。在一些实施例中，PCB衬底114可包括用于装置100的支撑结构，且可包括用于隔离装置的绝缘材料以及经由中介物110为光子管芯106上的有源装置以及电子管芯102上的电路/装置提供电接触的导电材料两者。此外，PCB衬底114可提供导热路径来带走由电子管芯102及光源管芯104中的装置及电路产生的热量。

[0025] 在一些实施例中，电子管芯102包括电路(未示出)，所述电路包括放大器、控制电路、数字处理电路等。电子管芯102还包括至少一个电子电路(未示出)，所述至少一个电子电路提供装置100的所需电子功能以及用于控制光源管芯104或光子管芯106中的元件的驱动器电路。

[0026] 在一些实施例中，光源管芯104包括多个组件(未示出)，例如至少一个发光元件(例如，激光器或发光二极管)、传输元件、调制元件、信号处理元件、开关电路、放大器、输入/输出耦合器及光感测/检测电路。在一些实施例中，光源管芯104中的所述至少一个发光元件中的每一者可包含固态无机半导体材料、有机半导体材料或无机/有机混合半导体材料的组合以产生光。在一些实施例中，光源管芯104位于光子管芯106上。

[0027] 在一些实施例中，光子管芯106包括光纤阵列108、光学接口及多个光纤到芯片光栅耦合器118。在一些实施例中，所述多个光纤到芯片光栅耦合器118被配置成对光子管芯106与光纤阵列108进行耦合。在一些实施例中，光纤阵列108包括多个光纤且所述多个光纤中的每一者可为单模(single-mode)或多模(multi-mode)光纤。在一些实施例中，光纤阵列
108可在光子管芯106上被环氧树脂化。

[0028] 在一些实施例中，光子管芯106还包括组件(未示出)，例如激光驱动器、数字控制电路、光电检测器、波导、小形状因子可插拔(small form-factor pluggable，SFP)收发器、高速相位调制器(High-speed phase modulator，HSPM)、校准电路、分布式马赫-曾德耳干涉仪(Mach–Zehnder Interferometer，MZI)、光栅耦合器、光源(即，激光器)等。所述多个光纤到芯片光栅耦合器118中的每一者能够在光纤阵列108与光源管芯104或光子管芯106上的对应的光电检测器之间耦合光学信号。所述多个光纤到芯片光栅耦合器118中的每一者包括多个光栅及波导，所述多个光栅及波导的设计降低折射率对比度以减少背向反射损失，从而在对应的波导上的光纤之间提供改善的耦合效率，此在以下在本公开的各种实施例中详细论述。

[0029] 在操作期间，从贴合在光纤阵列108的一端上的远程服务器接收到的光学信号可通过贴合到光纤阵列108的另一端的光纤到芯片光栅耦合器118耦合到光子管芯106上的对应的光电检测器。作为另外一种选择，从光源管芯104接收到的光学信号可通过光纤到芯片光栅耦合器118耦合到光纤阵列108，所述光学信号可进一步传输到远程服务器。

[0030] 图2A示出根据本公开一些实施例的示例性光纤到芯片光栅耦合器200的俯视图。在一些实施例中，光纤到芯片光栅耦合器(在下文中称为“光栅耦合器”)200包括光栅区202及波导210。光栅区202包括多个周期性光栅204。在所示实施例中，曲线是光栅耦合器200中的多个光栅204的边缘208。可使用每一光栅204中的任何数目的边缘208以及光栅耦合器
200中的任何数目的光栅204，且所述任何数目的边缘208以及所述任何数目的光栅204处于本公开的范围内。

[0031] 在所示实施例中，光栅耦合器200沿径向方向在垂直于光栅204的方向上散射从波导210接收到的入射光场220，波导210与光栅区202之间的折射率对比度使来自光栅204的散射增强。光栅区202中的所述多个周期性光栅204相对于光栅耦合器200的一端以给定角度222沿径向方向沿传播方向产生指数衰减强度分布(exponentially decaying intensity profile)。指数衰减强度分布可决定光栅耦合器200顶上的光纤阵列108中的光纤(未示出)的位置，以将光场从芯片高效地耦合到光纤。在一些实施例中，周期性光栅204的数目可根据光栅的形状、几何结构及材料以及期望的操作波长范围来决定。

[0032] 参照图2A，光栅区202及波导210在径向方向上分别包括长度206及212。在一些实施例中，所述多个光栅204中的每一者根据其相对于中心“O”的位置及弧长度216而包括曲率半径214。在一些实施例中，光栅耦合器200中的所述多个光栅204中的每一者不具有曲率，即，光栅是直的且具有相同的长度216。

[0033] 图2B示出根据本公开一些实施例的沿图2A所示径向方向(A-A’)截取的示例性光栅耦合器200的剖视图。在所示实施例中，在硅衬底224上制作的光栅耦合器200包括多层式结构，所述多层式结构包括底部反射层290、氧化硅层226、硅层228及顶部反射层292。

[0034] 在所示实施例中，利用化学气相沉积、物理气相沉积等在硅衬底224上制作氧化硅层226。在一些实施例中，氧化硅层226具有500纳米到3000纳米的厚度230。在一些实施例中，根据本公开的各种实施例而定，此层可由其他类型的介电材料(例如Si、Si3N4、SiO2(例如，石英及玻璃)、Al2O3及H2O)代替。

[0035] 在一些实施例中，利用化学气相沉积在氧化硅层226上沉积硅层228。在一些实施例中，硅层228的厚度为270纳米。在一些其他实施例中，根据本公开的各种实施例而定，硅层228的厚度处于250纳米到350纳米的范围内。

[0036] 在一些实施例中，底部反射层290包含以下中的至少一者：Al、Cu、Ni及其组合。在一些实施例中，底部反射层290的厚度处于0.1微米到10微米的范围内。在一些实施例中，顶部反射层292包含以下中的至少一者：Al、Cu、Ni及其组合。在一些实施例中，顶部反射层292的厚度处于0.1微米到10微米的范围内。在一些实施例中，顶部反射层292仅覆盖波导210。在一些实施例中，顶部反射层292等于或大于20×20微米。

[0037] 在一些实施例中，波导210包含在所述多个光栅204中使用的相同的材料。在一些其他实施例中，波导210包含与在所述多个光栅204中使用的材料不同的第二材料。

[0038] 在所示出的实施例中，所述多个光栅204中的每一者均具有中间凸起形状的侧壁轮廓，以用于实现低的背向反射及高的方向性。在一些实施例中，中间凸起形状具有比中间凸起形状的其他部分离衬底224远的中间凸起部分246。如图2B所示，除了中间凸起部分246之外，每一光栅204的中间凸起形状还包括左侧部分247、右侧部分249以及位于中间凸起部分246正下方的中间基础部分248。

[0039] 如图2B所示，左侧部分247具有宽度240，中间凸起部分246具有宽度242，且右侧部分249具有宽度244。在一些实施例中，中间凸起形状关于与光栅平面或氧化硅层226的顶表面垂直的Z方向对称。也就是说，宽度240可与宽度244相同，且中间凸起部分246正好位于光栅204的中间凸起形状的中间。在其他实施例中，中间凸起部分246可能不正好位于光栅204的中间凸起形状的中间，且宽度240可不同于宽度244。

[0040] 如图2B所示，左侧部分247及右侧部分249具有厚度234，且中间凸起部分246具有厚度236。由此，光栅204的侧壁具有等于厚度234与厚度236之和的总厚度238。侧壁垂直于衬底表面(即，氧化硅层226的顶表面)。所述多个周期性光栅204的尺寸将在以下进一步详细地论述。

[0041] 在一些实施例中，中间凸起形状通过多步骤刻蚀工艺形成。举例来说，通过刻蚀步骤在硅层228中的中间凸起部分246的每一侧上形成浅沟槽；并且通过刻蚀步骤在硅层228中的两个相邻的光栅204之间形成深沟槽或完整沟槽。在所示出的实施例中，所述多个周期性光栅204的侧壁轮廓的一个周期241包括完整沟槽、中间凸起形状及两个浅沟槽。在一些实施例中，在径向方向上，光栅区202具有长度206(如图2A所示)且波导210具有长度212。

[0042] 在一些实施例中，光栅耦合器200被包覆层272进一步覆盖。在一些实施例中，包覆层272包含氧化硅且从包覆层272的顶表面到下方未经图案化的硅层228的顶表面具有厚度274。在一些实施例中，包覆层272的厚度为2微米。在一些实施例中，根据各种应用而定，包覆层272的厚度274可处于0.6微米到3微米的范围内。在一些实施例中，根据不同的应用而定，包覆层272可包含其他类型的介电材料，包括多晶硅及氮化硅。在一些其他实施例中，包覆层272包括多个层，所述多个层的指数具有梯度(即，包覆层272中的多个层的折射指数增大)。在一些实施例中，可根据各种应用各别地调整所述多个层的厚度。应注意，此仅为实例，且包覆层272的优化的厚度是包覆层272的有效指数(即，材料属性)与下方梯度结构相结合的函数。因此，可使用任何厚度的包覆层272来实现期望波长处的优化的耦合效率，且所述任何厚度的包覆层272处于本公开的范围内。

[0043] 在一些实施例中，由具有芯直径260的光纤252收集来自具有与入射平面正交的电场(即，横向电TE极化)的光栅耦合器200的辐射光场270。在一个实例中，光纤芯直径(fiber core diameter)260小于10微米。在一些实施例中，光纤252的芯位于从其芯的中心到包覆层272的顶表面的距离262处。在一些实施例中，光纤252以角度258(在光纤252的轴线254与和衬底的表面垂直的z轴256之间)接收光场270。在一些实施例中，角度258是12度。在一些其他实施例中，根据光栅耦合器200及包覆层272的结构属性/几何属性/材料属性而定，光纤252的角度258可被配置成处于5度到15度的范围内。在一些实施例中，光纤252可为单模光纤或多模光纤。

[0044] 图2C示出根据本公开一些实施例的沿图2A所示B-B’方向截取的示例性光纤到芯片光栅耦合器200的剖视图。其剖视图示出在图2B中的硅层228中的中间凸起形状的光栅204在整个长度216上是连续的。在所示实施例中，光栅204包括2个刻蚀台阶，且所述两个台阶中的每一者分别具有台阶高度234及236。在一些实施例中，硅层228的厚度232等于台阶高度234与236之和。在一些实施例中，硅层228的厚度232是270纳米。在一些其他实施例中，硅层的厚度232可处于180纳米到400纳米的范围内。

[0045] 图3示出根据本公开一些实施例的包括多个耦合光栅304的示例性光栅耦合器300的剖视图。如图3所示，光栅耦合器300具有设置在氧化硅层310上的硅层320。所述多个耦合光栅304中的每一者均位于硅层320中。在此实施例中，硅层320包括三个子层：第一子层321；第二子层，包括位于第一子层321上的多个堆叠322；以及第三子层，包括各自位于对应的堆叠322上的多个堆叠323。

[0046] 堆叠323可具有彼此不同的宽度。如图3所示，堆叠323的宽度351、352、353、354、355从左到右减小。根据各种实施例，堆叠323的宽度也可从左到右增大、从左到右首先增加且接着减小、或者从左到右首先减小且接着增大。在一些实施例中，宽度353等于220纳米。
在一些实施例中，根据具有不同操作波长的应用而定，宽度351、352、353、354、355处于0纳米到500纳米的范围内。

[0047] 第二子层中的所述多个堆叠322中的每一者均具有宽度344，宽度344等于左侧部分宽度342、右侧部分宽度343及对应的堆叠323的宽度(351、352、353、354或355)之和。对应的堆叠323是堆叠322顶上的中间凸起部分。在一些实施例中，堆叠323正好位于堆叠322的中间，这意指左侧部分宽度342与右侧部分宽度343相同。在其他实施例中，堆叠323不正好位于堆叠322的中间，这意指左侧部分宽度342可不同于右侧部分宽度343。在一些实施例中，左侧部分宽度342及右侧部分宽度343中的每一者均等于120纳米。在一些实施例中，根据具有不同操作波长的应用而定，左侧部分宽度342及右侧部分宽度343中的每一者均大于0纳米且小于250纳米。

[0048] 如图3所示，每两个相邻的堆叠322被具有宽度341的沟槽302分隔开。根据各种实施例，根据具有不同操作波长的应用而定，宽度341大于0纳米且小于250纳米。在一些实施例中，宽度341对于不同对的相邻的堆叠322是不同的。

[0049] 每一光栅304的总宽度301是宽度341与宽度344之和。根据各种实施例，根据具有不同操作波长的应用而定，总宽度301大于0纳米且小于1250纳米。举例来说，对于1310纳米的操作波长来说，总宽度301被设计成小于600纳米。

[0050] 如上所述，堆叠323的宽度351、352、353、354、355彼此不同。这意指堆叠323相对于对应的堆叠322具有不同的占空比。对应的堆叠322上的堆叠323的占空比被测量为堆叠323的宽度(351、352、353、354或355)与对应的堆叠322的宽度344之间的比率。由此，堆叠323的占空比可沿横向方向从左到右改变。举例来说，堆叠323的占空比在图3中沿横向方向从左到右减小。根据各种实施例，堆叠323的占空比处于0％到50％的范围内。

[0051] 如上所述，不同光栅304中沟槽302的宽度341可彼此不同。这意指堆叠322也可相对于光栅304具有不同的占空比。对应的光栅304中的堆叠322的占空比被测量为堆叠322的宽度344与对应的光栅304的总宽度301之间的比率。由此，堆叠322的占空比可沿横向方向从左到右改变。举例来说，堆叠322的占空比在图3中可沿横向方向从左到右减小、增大、首先减小接着增大、或者首先增大接着减小。根据各种实施例，堆叠322的占空比处于20％到50％的范围内。

[0052] 如图3所示，每一堆叠323具有厚度363，每一堆叠322具有厚度362，且第一子层321具有厚度331。由此，每一光栅304的总厚度333等于厚度363、厚度362及厚度331之和。在一些实施例中，每一光栅304通过多步骤刻蚀工艺形成。举例来说，在堆叠323的每一侧上形成浅沟槽；且在每两个相邻的堆叠322之间形成深沟槽。

[0053] 如图3所示，每一光栅304具有第一刻蚀厚度331、等于第一刻蚀厚度331与厚度362之和的第二刻蚀厚度332以及等于第二刻蚀厚度332与厚度363之和的第三刻蚀厚度333。根据各种实施例，根据具有不同操作波长的各种应用而定，第一刻蚀厚度331处于0纳米到200纳米的范围内。图3所示实例中的第一刻蚀厚度331大于0纳米。根据各种实施例，根据具有不同操作波长的各种应用而定，第二刻蚀厚度332处于0纳米到270纳米的范围内。图3所示实例中的第二刻蚀厚度332大于70纳米。根据各种实施例，根据具有不同操作波长的各种应用而定，第三刻蚀厚度333处于250纳米到350纳米的范围内。图3所示实例中的第三刻蚀厚度333大于270纳米以确保光栅耦合器300的耦合器效率高于阈值。

[0054] 尽管堆叠322、323的边缘图案遵循90度的直角，但是堆叠322、323的垂直边缘图案及水平边缘图案可遵循具有小于90度的弧形图案也是可行的制作工艺。

[0055] 图4示出根据本公开一些实施例的包括多个耦合光栅404的另一示例性光栅耦合器400的剖视图。如图4所示，光栅耦合器400具有设置在氧化硅层410上的硅层420。相似于图3所示实施例，图4中的所述多个耦合光栅404中的每一者均位于硅层420中。

[0056] 不同于图3所示实施例，图4中的硅层420包括两个子层：第一子层，包括位于氧化硅层410上的多个堆叠421；以及第二子层，包括各自位于对应的堆叠421上的多个堆叠422。堆叠422的宽度451可彼此不同，例如从左到右减小(如图4所示)、从左到右增大、从左到右首先增大且接着减小、或者从左到右首先减小且接着增大。由此，堆叠422相对于对应的堆叠421具有不同的占空比。对应的堆叠421上的堆叠422的占空比被测量为堆叠422的宽度
451与对应的堆叠421的宽度442之间的比率。堆叠422的占空比可在图4中沿横向方向从左到右改变(例如，增大、减小或两者的混合)。根据各种实施例，堆叠422的占空比处于0％到
50％的范围内。在一些实施例中，根据具有不同操作波长的应用而定，宽度451处于0纳米到
500纳米的范围内。第一子层中的所述多个堆叠421中的每一者均具有宽度442。每一堆叠
422是对应的堆叠421顶上的中间凸起部分。在一些实施例中，根据具有不同操作波长的应用而定，宽度442大于0纳米且小于1000纳米。

[0057] 如图4所示，每两个相邻的堆叠421被具有宽度441的沟槽402分隔开。不同于图3所示实施例，图4中的沟槽402是向下延伸到氧化硅层410上的完整沟槽。根据各种实施例，根据具有不同操作波长的应用而定，宽度441大于0纳米且小于250纳米。在一些实施例中，宽度441对于不同对的相邻的堆叠421是不同的。每一光栅404的总宽度401是宽度441与宽度442之和。由此，堆叠421也可相对于光栅404具有不同的占空比。对应的光栅404中的堆叠
421的占空比被测量为堆叠421的宽度442与对应的光栅404的总宽度401之间的比率。堆叠
421的占空比可在图4中沿横向方向从左到右改变(例如，增大、减小或两者的混合)。根据各种实施例，堆叠421的占空比处于20％到50％的范围内。

[0058] 在一些实施例中，每一光栅404通过多步骤刻蚀工艺形成。举例来说，在堆叠422的每一侧上形成浅沟槽；且在每两个相邻的堆叠421之间形成完整沟槽。如图4所示，光栅404中的每一堆叠421具有厚度431，且每一光栅404具有总厚度432。根据一些实施例，根据具有不同操作波长的各种应用而定，厚度431处于0纳米到270纳米的范围内。根据一些实施例，根据具有不同操作波长的各种应用而定，总厚度432处于250纳米到350纳米的范围内。

[0059] 图5示出根据本公开一些实施例的包括多个耦合光栅504的又一示例性光栅耦合器500的剖视图。如图5所示，光栅耦合器500具有设置在氧化硅层510上的硅层520。相似于图3所示实施例，位于硅层520中的每一光栅504包括三个子层：第一子层521；第二子层，包括位于第一子层521上的多个堆叠522；以及第三子层，包括各自位于对应的堆叠522上的多个堆叠523。

[0060] 不同于图3所示实施例，堆叠523的宽度551在图5中从左到右增大。由此，对于堆叠522的给定宽度542，堆叠523的占空比在图5中也沿横向方向从左到右增大。根据一些实施例，堆叠523的占空比处于0％到50％的范围内。每两个相邻的堆叠522被具有宽度541的沟槽502分隔开，对于不同对的相邻的堆叠522，宽度541可为不同的。每一光栅504的总宽度
501是宽度541与宽度542之和。

[0061] 不同于图3所示实施例，沟槽502的宽度541在图5中沿横向方向从左到右减小。因此，堆叠522的占空比在图5中沿横向方向从左到右增大。

[0062] 在一些实施例中，每一光栅504通过多步骤刻蚀工艺形成。举例来说，在堆叠523的每一侧上形成浅沟槽；且在每两个相邻的堆叠522之间形成深沟槽。每一光栅504具有第一子层521的第一刻蚀厚度531、等于第一子层521与第二子层522的总厚度的第二刻蚀厚度532以及等于光栅504的总厚度的第三刻蚀厚度533。根据一些实施例，根据具有不同操作波长的各种应用而定，第一刻蚀厚度531处于0纳米到200纳米的范围内，第二刻蚀厚度532处于0纳米到270纳米的范围内，第三刻蚀厚度533处于250纳米到350纳米的范围内。

[0063] 图6A到图6J示出根据本公开一些实施例的制作工艺的各个阶段处的示例性光栅耦合器600的剖视图。图6A是根据本公开一些实施例的光栅耦合器600的剖视图，光栅耦合器600在各个制作阶段中的一个制作阶段处包括第一层610及设置在第一层610上的第二层620。第一层610可由氧化硅形成(如图6A所示)或由另一种氧化物材料形成。第二层620可由硅形成(如图6A所示)或由另一种半导体材料形成。

[0064] 图6B是根据本公开一些实施例的包括掩模层630的光栅耦合器600的剖视图，掩模层630在各个制作阶段中的一个制作阶段处形成在硅层620上。硅层620上的涂布掩模层630可包含光刻胶(photoresist，PR)材料。

[0065] 图6C是根据本公开一些实施例的包括掩模层630的中间部分632的光栅耦合器600的剖视图，掩模层630的中间部分632在各个制作阶段中的一个制作阶段处形成在硅层620上。将掩模层630图案化以使中间部分632留在硅层620上，例如通过基于波导光刻及显影移除左侧部分633及右侧部分631。

[0066] 图6D是根据本公开一些实施例的包括硅层620的中间部分622的光栅耦合器600的剖视图，硅层620在各个制作阶段中的一个制作阶段处形成。由于掩模层630被图案化成在硅层620的左侧部分623及右侧部分621之上具有开口，因此被掩模层暴露出的左侧部分623及右侧部分621被移除，例如通过湿式刻蚀流程或干式刻蚀流程。

[0067] 图6E是根据本公开一些实施例的光栅耦合器600的剖视图，其中掩模层632在各个制作阶段中的一个制作阶段处被移除。举例来说，掩模层632可通过抗蚀剂剥离来移除。

[0068] 图6F是根据本公开一些实施例的包括另一掩模层640的光栅耦合器600的剖视图，所述另一掩模层640在各个制作阶段中的一个制作阶段处形成在剩余的硅层622上。硅层622上的涂布掩模层640可包含光刻胶(PR)材料。如图6F所示，涂布掩模层640不仅覆盖硅层
622，而且还覆盖第一层610的左侧部分及右侧部分。

[0069] 图6G是根据本公开一些实施例的包括多个沟槽646的光栅耦合器600的剖视图，沟槽646在各个制作阶段中的一个制作阶段处形成在硅层622上。基于波导光刻及显影，将掩模层640图案化以包括形成在硅层622上的多个堆叠645，例如通过对掩模层640进行刻蚀以在所述多个堆叠645之间形成多个沟槽646。

[0070] 图6H是根据本公开一些实施例的包括多个光栅625的光栅耦合器600的剖视图，所述多个光栅625在各个制作阶段中的一个制作阶段处形成。由于掩模层640被图案化成在硅层622之上具有开口646，因此硅层622的暴露出的部分被移除(例如，通过湿式刻蚀流程或干式刻蚀流程)以形成所述多个光栅625。

[0071] 图6I是根据本公开一些实施例的光栅耦合器600的剖视图，其中掩模层640在各个制作阶段中的一个制作阶段处被移除。举例来说，掩模层640可通过光阻剥离来移除。在图6I所示的实施例中，硅层622包括光栅部分651及耦合到光栅部分651的波导部分652。光栅部分651包括被浅沟槽626分隔开的多个耦合光栅625。浅沟槽626可通过单步骤刻蚀工艺形成。

[0072] 图6J是根据本公开一些实施例的光栅耦合器600的剖视图，其中掩模层640在各个制作阶段中的一个制作阶段处被移除。在图6J所示的实施例中，硅层622包括光栅部分651及耦合到光栅部分651的波导部分652。光栅部分651包括被深沟槽626分隔开的多个耦合光栅625。深沟槽626可通过多步骤刻蚀工艺形成。举例来说，利用图6H所示的位于硅层622之上的图案化掩模层640，可对硅层622的被暴露出的部分执行至少两个或三个刻蚀步骤以形成图6J所示的所述多个高光栅625。

[0073] 图7示出根据本公开一些实施例的示例性光学装置700的剖视图。如图7所示，光学装置700包括电子管芯710及光子管芯720，电子管芯710与光子管芯720通过中介物740、经由凸块742及焊盘741连接。电子管芯710、光子管芯720及中介物740被封装材料730覆盖，封装材料730在光子管芯720的沟槽750的顶上具有开口。光学装置700还包括位于沟槽750中的光栅耦合器751以用于在半导体光子管芯720与光纤阵列760之间传输光学信号。光栅耦合器751在此处用作光学装置700的光学输入/输出(I/O)装置。

[0074] 根据一些实施例，光栅耦合器751被配置成用于以在光纤阵列760的轴线与和光栅耦合器751的表面垂直的方向之间测量的角度从光纤阵列760接收光学信号。根据各种实施例，与光栅耦合器751相比的光纤阵列760的高度能够在0微米与100微米之间调整；且光纤阵列760的角度能够在0度与20度之间调整。光纤角度可被修改以提高光栅耦合器751的耦合器效率。

[0075] 图8示出根据本公开一些实施例的具有倾斜金属层开口的示例性光学管芯800的剖视图。如图8所示，光学管芯800包括衬底810、设置在衬底810上的氧化硅层820及设置在氧化硅层820上的光栅耦合器830。位于光学管芯800上的光栅耦合器830被配置成用于在光学管芯800与光纤阵列860之间传输光学信号。光纤阵列860可通过透明环氧粘合剂结合到半导体光子管芯800。

[0076] 如图8所示，光学管芯800还包括位于光栅耦合器830之上的多个金属层M1 841、M2 842…M_top 845。所述多个金属层中的每一者在光栅耦合器830上方具有开口，以使得所述多个金属层的开口形成沿第一方向延伸的通道850以用于在光纤阵列860与光栅耦合器830之间传递光学信号。在第一方向与和衬底810的表面垂直的第二方向(图8中的Z方向)之间形成非零角度θ_in 851。根据一些实施例，角度θ_in 851介于5度与20度之间。在一实施例中，通道850包括用于传输光学讯号的空白空间。在另一个实施例中，通道850包括介电材料，例如：氧化物材料，以形成用于沿着倾斜角θ_in851引导光讯号的小的波导。

[0077] 在通道850的制作期间，角度θ_in 851可基于以下中的至少两者来确定：所述多个金属层M1 841、M2 842…M_top 845的沿Z方向的总高度H_n 872、沿R方向的光栅位置D_n 871及通道长度M_n 873。光栅位置D_n 871是最低金属层M1 841的开口与顶部金属层M_top
845的开口之间沿横向R方向的移位距离。举例来说，角度θ_in 851的余弦值可基于高度H_n
872与通道长度M_n 873之间的比率来计算，以使得角度θ_in 851可基于余弦值来确定。在另一实例中，角度θ_in 851的正切值可基于光栅位置D_n 871与高度H_n 872之间的比率来计算，以使得角度θ_in 851可基于正切值来确定。

[0078] 另一方面，一旦确定了期望角度θ_in 851，便可在给定光栅位置D_n 871、高度H_n 872及通道长度M_n 873中的任何一者的条件下确所述三者中的每一者。举例来说，基于给定的高度H_n 872，可基于角度θ_in 851的正切值来确定光栅位置D_n 871，且可基于角度θ_in 851的余弦值来确定通道长度M_n 873。

[0079] 光纤阵列860还具有在光纤阵列860的轴线与和衬底810的表面垂直的Z方向之间测量的光纤角度θ_fiber 861。一旦为实现良好的光栅耦合效率而以期望角度θ_in 851形成通道850，穿过通道850的光学信号将遵循期望角度θ_in 851，而不管光纤角度θ_fiber 861如何，且即使光纤阵列860没有沿Y方向和/或R方向与顶部金属层M_top 845的开口准确地对准。在一实施例中，当在第一金属层M1 841上方形成每个金属层时，维持期望角度θ_in851。例如，基于在第一金属层M1 841处的开口的位置来确定第二金属层M2 842处的开口的位置、第一金属层M1 841和第二金属层M2 842之间的距离以及期望角度θ_in 851。当每两个相邻的金属层之间存在介电层时，也可以图案化介电层以在形成电介质层时维持期望角度θ_in 851。在另一实施例中，不对介电层进行图案化并且介电材料填入每个金属层处的开口中以形成介电通道850。介电通道850由金属层的金属材料和通孔V1，V2…V_top界定，并形成具有期望角度θ_in 851的波导，以通过介电通道850引导光学讯号。

[0080] 由此，一旦根据操作波长而以期望角度θ_in 851形成通道850，光学管芯800便可以与具有各种光纤角度的各种光纤阵列一起使用，这可降低半导体装置的成本及复杂度。在一个实例中，根据操作波长，通道850以等于12度的期望角度θ_in 851形成，且光纤角度θ_fiber 861可能能够在0度与20度之间调整。

[0081] 如图8所示，使用通孔V1、V2…V_top来连接所述多个金属层M1 841、M2 842…M_top 845。在一些实施例中，金属层及通孔可包含如铜、铝、银、硅等材料以减少光学I/O耦合期间的光学损耗。

[0082] 在一个实施例中，公开一种用于光学耦合的设备。所述设备包括：衬底；光栅耦合器，包括位于所述衬底之上的多个耦合光栅，其中所述多个耦合光栅中的每一者在第一横向方向上延伸且在第二横向方向上具有具有中间凸起形状的横截面，其中所述第一横向方向与所述第二横向方向平行于所述衬底的表面且在光栅平面中彼此垂直；以及包覆层，包含光学介质，其中所述包覆层填充在所述光栅耦合器上。

[0083] 在一些实施例中，所述中间凸起形状约于所述光栅平面垂直的方向对称。在一些实施例中，所述中间凸起形状包括至少三层。在一些实施例中，所述光栅耦合器被配置成以一非零角度从光纤阵列接收光学信号，其中所述非零角度是在所述光纤阵列的轴线与和所述光栅平面垂直的方向之间测量的。在一些实施例中，所述非零角度介于0度与约15度之间。在一些实施例中，所述光栅耦合器包含硅及氧化硅；以及所述光栅耦合器中的所述硅具有介于250奈米至350奈米的的厚度。

[0084] 在另一实施例中，公开一种用于光学耦合的设备。所述设备包括：半导体光子管芯；以及多个耦合光栅。所述多个耦合光栅中的每一者在第一横向方向上延伸且在第二横向方向上具有具有至少两个层的横截面。所述至少两个层包括位于所述半导体光子管芯上的第一层及位于所述第一层的中间部分上的第二层。所述多个耦合光栅的所述第二层具有沿所述第二横向方向改变的占空比。

[0085] 在一些实施例中，所述第一横向方向与所述第二横向方向平行于所述半导体光子管芯的表面且在光栅平面中彼此垂直。在一些实施例中，所述多个耦合光栅被配置为耦合从波导接收的光，且所述光沿着所述第二横向方向传播。在一些实施例中，所述多个耦合光栅的所述第二层具有沿所述第二横向方向增大的占空比。在一些实施例中，所述多个耦合光栅的所述第二层具有沿所述第二横向方向减小的占空比。在一些实施例中，所述多个耦合光栅的所述第二层具有沿所述第二横向方向首先增大且接着减小的占空比。在一些实施例中，所述多个耦合光栅的所述第二层具有沿所述第二横向方向首先减小且接着增大的占空比。在一些实施例中，所述多个耦合光栅的所述第二层具有介于约20％与约50％之间的占空比。在一些实施例中，所述多个耦合光栅的所述第一层具有沿所述第二横向方向改变的占空比。

[0086] 在又一实施例中，公开一种用于通信的系统。所述系统包括：半导体光子管芯，位于衬底上，其中所述半导体光子管芯包括至少一个沟槽及位于所述至少一个沟槽之上的多个金属层；光纤阵列，贴合到所述半导体光子管芯；以及至少一个光栅耦合器，位于所述半导体光子管芯上的所述至少一个沟槽中，用于在所述半导体光子管芯与所述光纤阵列之间传输光学信号。所述多个金属层中的每一者具有位于所述至少一个光栅耦合器上方的开口。所述多个金属层的所述开口形成沿第一方向延伸的通道，以用于在所述光纤阵列与所述至少一个光栅耦合器之间传递光学信号。非零角度形成在所述第一方向与和所述衬底的表面垂直的第二方向之间。

[0087] 在一些实施例中，所述非零角度介于5度与20度之间。在一些实施例中，所述至少一个光栅耦合器包括多个耦合光栅；所述多个耦合光栅中的每一者在第一横向方向上延伸且在第二横向方向上具有具有中间凸起形状的横截面；以及所述中间凸起形状沿所述第二横向方向的总宽度小于600nm。在一些实施例中，与所述至少一个光栅耦合器相比的所述光纤阵列的高度能够在0微米与100微米之间调整；且所述光纤阵列的角度能够在0度与20度之间调整，其中所述光纤阵列的所述角度是在所述光纤阵列的轴线与垂直于所述衬底的所述表面的所述第二方向之间测量的。在一些实施例中，所述光纤阵列通过透明环氧树脂粘合剂结合到所述半导体光子管芯。

[0088] 以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地利用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。

[0089] [符号的说明]

[0090] 100：装置

[0091] 102：电子管芯/管芯

[0092] 104：光源管芯/管芯

[0093] 106：光子管芯/管芯

[0094] 108、760、860：光纤阵列

[0095] 110、740：中介物

[0096] 112：打线结合

[0097] 114：印刷电路板(PCB)衬底

[0098] 116：硅穿孔(TSV)

[0099] 118：光纤到芯片光栅耦合器

[0100] 200：光纤到芯片光栅耦合器/光栅耦合器

[0101] 202：光栅区

[0102] 204：周期性光栅/光栅

[0103] 206、212：长度

[0104] 208：边缘

[0105] 210：波导

[0106] 214：曲率半径

[0107] 216：弧长度/长度

[0108] 220：入射光场

[0109] 222、258：角度

[0110] 224：硅衬底/衬底

[0111] 226、310、410、510、820：氧化硅层

[0112] 228、320、420、520：硅层

[0113] 232、274、362、363、431：厚度

[0114] 234、236：厚度/台阶高度

[0115] 238、432：总厚度

[0116] 240、242、244、341、344、351、352、353、354、355、441、442、451、541、542、551：宽度[0117] 241：周期

[0118] 246：中间凸起部分

[0119] 247、623、633：左侧部分

[0120] 248：中间基础部分

[0121] 249、621、631：右侧部分

[0122] 252：光纤

[0123] 254：轴线

[0124] 256：z轴

[0125] 260：芯直径/光纤芯直径

[0126] 262：距离

[0127] 270：辐射光场/光场

[0128] 272：包覆层

[0129] 290：底部反射层

[0130] 292：顶部反射层

[0131] 300、400、500、600、751、830：光栅耦合器301、401、501：总宽度

[0132] 302、402、502：沟槽

[0133] 304、404、504：耦合光栅/光栅

[0134] 321、521：第一子层

[0135] 322、323、421、422、523、645：堆叠

[0136] 331：厚度/第一刻蚀厚度

[0137] 332、532：第二刻蚀厚度

[0138] 333：总厚度/第三刻蚀厚度

[0139] 342：左侧部分宽度

[0140] 343：右侧部分宽度

[0141] 522：堆叠/第二子层

[0142] 531：第一刻蚀厚度

[0143] 533：第三刻蚀厚度

[0144] 610：第一层

[0145] 620：第二层/硅层

[0146] 622：中间部分/硅层

[0147] 625：光栅/耦合光栅/高光栅

[0148] 626：浅沟槽/深沟槽

[0149] 630：掩模层/涂布掩模层

[0150] 632：中间部分/掩模层

[0151] 640：掩模层/涂布掩模层/图案化掩模层

[0152] 646：沟槽/开口

[0153] 651：光栅部分

[0154] 652：波导部分

[0155] 700：光学装置

[0156] 710：电子管芯

[0157] 720：光子管芯/半导体光子管芯

[0158] 730：封装材料

[0159] 741：焊盘

[0160] 742：凸块

[0161] 750：沟槽

[0162] 800：光学管芯/半导体光子管芯

[0163] 810：衬底

[0164] 841、M1：金属层/最低金属层

[0165] 842、843、844、M2、M3、M4：金属层

[0166] 845、M_top：金属层/顶部金属层

[0167] 850：通道

[0168] 851、θ_in：非零角度/角度/期望角度

[0169] 861、θ_fiber：光纤角度

[0170] 871、D_n：光栅位置

[0171] 872、H_n：总高度/高度

[0172] 873、M_n：通道长度

[0173] A-A’：径向方向

[0174] B-B’、R、Y、Z：方向

[0175] O：中心

[0176] V1、V2、V3、V_top：通孔

标题	发布/更新时间	阅读量
一种电站建设电动操作装置	2020-05-08	462
一种光控半导体开关	2020-05-08	70
一种无线充电系统双DD耦合器及确定其结构参数的方法和系统	2020-05-08	150
一种亮脉冲和暗脉冲可切换输出的双波长光纤激光器及方法	2020-05-08	41
一种自动识别正负极性的LED检测装置及检测方法	2020-05-08	894
一种新型高功率分配比三端口功分器	2020-05-08	43
一种基于电控扫频的傅里叶域锁模光电振荡器及实现方法	2020-05-08	31
一种多集成电路间高带宽通信系统	2020-05-08	110
电源耦合器组件、烹饪器具的上盖组件和烹饪器具	2020-05-08	753
非对称微纳光纤耦合器及扭转传感器和扭转传感测试装置	2020-05-08	233

用于光学耦合的设备及用于通信的系统

用于光学耦合的设备及用于通信的系统

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：