数字预失真处理装置及数字预失真器更新方法
阅读：942发布：2020-05-14
专利汇可以提供数字预失真处理装置及数字预失真器更新方法专利检索，专利查询，专利分析的服务。并且本 发明 公开了 数字预失真 处理装置，包括预失真器、自适应更新模 块 和控 制模 块，及产生源校准序列并提供给预失真器的校准序列产生模块；自适应更新模块，获取功放输出反馈回来的反馈校准序列，根据源校准序列和反馈校准序列得出最新的预失真函数；预失真器，保存有预失真函数，并利用预失真函数对源校准序列及源 信号 进行处理后发送给功放；并且，利用自适应更新模块的最新的预失真函数更新自身保存的预失真函数； 控制模块 ，控制预失真器、自适应模块和校准序列产生模块协调工作。本发明利用重新构造的校准序列，控制其包含从最小值到峰值的所有幅度，即可更新预失真器，提高了更新速度、简化了 算法 难道。本发明还提供一种数字预失真器更新方法。，下面是数字预失真处理装置及数字预失真器更新方法专利的具体信息内容。
1.一种数字预失真处理装置，对功率放大器处理之前的系统源信号进行预失真处理；
包括：预失真器、自适应更新模块和控制模块，其特征在于，还包括：校准序列产生模块；
所述校准序列产生模块，负责在系统空闲时隙产生源校准序列，并提供给所述预失真器；
所述自适应更新模块，从所述预失真器获取源校准序列，并获取经功率放大器处理后的反馈校准序列，通过自适应迭代算法对所述源校准序列和反馈校准序列进行计算，得到最新的预失真函数；
所述预失真器，保存有预失真函数，并利用预失真函数对所述源校准序列及源信号进行预失真处理后发送给所述功率放大器；并且，利用自适应更新模块的最新预失真函数更新自身保存的预失真函数；
所述控制模块，负责利用系统定时信息，控制所述预失真器、自适应模块和校准序列产生模块之间协调工作。
2.根据权利要求1所述装置，其特征在于，还包括：辅助预失真器；
所述辅助预失真器，复制所述预失真器的参数；并且，受所述控制模块的控制：在所述预失真器之前，截取所述源校准序列，并提供给所述功率放大器；在所述预失真器之前，截取所述自适应更新模块计算的预失真函数，利用所述预失真函数对复制的参数进行预更新，并负责将预更新的参数发送给所述预失真器。
3.根据权利要求2所述装置，其特征在于，所述自适应更新模块保存有算法迭代次数门限值，在利用自适应迭代算法对所述源校准序列和反馈校准序列进行计算时，判断迭代次数是否大于或等于所述门限值，若是，指示所述预失真器作异常处理。
4.根据权利要求2所述装置，其特征在于，还包括：
滤波器，负责对所述校准序列产生模块产生的源校准序列、以及反馈回来的反馈校准序列作滤波处理。
5.根据权利要求1至4中任一项所述装置，其特征在于，所述控制模块控制所述校准序列产生模块，产生包含所述功率放大器输入各幅度值的源校准序列。
6.根据权利要求5所述装置，其特征在于，所述控制模块控制所述校准序列产生模块产生的源校准序列的带宽小于或等于所述系统源信号带宽。
7.根据权利要求6所述装置，其特征在于，所述控制模块控制所述校准序列产生模块，产生幅度值先小后大的源校准序列。
8.一种数字预失真器更新方法，所述预失真器对功率放大器处理之前的系统源信号进行预失真处理，其特征在于，包括：
在系统空闲时隙生成源校准序列，将所述源校准序列经预失真处理后发送给所述功率放大器；
利用自适应迭代算法，对所述源校准序列和经功率放大器处理反馈回来的反馈校准序列进行计算，得到预失真函数；
利用所述预失真函数，更新所述预失真器。
9.根据权利要求8所述方法，其特征在于，还包括：复制所述预失真器为辅助预失真器；在计算出预失真函数之后，利用所述预失真函数对所述辅助预失真器进行预更新，预更新成功后，利用辅助预失真器参数覆盖所述预失真器。
10.根据权利要求9所述方法，其特征在于，通过以下步骤判断预更新是否成功：
利用自适应迭代算法对源校准序列和反馈校准序列进行计算时，判断迭代次数是否大于或等于预置的迭代次数门限值，若是，则不成功，转入异常处理；否则，则成功。
11.根据权利要求10所述方法，其特征在于，所述异常处理，包括：
保持预失真器不变、系统重新发起一次自适应更新过程，或者改变预失真器的结构。
12.根据权利要求9所述方法，其特征在于，在计算源校准序列和反馈校准序列的差异值之前，还包括：
对所述源校准序列和反馈校准序列进行相关性计算，利用相关性对二者进行延迟校准。
13.根据权利要求8至12中任一项所述方法，其特征在于，控制所述源校准序列包含所述功率放大器输入各幅度值。
14.根据权利要求13所述方法，其特征在于，控制所述源校准序列的带宽小于或等于所述系统源信号带宽。
15.根据权利要求14所述方法，其特征在于，控制所述源校准序列的幅度值先小后大。
数字预失真处理装置及数字预失真器更新方法
技术领域
[0001] 本发明涉及数字预失真处理技术，尤其涉及一种时分通信系统中的数字预失真处理装置，以及一种数字预失真器更新方法。
背景技术
[0002] 功率放大器(Power Amplifier，PA，以下简称功放)是一个通信系统中不可缺少的组成部分，由于晶体管本身的非线性特性，未经过线性化处理的功放的输入输出特性是非线性的，特别是输入信号较大的那部分失真会比较严重。非线性会产生频谱再生，从而导致邻道干扰，使系统不能满足严格的带外辐射要求；非线性也会引起带内干扰，降低系统的误码率性能。
[0003] 在所有的线性化技术中，数字预失真(Digital Pre-Distoration，DPD)是效果最好的技术之一。预失真的原理是，通过一个预失真器(Predistorter)来和功放级联，其与功放的失真数量相当(相等)，但功能却相反，也就是预先对功放的压缩性进行补偿和校正。目前数字预失真技术的研究多是基于频分复用系统，例如WCDMA(码分多址接入)系统，这类系统中的信号在时间上是连续发送的。
[0004] 参见图1，为数字预失真原理示意图。理想的情况是，通过预失真器和功放的级联，实现对原始输入信号Vi线性放大为输出信号Vo，中间信号Vp是预失真器的输出、功放的输入。其中：F(|Vi|)是预失真器的预失真函数；G(|VP|)是功放的特征函数；理想情况是通过调整预失真器的预失真函数，使F(|Vi|)·G(|Vp|)＝K，K为常数增益。
[0005] 预失真器的结构可分为无记忆类型和有记忆类型，典型的无记忆预失真器是基于查找表(LUT)，其实现简单，但是不能消除功放的记忆效应；典型的有记忆预失真器是基于多项式，其实现相对复杂，能有效消除功放的记忆效应，达到更好的预失真效果。下面以基于LUT的预失真器对数字预失真技术作进一步说明，对于基于多项式的数字预失真，与其类似。
[0006] LUT有多种寻址方式，包括线性功率、线性幅度和对数功率等，下面仅以线性幅度来说明LUT，其余类似。LUT存储每一个可能的输入信号幅度值与预失真函数输出值的对应关系，预失真器正常工作时，利用输入信号的幅度作为LUT的索引，找到其对应的预失真函数输出值，并与输入信号相乘完成预失真过程。参见图2，为预失真器工作过程示意图，函数|.|代表求输入信号Vi(t)的幅度值，即ri(t)＝|Vi(t)|；函数s(ri)将输入信号的幅度值ri(t)映射到LUT中，以得到输入信号Vi(t)对应的预失真函数值，即f(ri(t))。在实际应用中，功放的失真(也即非线性)特征会随着时间、温度以及偏压(biasing)的变化而变化，因此，在实际的数字预失真系统中引入了反馈机制，对输出信号进行采样，并用以校正预失真器。一个典型的数字预失真系统结构示意图如图3所示，整个系统可以以数字模拟信号转换器(Digital Analog Converter，DAC)和模拟数字信号转化器(Digital Analog Converter，ADC)为界，分为数字部分和模拟部分。数字部分主要是指对数字上变频器(Digital Up Converter，DUC)产生的源信号(I路和Q路源信号)进行预处理的数字器件，例如FPGA、CPLD或DSP；模拟部分包括模拟上变频、模拟下变频(BPF)和功放(PA)。数字部分内部又可根据功能划分为预失真器、控制模块和自适应更新模块。源信号经预失真器处理后发送给功放进行放大处理；同时，控制模块对源信号的延迟和存储进行控制，自适应更新模块在收到反馈回路的反馈信号后，将源信号与反馈信号进行比较，通过自适应算法，对LUT进行更新。可以这样理解：预失真器的功能是利用存储的预失真函数对输入信号进行预失真处理；自适应更新模块的功能是计算最新的预失真函数，并提供给预失真器对其保存的预失真函数进行更新，对于LUT，就是完成一个输入信号与对应预失真系数的相乘。 [0007] 可见，校正预失真器的过程，就是通过比较源信号(图2中I路和Q路)与其反馈信号，来更新LUT所有表项的过程。这种方式存在更新速度缓慢、实现复杂等缺陷，具体原因分析如下：
[0008] 1)预失真器更新速度缓慢
[0009] 原因在于，在正常的业务流中，幅度位于均值附近的信号出现的概率最大，而越接近峰值的信号出现的概率越小，等待所有可能的幅度的源信号全 部出现需要很长的时间，而处于峰值信号在功放中失真最严重、最需要更新，因此，对LUT全部更新一遍将非常缓慢，难以做到随着系统快速的自适应变化。
[0010] 2)自适应算法复杂
[0011] 为了使预失真器更新充分、正确，自适应算法需要处理大量的数据，并进行多次的迭代，这使算法的运算量和需要的存储容量非常大，并且，自适应算法不收敛的可能性很大。
[0013] 由于要处理大量源信号与反馈信号，使自适应算法很复杂，使整个系统对硬件的要求非常高，一些系统甚至要增加额外的DSP处理器来运行算法，增加了系统成本、功耗和制版的难度。
[0014] 对于基于多项式的预失真器，也存在上述类似问题，并且更加严重。 发明内容
[0015] 有鉴于此，本发明要解决的技术问题是，提供一种基于时分通信系统的数字预失真处理装置及数字预失真器更新方法，以实现对预失真器进行快速更新。 [0016] 为此，本发明实施例采用如下技术方案：
[0017] 一种数字预失真处理装置，对功率放大器处理之前的系统源信号进行预失真处理；包括：预失真器、自适应更新模块和控制模块，还包括：校准序列产生模块；所述校准序列产生模块，负责在系统空闲时隙产生源校准序列，并提供给所述预失真器；所述自适应更新模块，从所述预失真器获取源校准序列，并获取经功率放大器处理后的反馈校准序列，通过自适应迭代算法对所述源校准序列和反馈校准序列进行计算，得到最新的预失真函数；所述预失真器，保存有预失真函数，并利用预失真函数对所述源校准序列及源信号进行预失真处理后发送给所述功率放大器；并且，利用自适应更新模块的最新预失真函数更新自身保存的预失真函数；所述控制模块，负责利用系统定时信息，控制所述预失真器、自适应模块和校准序列产生模块之间协调工作。
[0018] 所述装置还包括：辅助预失真器；所述辅助预失真器，复制所述预失真器的参数；并且，受所述控制模块的控制：在所述预失真器之前，截取所述源校准序列，并提供给所述功率放大器；在所述预失真器之前，截取所述自适应更新模块计算的预失真函数，利用所述预失真函数对复制的参数进行预更新，并负责将预更新的参数发送给所述预失真器。 [0019] 所述自适应更新模块保存有算法迭代次数门限值，在利用自适应迭代算法对所述源校准序列和反馈校准序列进行计算时，判断迭代次数是否大于或等于所述门限值，若是，指示所述预失真器作异常处理。
[0020] 所述装置还包括滤波器，所述滤波器负责对所述校准序列产生模块产生的源校准序列、以及反馈回来的反馈校准序列作滤波处理。
[0021] 所述控制模块控制所述校准序列产生模块，产生包含所述功率放大器输入各幅度值的源校准序列。
[0022] 所述控制模块控制所述校准序列产生模块产生的源校准序列的带宽小于或等于所述系统源信号带宽。
[0023] 所述控制模块控制所述校准序列产生模块，产生幅度值先小后大的源校准序列。 [0024] 一种预失真器更新方法，所述预失真器对功率放大器处理之前的系统源信号进行预失真处理，该方法包括步骤：在系统空闲时隙生成源校准序列，将所述源校准序列经预失真处理后发送给所述功率放大器；利用自适应迭代算法，对所述源校准序列和经功率放大器处理反馈回来的反馈校准序列进行计算，得到预失真函数；利用所述预失真函数，更新所述预失真器。
[0025] 所述方法还包括：复制所述预失真器为辅助预失真器；在计算出预失真函数之后，利用所述预失真函数对所述辅助预失真器进行预更新，预更新成功后，利用辅助预失真器参数覆盖所述预失真器。
[0026] 通过以下步骤判断预更新是否成功：利用自适应迭代算法对源校准序列和反馈校准序列进行计算时，判断迭代次数是否大于或等于预置的迭代次数门限值，若是，则不成功，转入异常处理；否则，则成功。
[0027] 所述异常处理，包括：保持预失真器不变、系统重新发起一次自适应更新过程，或者改变预失真器的结构。
[0028] 在计算源校准序列和反馈校准序列的差异值之前，所述方法还包括：对所述源校准序列和反馈校准序列进行相关性计算，利用相关性对二者进行延迟校准。 [0029] 优选地，控制所述源校准序列包含所述功率放大器输入各幅度值。 [0030] 优选地，控制所述源校准序列的带宽小于或等于所述系统源信号带宽。 [0031] 优选地，控制所述源校准序列的幅度值先小后大。
[0032] 对于上述技术方案的技术效果分析如下：
[0033] (1)由前述对现有技术的分析，由于源信号一般出现在均值概率较大，出现在峰值概率较小，因而造成更新一次需要很长时间。本发明并不依赖源信号，而是利用重新构造的源校准序列，可自由控制源校准序列在很短时间内包含从最小值到峰值的所有幅度，利用源校准序列和反馈校准序列计算得到的预失真函数，即可对预失真器完成一次更新，提高了更新速度；并控制校准序列在系统空闲时隙发送，不会影响正常业务。 [0034] (2)根据不同数字预失真算法特点及要求，对校准序列进行优化设计，如对于LUT控制其包含从最小值到峰值的所有幅度，对于多项式法控制其频谱覆盖正常业务信号的带宽，即可更新预失真器，提高了更新速度、简化了算法难道。
[0035] (3)由于校准序列是额外生成的，因此可以控制其长度，通过产生较小长度的校准序列，可以减小对系统存储容量的要求，节省系统有限的存储空间；同时，减小了自适应更新模块的计算量，使算法更易收敛，可实现性强。
[0037] 图1为现有技术数字预失真器原理示意图；
[0038] 图2为现有技术数字预失真器工作过程示意图；
[0039] 图3为现有技术数字预失真系统示意图；
[0040] 图4为本发明数字预失真系统示意图；
[0041] 图5为本发明源校准序列和反馈校准序列比较示意图；
[0042] 图6为本发明数字预失真器更新方法流程图；
[0043] 图7为本发明源校准序列发送时序图；
[0044] 图8为本发明源校准序列所在GP的示意图；
[0045] 图9a为本发明源校准序列幅度示意图；
[0046] 图9b为本发明源校准序列幅度示意图。
具体实施方式
[0047] 不同于现有技术利用源信号和反馈信号来更新预失真器，本发明是在源信号之外构建新的源校准序列，通过比较源校准序列和反馈校准序列，来更新预失真器。通过对源校准序列进行合理设计，不但会加快预失真器的更新速度，而且会节省存储空间，减少运算量。
[0048] 如前已分析，对于WCDMA等频分复用系统，信号是连续发送的，如果在源信号之外发送用于更新LUT的源校准序列，会影响正常业务。但是对于时分通信系统，例如TD-SCDMA(时分同步-码分多址接入)、LTE(3G长期演进)及4G(第四代移动通信系统)等，信号并不是连续发送的，可以在空闲的时隙发送源校准序列，不会影响正常业务的处理。 [0049] 由前述对现有技术的分析，由于源信号一般出现在均值概率较大，出现在峰值概率较小，因而造成更新一次需要很长时间。本发明并不依赖源信号，而是利用重新构造的源校准序列，控制其包含从最小值到峰值的所有幅度，即可完成一次更新，因而提高了更新速度。
[0050] 参见图4，为本发明实施例中数字预失真系统示意图。与现有系统类似，仍由数字部分(数字预失真处理装置)和模拟部分组成；不同之处在于，数字部分在包含预失真器401、控制模块402和自适应更新模块403之外，增加了校准序列产生模块404和辅助预失真器405。
[0051] 校准序列产生模块404在控制模块402的控制下，在校准时刻产生源校准序列并插入到空闲时隙中。自适应更新模块403根据源校准序列和反馈回路反馈回来的反馈校准序列执行自适应算法，得到预失真函数，提供给预失真器，完成更新。控制模块402根据系统的定时信息来控制校准序列产生模 块404、自适应更新模块403、预失真器401和辅助预失真器405的协调工作。
[0052] 参见图5，为源校准序列和反馈校准序列比较示意图。可见，由于功放的增益压缩特性，反馈校准序列幅度较高的部分没有与源校准序列保持线性关系，产生了非线性。那么就可以利用它们之间的差异，来对预失真器401进行更新。
[0053] 下面从校准序列产生模块404、辅助预失真处理器405和自适应更新模块403三个角度，分别说明：
[0054] 1)校准序列产生模块404，主要负责产生用于更新预失真器401的参考符号，也就是源校准序列。辅助预失真器405会保存源校准序列，并会将其提供给自适应更新模块403，自适应更新模块403将其与经功放处理后的反馈校准序列进行比较和分析，得到预失真函数，从而确定功放的失真特性。
[0055] 2)为了防止预失真器401更新失败，或者预失真器401更新过程中未达到最优值时对业务信号的影响，引入了辅助预失真器405。
[0056] 更进一步分析引入辅助预失真器405的原因在于，预失真器401参数达到最后的稳定，往往需要算法迭代多次。简单而言，发送、接收一次校准序列后可以对预失真器401进行一次更新，但这一次更新很有可能不是最佳结果，还需要重复这个过程多次，而在更新预失真器401时，还要处理正常的业务，如果预失真器401更新失败或者未达到理想值，就会对正常业务产生影响。所以采用辅助预失真器405的目的，就是将这个更新过程首先在辅助预失真器405中进行，待更新完毕后再复制到预失真器401中。
[0057] 其实现过程是：
[0058] ●预失真器401在更新期间保持不变，并对正常业务信号(I路和Q路)进行预失真处理；
[0059] ●在更新开始前，将预失真器401参数复制到辅助预失真器405中，在更新期间利用校准序列得到的预失真函数对辅助预失真器405进行更新；
[0060] ●当辅助预失真器405达到稳定后，判断辅助预失真器405的预失真效果，如果达到期望值则将其复制到预失真器401中完成更新过程，否则转入异常处理。 [0061] 3)自适应更新模块403基于自适应算法，对源校准序列和反馈校准序列 进行比对，得到预失真函数，提供给辅助预失真器405，可以认为所有重要的计算都在自适应更新模块403中完成。
[0062] 目前DPD算法包括：最小均方(LMS)算法和递推最小二乘(RLS)算法。LMS算法基于最小均方误差准则(MMSE)的维纳滤波器和最陡下降法提出的，实现简单，但迭代次数较多，收敛较慢；RLS算法是基于最小二乘准则的自适应算法，算法比较复杂，但迭代次数少，收敛较快。
[0063] 如果算法不收敛，则转入异常处理，异常处理包括：①保持预失真器401不变；②系统重新发起一次自适应更新过程；③改变预失真器结构。通过合理设计校准序列，使其长度很短，对存储容量的要求也相应减小，自适应算法的计算量也会相应减少，有利于算法的收敛。
[0064] 需要说明的是，图4描述的数字预处理装置也可以不包含辅助预失真器405，正如前面分析，辅助预失真器405的引入是为了避免预失真器401更新过程中未达到最优值而影响正常业务，可以认为是一种优化方案，如果不包括辅助预失真器405，则直接利用自适应更新模块403计算得到的预失真函数对预失真器401进行更新。
[0065] 参见图6，为本发明数字预失真器更新方法的流程图。包括：
[0066] 步骤601：控制模块402发起更新预失真器过程；
[0067] 步骤602：将预失真器401参数复制到辅助预失真器405中；
[0068] 步骤603：校准序列产生模块404产生源校准序列，并在空闲时隙发送； [0069] 步骤604：源校准序列经辅助预失真器405预失真处理后插入到业务流中； [0070] 步骤605：自适应更新模块403根据DPD算法，对源校准序列和反馈校准序列进行计算，利用二者差异值，得到预失真函数；
[0071] 步骤606：判断DPD算法是否收敛？若是，执行步骤607；否则，执行步骤608； [0072] 步骤607：利用步骤605中的预失真函数更新辅助预失真器，然后执行步骤609； [0073] 步骤608：判断是否达到预置的自适应迭代次数门限值？若是，执行步骤610；否则，返回执行步骤605；
[0074] 步骤609：，将辅助预失真器405复制到预失真器401，更新结束；
[0075] 步骤610：异常处理：包括上述①②③等方式。
[0076] 正如前面多次提到，对于校准序列本身的合理设计，是影响预失真器更新效果的重要因素，下面从源校准序列发送时序、幅度和相位等方面，来阐述源校准序列的设计。 [0077] 在TD-SCDMA系统中，位于DwPTS(下行导频时隙)和UpPTS(上行导频时隙)之间的GP(保护时隙)是发送源校准序列的最佳位置，该GP时隙较宽，包含96chip(码片)，长度为75us。此处也仅是给出一个具体实例而已，实际设计中并不限于GP，在不同的时分系统中，可以采用不同的时隙，只要是空闲的并且不影响正常业务即可。 [0078] 发送源校准序列需要严格的系统同步，以防止源校准序列干扰正常业务时隙；同时，源校准序列不能太接近上行时隙的发送位置，以免影响上行随机接入。参见图7，为源校准序列发送时序图，GP是发射向接收转换的保护间隔，必须控制源校准序列的发送时间，以防止对正常业务信号的接收产生影响。参见图8，为GP示意图，其中将GP分为四个区域：第一和第三区域作为保护数据，可全置为0；第二区域用来发送校准序列；第三区域作为上行随机接入的预留数据。理论上源校准序列的长度越短越好，对正常业务产生的影响越小。
经过实践检验，本发明实施例采用第二区域为35chip用来发送源校准序列，第一区域和第三区域分别为32chip和3chip保护数据，第四区域为26chip为随机接入的预留数据。对于发送源校准序列的35chip的时隙长度，如果考虑DUC作60倍内插，则可发送35×60＝
2100个数据，足够发送源校准序列。
经过实践检验，本发明实施例采用第二区域为35chip用来发送源校准序列，第一区域和第三区域分别为32chip和3chip保护数据，第四区域为26chip为随机接入的预留数据。对于发送源校准序列的35chip的时隙长度，如果考虑DUC作60倍内插，则可发送35×60＝
2100个数据，足够发送源校准序列。
[0079] 在具体操作时，依据数字预失真自适应算法效率最高、最易实现来构建校准序列：
[0080] (1)构建包含功放输入所有幅度的源校准序列，这样可以实现快速对LUT更新； [0081] (2)尽量减小校准序列的长度，以较小存储量、减少DPD算法的计算量； [0082] (3)控制源校准序列的幅度要先小后大，以免影响用户接入；
[0083] 在图8中，源校准序列发送位置(也即第三区域)后面有预留给上 行随机接入预留的数据，源校准序列不能影响这些数据，考虑到系统不能完全消除码间干扰，源校准序列的值在有用数据前的值越小，则对后面数据影响越小。因此，设定源校准序列的幅度先小后大。
[0084] (4)源校准序列和反馈校准序列经滤波处理，以满足对校准序列的带宽上的要求；其中，滤波器的带宽要设为系统的带宽；
[0085] (5)源校准序列的带宽要小于或等于系统带宽；
[0086] 对于考虑功放记忆效应的DPD(基于多项式的DPD)，构建频带宽度等于系统带宽的源校准序列，这样可以利用校准序列测量出系统的记忆效应，并加以消除； [0087] (6)控制源校准序列和反馈校准序列具有较好的相关性；计算出源校准序列和反馈校准序列的相关程度后，便于对二者进行延迟校准；
[0088] 对延迟校准的相关原理和算法为：
[0089] 由于反馈回路的延迟不一定是系统采样周期的整数倍，因此需要对源校准序列进行内插来实现非整数倍的时延调整，从而对源校准序列幅度和反馈校准序列幅度的相关性进行评估，源校准序列和反馈校准序列相关性的计算公式为：
[0090]
[0091] 源校准序列和反馈校准序列的幅度经过内插后求相关，得到的相关值除以内插倍数，商整数部分为整数倍的延迟，余数为分数倍的延迟。两个经过内插的序列延迟后再做抽取就得到了源校准序列和反馈校准序列的延迟校准。上式中L为进行相关的数据块的长度，一般来说其值越大，相关估计的精度越大，但也需要更多的存储容量和计算时间。 [0092] 下面结合一个具体基于LUT的实例，来具体阐述有关源校准序列的设计。对于基于多项式的源校准序列的设计，与其类型，不再赘述。
[0093] 现 假 设预 失 真 器 采 用256级 LUT，发送 基 带 信 号 的 最 大 幅 度 为 中频内插倍数为60。将Vp平均划分为256个区间，相邻区间的幅度为Δ＝Vp/256。输入基带信号的幅度与Δ相除得到的整数值作为LUT的索引来读取LUT中存储的预失真函数值，具体过程可参见图2。因此，只需发送一个包含256个基带信号的源校准序列，幅度由Δ开始、按Δ递增到256Δ，则就可以完成256级LUT的更新。由于功放会带来信号的幅度和相位失真，因此源校准序列的相位可以为任意值。同时，为了消除随机噪声的影响，可以将该源校准序列发送多次后作平均。系统采用60倍内插因子，则发送
512个数据只占用不到9个码片的时间，其前后都有足够的余量防止对系统的干扰。现假设Vp＝0.5139，Δ＝0.002，相位都固定为π/4。源校准序列以虚数的形式给出，其中实部对应I路数据，虚部对应Q路数据。源校准序列的幅度和相位如图9a和图9b所示。这样，DPD算法更新一次LUT只需要采集512个长度很短的源校准序列，相比于现有的长度很长(相对于源校准序列)的源信号的方式，存储的数据量大大减小，DPD算法也更易实现。 [0094] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
512个数据只占用不到9个码片的时间，其前后都有足够的余量防止对系统的干扰。现假设Vp＝0.5139，Δ＝0.002，相位都固定为π/4。源校准序列以虚数的形式给出，其中实部对应I路数据，虚部对应Q路数据。源校准序列的幅度和相位如图9a和图9b所示。这样，DPD算法更新一次LUT只需要采集512个长度很短的源校准序列，相比于现有的长度很长(相对于源校准序列)的源信号的方式，存储的数据量大大减小，DPD算法也更易实现。 [0094] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种数字预失真的方法和装置 | 2020-05-17 | 961 |
| 数字预失真 | 2020-05-11 | 682 |
| 一种数字预失真系统 | 2020-05-12 | 334 |
| 数字预失真处理装置 | 2020-05-14 | 568 |
| 数字预失真电路与方法以及数字预失真训练电路 | 2020-05-16 | 132 |
| 基带数字预失真架构 | 2020-05-14 | 407 |
| 一种数字预失真参数的求取方法及预失真系统 | 2020-05-15 | 682 |
| 宽带功放数字预失真装置及其预失真方法 | 2020-05-15 | 710 |
| 混合模式数字预失真 | 2020-05-13 | 70 |
| 一种数字预失真直放站 | 2020-05-16 | 131 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈