数字预失真专利检索-数字预失真信号处理专利检索查询-专利查询网

数字预失真

阅读：682发布：2020-05-11

专利汇可以提供数字预失真专利检索，专利查询，专利分析的服务。并且通过确定将被输出的信号的谐波信号而在通信信道中引入预失真信号的预失真电路。可确定将被输出的信号的一个或多个图像校正信号。一个或多个图像校正信号可以是将被输出的信号的复共轭信号变化。谐波信号、一个或多个图像的校正信号以及将被输出的信号可以组合成组合的输出信号。组合的输出信号可被发送到数字‑模拟转换器。该预失真电路可以在FPGA、ASIC、数字‑模拟转换器和/或单独的IC封装中实现。，下面是数字预失真专利的具体信息内容。

权利要求

1.一种预失真系统，以产生预失真信号，包括：
二级谐波校正部，所述二级谐波校正部包括第一组混频器以基于数据信号的实部和虚部产生第二谐波校正信号并且产生至少一个中间信号以用于第二谐波校正信号产生，其中使用第一组混频器中的至少一个混频器产生所述数据信号的实部和虚部的平方差，以及其中第一组混频器中的另外两个混频器具有用于第一组校正系数的输入端；
三级谐波校正部分，所述三级谐波校正部分包括第二组混频器以基于所述数据信号的实部和虚部以及所述至少一个中间信号产生第三谐波校正信号；
图像校正部，产生图像校正信号；以及
用于预失真信号的输出端，其中，所述预失真信号是第二谐波校正信号、第三谐波校正信号和图像校正信号的组合。
2.如权利要求1所述的预失真系统，其中，所述预失真系统包括少于十二个的混频器。
3.如权利要求2所述的预失真系统，其中，所述预失真系统包括九个混频器。
4.如权利要求1所述的预失真系统，其中，所述第一组混频器包括五个混频器，以及所述第二组混频器包括四个混频器。
5.如权利要求1所述的预失真系统，其中，所述第一组混频器包括四个混频器，以及所述第二组混频器包括五个混频器。
6.如权利要求1所述的预失真系统，其中，所述至少一个中间信号包括实部信号的平方。
7.如权利要求1所述的预失真系统，其中，所述至少一个中间信号包括所述数据信号的实部和虚部的平方差。
8.如权利要求1所述的预失真系统，其中，第二和第三谐波校正信号还基于响应数据信号类型而选择的校正系数。
9.如权利要求1所述的预失真系统，其中，所述预失真系统提供在具有数字-模拟转换器(DAC)的共用集成电路上。
10.如权利要求1所述的预失真系统，其中，所述输出端耦合到DAC，以及所述预失真系统提供在与所述DAC分开的集成电路上。
11.一种预失真系统，包括：
谐波校正模块，所述谐波校正模块包括多个混频器以基于输入数据信号的实部和虚部以及响应于输入数据信号类型选择的一组校正系数产生谐波校正信号，其中所述谐波校正模块包括在第二谐波校正部中的第一组混频器以产生第二谐波校正信号，并且使用第一组混频器中的至少一个混频器产生所述数据信号的实部和虚部的平方差，以及其中第一组混频器中的另外两个混频器具有用于该组校正系数中的第一子集的输入端；
图像校正模块，产生图像校正信号；
组合器模块，组合所述谐波校正信号和所述图像校正信号以产生预失真信号。
12.如权利要求11所述的预失真系统，其中
所述第二谐波校正部，包括
第一混频器，平方实部，xR(n)；
第二混频器，平方虚部，xI(n)；
第一加法器，产生所述第一混频器和第二混频器的输出之间的差，
第三混频器，将xR(n)和xI(n)相乘；
第一按位偏移器，移位所述第三混频器的输出，
第四混频器，将所述第一加法器的输出和第一校正系数相乘，
第五混频器，将所述第一按位偏移器的输出和第二校正系数相乘，以及第二加法器，结合第四混频器和第五混频器的输出以产生第二谐波校正信号；以及其中所述谐波校正模块还包括
第三谐波校正部，包括
第二按位偏移器，具有相关联的偏移加法器以移位被平方的虚部，xI(N)2，第三加法器，产生被平方的实部，xR(n)2和第二按位偏移器的输出之间的差，第六混频器，将xR(n)和所述第三加法器的输出相乘，
R 2
第三按位偏移器，具有相关联的偏移加法器以移位x(n) ，
第四加法器，产生所述第三按位偏移器的输出和xI(n)2之间的差，
第七混频器，将xI(n)和第四加法器的输出相乘，
第八混频器，将第六混频器的输出和第三校正系数相乘，
第九混频器，将第七混频器的输出和第四校正系数相乘，以及
第五加法器，组合所述第八混频器和第九混频器的输出以产生第三谐波校正信号。
13.如权利要求11所述的预失真系统，其中
所述第二谐波校正部，包括
第一加法器，产生实部xR(n)和虚部xI(n)之间的差，
第二加法器，产生实部xR(n)和虚部xI(n)的总和，
第一混频器，将所述第一加法器和第二加法器的输出相乘以产生[xR(n)]2-[xI(n)]2，第二混频器，将xR(n)和xI(n)相乘，
第一按位偏移器，移位所述第二混频器的输出，
第三混频器，将所述第一混频器的输出和第一校正系数相乘；
第四混频器，将所述第一按位偏移器的输出和第二校正系数相乘，以及第三加法器，组合所述第三混频器和第四混频器的输出以产生第二谐波校正信号；以及
其中所述谐波校正模块还包括
第三谐波校正部，包括
第五混频器，平方xR(n)以产生xR(n)2，
第二按位偏移器，移位所述第五混频器的输出，
R 2 I 2
第三按位偏移器，具有相关联的偏移加法器以移位[x(n)]-[x(n)]，
第四加法器，产生所述第二按位偏移器和所述第三按位偏移器的输出之间的差；
第六混频器，将xR(n)和所述第四加法器的输出相乘，
第四按位偏移器，移位xR(n)2，
R 2 I 2
第五加法器，组合[x(n)]-[x(n)]和第四按位偏移器的输出，
第七混频器，将xI(n)和第五加法器的输出相乘，
第八混频器，将第六混频器的输出和第三校正系数相乘，
第九混频器，将第七混频器的输出和第四校正系数相乘，以及
第六加法器，组合所述第八混频器和第九混频器的输出以产生第三谐波校正信号。
14.如权利要求11所述的预失真系统，其中，所述预失真系统包括少于十二个的混频器。
15.如权利要求11所述的预失真系统，其中，所述预失真系统包括九个混频器。
16.如权利要求11所述的预失真系统，其中，所述谐波校正模块包括：
二级校正模块，以产生第二谐波校正信号和中间信号；
三级校正模块，以至少部分基于所述中间信号而产生第三谐波校正信号。
17.如权利要求11所述的预失真系统，进一步包括发射机，向数字-模拟转换器(DAC)发送预失真信号。
18.如权利要求11所述的预失真系统，其中，所述预失真系统提供在具有数字-模拟转换器(DAC)的共用集成电路上。
19.如权利要求11所述的预失真系统，其中，所述预失真系统提供在与DAC分开的集成电路上。
20.一种产生预失真信号的方法：
接收数据信号，所述数据信号包括实部和虚部；
使用第一组混频器基于所述实部和虚部和第一组校正系数而产生第二谐波校正信号，所述产生包括使用第一组混频器中的至少一个混频器产生所述数据信号的实部和虚部的平方差并且将第一组校正系数输入到第一组混频器中的另外两个混频器中，其中，在产生第二谐波校正信号时，产生至少一个中间信号；
基于所述实部和虚部、第二组校正系数以及所述至少一个中间信号，产生第三谐波校正信号；
产生图像校正信号；以及
将所述第二谐波校正信号、所述第三谐波校正信号和所述图像校正信号组合以产生预失真信号。
21.如权利要求20所述的方法，其中，使用少于十二个的混频器产生所述第二谐波校正信号和第三谐波校正信号。
22.如权利要求21所述的方法，其中，使用九个混频器产生第二谐波校正信号和第三谐波校正信号。

说明书全文

数字预失真

背景技术

[0001] 本申请是于2011年8月22日提交的、标题为“Digital Pre-Distortion”的美国专利申请序列号13/214852(以下简称“852申请”)的部分延续，该申请的内容在此并入其全文。“852申请”请求于2011年2月16日提交的临时美国专利申请序列号61/443605的优先权，其内容在此引入其全文。

背景技术

[0002] 数字-模拟转换器(DAC)的失真可导致形成DAC的部件的寄生效应。由于DAC的寄生效应，谐波信号和图像信号可被产生，因此从DAC下游发送的信号的失真。由DAC引入的失真可以被分类为线性或非线性的。在接收器的均衡器可以衰减线性失真的影响。然而，非线性失真(诸如，谐波信号和图像信号)更难以解决。图像信号可以是超出DAC采样频率的那些信号，或者可以是从DAC 缺陷导致的信号，例如，DAC内的寄生，其导致按比例缩小并在随机频率的输入信号的寄生频率分量。

[0003] 在数字媒体有线通信实施方式中，互用标准(诸如，DOCSIS/DRFI标准)存在，以对发送到接收器的数据形式提供指导。DOCSIS标准对于较少信道更为严格，并且随着信道数量增加，标准变得较不严格。具体而言，随着信道数上升，对无杂散-动态范围(SFDR)和邻道泄漏比(ACLR)的要求变得不太严格。因此，输入到DAC的数字信号可需要进一步处理，以实质上消除引起信号失真的谐波和图像信号。

[0004] 现场可编程门阵列(FPGA)设备和/或特定应用集成电路(ASIC)用于在由DAC转换下行传输之前向数字信号施加数字处理技术。图1示出常规的FPGA或ASIC配置，用于向射频(RF)DAC提供数字数据。

[0005] 数字信号被处理为包括具有实部和虚表示的组件的复合域信号。复数域数据信号由混频器105和数字调制信号组合，该数字调制信号频移数据为一般6或8MHz数据的数据块。6或8MHz的数据由组合器120组合成若干信道，并保持复合域数据。合并后的数据在混频器107与来自上转换数字调制器130的另一数字调制信号进行混合。来自上转换数字调制器130的数字调制信号是其中发送数字数据的载频。

[0006] 混频器107的输出仍然是复合域信号。从混频器107输出的复合域信号由实域设备140变换成仅包括实域数据信号的数据信号。实域设备140输出实域数据信号到信道组合器
150。信道组合器150组合实信号到发送到DAC的上变频信道的块。所描述的系统100仅仅向DAC提供数据并不积极尝试衰减或消除由DAC引入的谐波或图像信号。

[0007] 本发明人已经认识到在输入信号到DAC之前向在信道上传送的信号引入预失真以“消除”(或衰减)非线性信道失真影响的优势。本发明的系统和方法可用于上述上下文中，以及需要解决在传输信号中非线性谐波失真和/或图像信号失真的其他应用中。例如，本发明的系统和方法可用于无线基础设施(WIFR)基站，其中需要满足严格的废气排放规格。

[0008] 附图简述

[0009] 图1示出常规的FPGA或ASIC配置，用于向射频(RF)DAC提供数字数据。

[0010] 图2示出了根据本发明实施例，信号数据的传输的示例性系统的框图。

[0011] 图3示出了根据本发明实施例，FPGA或ASIC的示例性信号链的框图。

[0012] 图4示出根据本发明实施例，预失真电路的示例性简化框图。

[0013] 图5示出根据本发明实施例，用于产生主信号和的图像信号的示例性实施方式。

[0014] 图6示出根据本发明实施例，校正电路的示例性实施方式，用于调制图象信号到适当的频率位置以取消。

[0015] 图7示出根据本发明实施例，产生互调失真(IMD)取消项的校正电路的示例性实施方式。

[0016] 图8示出根据本发明实施例，校正电路的示例性实施方式，用于产生时钟杂散校正项。

[0017] 图9示出根据本发明实施例的一种方法，以消除第二和第三级谐波失真IMD，时钟杂散和在频率fdac/4-fout，fdac/2-fout和3fdac/4-fout的图像。

[0018] 图10A-10C提供根据本发明的实施例的预失真电路的示例性实施方式。

[0019] 图11示出根据本发明实施例的一种方法，以消除第二和第三级谐波失真IMD，时钟杂散和在频率fdac/4-fout，fdac/2-fout和3fdac/4-fout的图像。

[0020] 图12示出根据本发明实施例的一种方法，以消除第二和第三级谐波失真IMD，时钟杂散和在频率fdac/4-fout，fdac/2-fout和3fdac/4-fout的图像。

[0021] 发明详述

[0022] 公开的实施例提供一种预失真系统，该系统可在通信信道引入预失真信号。该系统可以包括信号发生器、控制器和校正模块。该信号发生器可在输入信号的预定频率生成谐波信号和图像信号。该控制器可以响应于指示输入信号类型的控制信号而选择校正系数。校正模块可以响应于控制信号而向所生成的谐波以及图像信号施加校正系数，以生成预失真信号。

[0023] 可替换实施例提供用于消除失真的系统。该示例性系统可包括信号处理电路、预失真电路和数字-模拟转换器(DAC)。信号处理电路可以接收输入信号，并产生输入信号的信号失真，用于传输。预失真电路可以响应于由信号处理电路的控制码输出而施加失真校正信号。数字一模拟转换器可将合并的预失真信号以及所产生的数字信号转换成减少失真的模拟输出信号。

[0024] 还公开了提供预失真设备的实施例。预失真设备可以包括转换器、查找表、调制器、组合器和发射机。该转换器可以从输入信号产生复合数据域中的数字数据，其包括真实数据分量和虚数据分量。该查找表可以包括用于校正谐波失真和图像失真的校正系数。调制器可以向真正域和复合域数字数据适用从查找表检索到的校正系数，并生成预失真数字数据以衰减DAC的特征失真。组合器可以组合预失真谐波校正信号和预失真图像校正信号与在真实数据域和复合数据域中提供的数字数据。发射机可以向DAC发送组合信号。

[0025] 另一个实施例提供用于生成预失真信号以预失真信号的方法。所述示例性方法可以包括接收数字输入信号。基于由DAC引入的估计谐波失真，可以在输入信号的谐波频率从输入信号产生一个或多个初级信号。基于由DAC引入的估计图像失真，可以产生输入信号的一个或多个图像校正信号。主信号和图像校正信号可进行组合，以及组合信号可以被输出到DAC。

[0026] 图2示出了根据本发明实施例，用于发送信号数据的示例性系统框图200。示例性系统200还可以包括各种电路，以电压或电流的形式输出信号。示例性系统200可包括：FPGA/ASIC 220、RF DAC230、平衡转换器(BALUN)240、滤波器250、可变增益放大器260、功率放大器270和平衡转换器280。

[0027] FPGA/ASIC 220可以生成数字信号，用于传输音频和/或视频媒体或数据内容。FPGA/ASIC 220可包括数字预失真电路(“DPD”)222，其可以从FPGA/ASIC 220生成可并入RF DAC的预失真信号。RF DAC 230可以转换来自FPGA/ASIC 220的数字数据至电缆通信兼容的RF频率信号。电缆通信兼容的RF频率信号可具有大约50兆赫-1GHz的频率。RFDAC 230可具有用于时钟产生电路225的输入，其可以提供时钟信号给RF DAC 230。RF DAC 230可以具有提供信号到平衡转换器240的输出。平衡转换器在本领域是已知的，并是用于平衡信号的电气变压器的类型。

[0028] 在替代实施例中，RF DAC 230可具有DPD 222，其经并入以在数字-模拟转换电路之前接收输入信号。平衡转换器240可具有至滤波器250的输出。滤波器250可以具有输出到可变增益放大器260，其可以具有输出到功率放大器270。功率放大器270可以具有输出到平衡转换器280，其可以连接到电缆的通信信道，诸如同轴电缆或者光纤电缆。

[0029] 在操作中，FPGA/ASIC 220可以数字地处理信号，用于传输在信号中包含的数据。具体地说，FPGA/ASIC 220可产生由DPD 222处理的复数信号域信号中的信号。DPD 222可产生预失真信号，其被结合到FPGA/ASIC220的输出。预失真处理可以添加伪影到RF DAC 230的输入信号，使得由RF DAC 230产生的输出信号基本上不含伪影，因为加入的伪影取消或衰减由RF DAC 230产生的信号失真。RF DAC 230可将从FPGA/ASIC 220在数字数据信道205上接收的数字信号转换为模拟信号。时钟产生模块225可以提供时钟信号给RF DAC 230。RF DAC 230可输出模拟信号用于传输，例如，通过电缆通信信道。由RF DAC 230输出的输出在电缆通信信道的模拟信号可具有大约50兆赫-1GHz的频率。该模拟信号可以通过设备的组合进行滤波、放大和功率调整，诸如平衡转换器240、滤波器250、可变增益放大器260、功率放大器270和平衡转换器280。

[0030] 在FPGA中，例如根据本发明实施例，复合域信号可以被提供给预失真电路，其可基于数据信号要发送到的DAC的表征产生失真信号。参考图3详细描述具有预失真电路的示例性FPGA。

[0031] 图3示出了根据本发明实施例，FPGA或ASIC中的示例性信号链的框图。具有预失真的FPGA/ASIC 300的结构可以包括输入、第一混频器305、数字调制器310、组合器330、第二混频器307、上转换数字调制器335、组合器340以及预失真器350。

[0032] FPGA/ASIC 300可接收数字数据，或数字数据的生成表示，其被处理作为复合域输入信号。复合域输入信号可被施加到第一混频器305。第一混频器305还可以接收从数字调制器310输入的载波信号，例如，6或8兆赫信号。第一混频器输入305可输出调制复数域输入信号的6或者8MHz的载波信号。复合域调制信号可从混频器305输出，并且可以被提供给组合器330。组合器330可组合复合域调制信号与多个信道，其可以被提供给第二混频器307的输入端。上变频数字调制器335可提供载波信号到第二混频器307的输入端。载波信号可具有适于传输组合信道gk(n)的频率。在电缆通信应用中，例如，载波频率可是50MHz-1GHz。

[0033] 第二混频器307可分别向组合器340输出主信号和图像信号信道hK(n)的调制块，其中k是信道块，n表示要发送的信号的时间索引。在组合器340，信道的调制块可进一步通过求和多个信道块或单个信道而组合成为在上变频调制载波频率的信道。初级和图像信道的上变频调制块，x(n)和xi(n)，可以从组合器340输出到预失真电路350。预失真电路350可向上变频调制信道块施加失真系数，以产生失真信号y(n)。失真信号可以复制在数模转换器中产生的已知失真，例如诸如RF DAC 230。

[0034] 图3中的数学公式可表示为：

[0035]

[0036]

[0037]

[0038] xi(n)＝xR(n)-j×xI(n) (式1)

[0039] 在等式1，输出信号y(n)可以是基于施加到形成x(n)和xi(n)的组合信号的校正系数，x(n)和xi(n)的预失真版本。项表示，gk(n)是调制信号的信道的块的复基带信号，可以是调制项以调节组合的多个信道，hk(n)可以是复合调制域信号，x(n)可以是在任何预失真之前来自FPGA的输出信号，以及其中n是要发送的信号的时间索引。图3的输出是包含谐波失真和图像失真的信号，其预计通过目标DAC产生，即将执行数模转换的DAC。

[0040] 图4示出根据本发明实施例，预失真电路的示例性简化框图。预失真模块400可以包括初级信号发生器410、图像信号生成器415、控制器420、调制校正查找表430、谐波校正440、图像校正450、时钟杂散校正模块455、互调产物模块(IMD)457、加法器460、和在输出端的第二加法器470。初级信号发生器410可以是生成对应于要传输的期望数据信号的信号处理电路。图像信号产生器415可以是生成信号的信号处理电路，该信号包含在输入数据信号的特定频率的图像信号。控制器420可以基于指示输入信号类型的控制输入，而控制预失真模块400。输入信号类型可以例如是音频信号、视频信号、高清晰度的音频信号或高清晰度视频信号。该调制校正查找表430可以存储失真校正系数的列表。可通过表征多个不同DAC的性能产生失真校正系数的列表。谐波校正440可向从初级信号产生器410输出的信号应用失真校正系数，以产生抵消或衰减目标DAC的谐波失真的图像信号。类似地，图像校正450可以向从图像信号产生器415输出的图像信号应用失真校正系数，以产生取消或衰减DAC的图像失真的谐波信号，该DAC将转换输入数字数据。

[0041] 时钟杂散失真模块455可以校正时钟杂散产生的信号失真，该时钟杂散例如由泄漏或数字活动引起。IMD 457可以校正在调制期间从不希望的信号组合产生的失真。

[0042] 加法器460和第二加法器470可以求和信号，以生成要被发送到的目标DAC的输出信号。

[0043] 预失真模块400可以接收输入数字数据信号。复输入数字数据信号可具有实域和虚域分量。所收到的数字数据信号可被输入到初级信号发生器410和图像信号发生器415。初级信号发生器410可用于产生谐波频率的谐波信号，该斜波信号已知由输出信号将被提供的DAC产生。图像信号产生器415可用于产生在频率的图像信号，该图像信号该已知由输出信号将被提供的DAC产生。谐波和图像信号可以从主信号被计算，而不需要理解主信号频率以及DAC内的失真机制的先验知识。控制器420响应于输入信号可输出控制信号到调制校正查找表。该调制校正查找表430可以具有连接到控制器420的输入端，以及连接到谐波校正440与图像校正450的输出端。调制校正查找表430可以在查找表中存储校正系数。该查找表可以填充多个不同的常数和校正系数以及因子，诸如校正系数β以校正谐波失真，以及图像校正系数γ以补偿DAC中的图像信号失真。校正系数可以通过向DAC施加不同的信号并校准β和γ校正系数为产生可接受的谐波和图像失真水平的值。其它常数、系数和因子可以通过施加DAC(以及其它DAC)被类似地确定，以确定目标DAC的特征。可访问、或提供到谐波校正440或图像校正450的校正系数可依赖于由控制器420提供的控制信号。

[0044] 谐波校正440可具有用于从初级信号410接收数据的输入端，和用于从调制校正查找表430接收校正数据的输入端。谐波校正440可以校正出现在信号中的任何数量的谐波，作为定时失配和RF DAC的其他非线性电路特性的结果。图像校正450可具有用于从图像信号生成器415接收数据的输入端，和用于接收校正数据的输入端。图像信号可以是输入信号的定标和频率镜像(折叠)版本，该信号是所需光谱的不希望的信号。由于在RF DAC中的寄生，图像信号可以例如通过对时钟信号进行调制生成。图像校正450可以纠正需要被校正的任何数目的图像信号。IMD 457可以接收来自主信号发生器410的主信号和来自例如控制器或其它来源的二次信号。时钟杂散455可提供校正信号以衰减从时钟信号尖峰产生的任何失真。加法器460可具有输入，以从谐波校正440和图像校正450接收信号。虽然另一加法器470的输入端可包括主信号发生器410和加法器460的输出。加法器470的输出可以是来自预失真模块400的输出，作为到RF DAC的预失真信号。预失真模块400可以位于和FPGA的同一集成电路芯片，DAC或单独集成芯片中，诸如ASIC。

[0045] 在操作中，预失真模块400可接收在输入端将被发送的数字数据。初级信号发生器410和图像信号发生器415可产生主信号和图像信号，表示所接收到的数字数据。所产生的主信号和图像信号可具有包括每个信号的复合域表示。初级信号发生器410和图像信号发生器415可以分别向谐波校正440和图像校正450提供相应产生的信号。控制器420可以接收控制信号，指示例如被发送到DAC的信号的类型。基于所接收的控制信号，控制器420可生成索引值，该值被输出到调制校正查找表430。响应于所接收到的索引信号，调制校正查找表
430可以输出(或提供)校正系数到谐波校正440和图像校正450，用于校正失真。

[0046] IMD 457可以接收由主信号发生器410产生的信号和例如由第二主信号发生器(未示出)提供的二次信号，对应于被发送的信道的不同块。二次信号然后可以由IMD 457与来自主信号发生器410的输出信号相结合，以产生校正目标DAC的已知互调产物的误差信号。当DAC被表征时，所述校正信号可以被确定。IMD 457的输出可以提供到加法器470。

[0047] 时钟杂散校正模块455可以生成衰减时钟杂散的校正信号，该时钟杂散可在目标DAC中的数字-模拟转换期间产生。当DAC被表征时，这些时钟杂散可以被确定。时钟正校正模块455的输出可以提供到加法器470。

[0048] 谐波校正440可向数据信号的实域数据信号和复域表示应用谐波校正系数(β)。谐波校正系数(β)可以识别例如用于调制经处理的实和复合/虚信号的常数，以取消或衰减谐波信号。图像校正450可向数据信号的实域数据信号和复/虚拟域表示应用图像校正系数(γ)。图像信号可以是被折叠并出现在DAC的输出信号。图像校正系数(γ)可识别用于调制经处理的实和复合信号来取消或衰减图像信号的常数。

[0049] 从谐波校正440输出的数据信号的校正实域数据信号和复域表示可以施加于加法器460。从图像校正450输出的图像数据信号的调制实域数据信号和复数域表示也可以被施加到加法器460。加法器460可求和所提供的信号，并且输出该信号到加法器470。加法器470可求和主信号与加法器460的输出，并输出该求和信号。

[0050] 现在将参照图5更加详细地描述主信号发生器410和图像信号生成部415。图5示出根据本发明的实施例，用于产生初级信号和图像信号的示例性实施方式。其它方法和实现方式或配置可用于产生相应的初级和图像信号。图5的信号符号类似于以上图3。

[0051] 信号gk(n)可以是6或8MHz的第k块的复基带信号，其中信号是实部，以及信号是虚部。符号k可表示数据信道的数目，并且可以是1个信道到系统能够处理的尽可能多的信道。信号可以被提供给混频器511的第一输入。混频器511的另一输入可以是该形式的正弦波信号sin(θkn)。可以提供混频器511的输出也可以被提供到加法器532。信号可以提供到混频器513的第一输入。混频器513的另一输入可以是以下形式的余弦波信号，cos(θkn)。混频器513的输出可以被提供到加法器
534。信号可以被提供到混频器523的第一输入。混频器523的另一输入可以是以下形式的余弦波信号，cos(θkn)。混频器523的输出可以提供到加法器532。信
号也可以被提供给混频器521的第一输入。混频器521的另一输入可以是以下形式的正弦波信号，sin(θkn)。混频器521的输出可以提供到加法器534。

[0052] 加法器532可具有输入端以从混频器511接收混合信号并从混频器523接收混合信号混合的信号和
由加法器532求和。加法器532的输出是各自的信道块k的复合信号hk(n)的虚数部分。
加法器534可具有输入端以从混频器513和混频器521接收信号。加法器534可以具有输入端以从混频器513接收混合信号并从混频器521接收混合信号
输出。加法器534输出知之间的差，作
为各个信道块k的信号

[0053] 加法器532和534可以分别输出信号和其可通过信道求和552对于每个信道k求和。信道求和552可输出主信号xI(n)(复合/虚域)和xR(n)(实域)。信号xiR(n)和xR(n)是相同的。补充块554具有作为输入信号xI(n)，并且可以输出该信号xiI(n)。补充块执行信号反转的功能，即它的输出是否定的输入信号。输出数据信号xiI(n)，xiR(n)，xI(n)andxR(n)可被提供到例如图3的预失真图电路350。

[0054] 图6示出根据本发明实施例，校正电路的示例性实施方式，用于调制图象信号为合I R I R适位置用于取消。利用数据信号xi 和xi 和它们的补充-xi 和-xi ，生成图像校正项yil(n)。

[0055] 数据信号xiIand xiR和它们的补-xiIand-xiR可被提供给多路复用器610和620。多路转换器610可以接收代码(例如，代码1)，确定哪些信号可以在不同的时间点被提供给混频器613。码1可以基于DAC的表征，并且可以例如从图4的调制校正查找表提供。调制校正系数γ11可以输入到混频器613，以结合由多路转换器610提供的数据信号。混频器613的输出可以提供给加法器630。类似地，多路转换器620可以接收代码-代码2，识别哪些信号在时间的不同点被提供给混频器623。代码2也可以基于DAC的表征，并且可以例如从图4的调制校正查找表提供。调制校正系数γ12可以输入到混频器623，以结合由多路复用器620提供的数据信号。混频器623的输出被提供到加法器630，其可以结合调制校正信号，并输出图像校正信号yi1(n)。

[0056] 图6所示的配置可以对于任何数目的图像校正信号重复。例如，在示例性实施例中，在频率fdac/4-fout，fdac/2-fout和3fdac/4-fout的图像信号可以使用不同的多路转换器的代码生成。例如，对于图像信号fdac/4-fout，代码1可以是重复模式[0，3，2，1]，以及代码2可以是重复模式[1，0，3，2](其中，fout可以是输入到DAC的信号的中心频率)。对于图像信号fdac/2-fout，代码1可以是重复模式[0，2，0，2]，以及代码2可以是重复模式[1，3，1，3]。同时，对于图像信号3fdac/4-fout，代码1可以是重复模式[0，1，2，3]，以及代码2可以是重复模式[1，2，3，0]。使用不同的配置，校正系数和多路转换器的代码，可以产生不同的图像校正信号yi1(n)。

[0057] 取决于应用，其他类型的失真也可由需要或不需要解决的DAC产生。例如，高清晰度的音频系统可需要衰减其他的失真，诸如互调或由DAC所产生的寄生噪声失真，而标准清晰度的音频信号可没有该需要。如以下图7和8所示，预失真系统的替代实施例可以适应这些其他失真。

[0058] 图7示出根据本发明实施例，用于产生互调失真(IMD)取消项的校正电路的示例性实施方式。校正电路700产生互调失真(IMD)取消项。例如，信号知是对应于从预失真的主信道xR(n)和xI(n)分开的频率的信道块的二级信号。

[0059] 在该示例性实施方式中，校正电路700可包括混频器710、715、719、720、725和729，以及加法器717、727和730。混频器710可具有输入，用于要被发送的实域信号xR(n)和信道信号的实域块混频器710的输出信号x R(n)· 可以被提供到加法器717。混频器715可具有输入端以接收信号x I(n)(主信号的虚部)和 (二次信号的虚部)。混频器
715的输出x I(n)· 可以被提供到加法器717。加法器717可接收来自混频器710和715的混合信号，并执行求和运算。来自加法器717的求和信号可以施加到混频器719，其也具有用于互调失真(IMD)取消项β5的输入。互调失真(IMD)取消项β5也由图3所示的调制校正查找表来提供。互调失真(IMD)取消项可用来消除由于DAC的非线性的主要和次要信道的混合引起的互调失真。从混频器719输出的混合信号可以被提供到加法器730的输入端。混频器
720可具有输入，用于将要发送的虚拟域信号xI(n)和信道信号的实域块混频器720的输出信号xI(n)可以被提供到加法器727。混频器725可具有输入，以从实域xR(n)和信道块接收信号。混频器725的输出xR(n)· 可以被提供到加法器727。

[0060] 类似地，加法器727可接收来自混频器720和725的混合信号，并执行差分运算。来自加法器727的求和信号可以施加到混频器729，其也具有用于互调失真(IMD)取消项β6的输入。互调失真(IMD)取消项β6也可以由图3所示的调制校正查找表提供。互调失真(IMD)取消项可用于取消互调失真。

[0061] 从混频器729输出的混合信号可被提供给加法器730的输入。加法器730可以求和来自混频器719和729的信号，以提供将被转发到DAC的互调失真(IMD)取消项。

[0062] 图8示出根据本发明实施例，用于产生时钟杂散校正项的校正电路的示例性实施方式。

[0063] 时钟杂散校正电路的结构可以类似于以上图6的电路。0、1和-1项可以表示硬连接在数字电路并构成作为频域fdac/4杂散的时域签名的序列的常数。增量术语(δ1和δ2)可由控制器提供并在DAC校准期间确定的常数。信号0、1、-1可被提供给多路复用器810和820。多路复用器810可接收代码(例如，代码3)，识别可以在时间的不同点提供给混频器815的信号。代码3可以基于DAC的表征，并且可以从图4的调制校正查找表提供。并可以是多个不同代码中的一个。常数δ1可被输入到混频器815，以组合由多路转换器810提供的数据信号。混频器815的输出可提供到加法器830。同样地，多路转换器820可以接收代码(例如，代码4)，识别在时间的不同点被提供到混频器825的信号。代码4还可以根据DAC的表征，并且可以从图4的调制校正查找表提供。常数δ2可被输入到混频器825，以与由多路转换器820提供的数据信号相结合。常数δ1和δ2可以是涉及不同频域fdac/4杂散的不同的多个系数中的任一项，并且可以被存储在调制校正查找表中，例如如图4所示。混频器825的输出可被提供到加法器830。加法器830可组合经调制的校正信号，并且可以输出时钟杂散校正信号Yspur(n)。以上描述了可被施加到DAC的每个预失真信号的各个生成。

[0064] 图9示出组合上述参考图7和8描述的各个电路到单个实现，以提供预失真信号以及要被发送到DAC的数据信号。图9示出根据本发明实施例，消除第二和第三级谐波失真IMD，时钟杂散和在fdac/4-fout，fdac/2-fout和3fdac/4-fout的图像的方法。

[0065] 该预失真器900可接收数据信号，诸如将被发送的数据信号x(n)以及表示实际部分的xR(n)，和表示数据信号x(n)的虚拟部分xI(n)，以及分别表示fdac/4-fout，fdac/2-fout和3fdac/4-fout图像的图像校正信号yi1(n)，yi2(n)，yi3(n)。预失真器900可具有输入，用于从查找表检索或提供的校正系数。

[0066] 当电路提供二级直/折回谐波校正，实际数据信号xR(n)可以被输入到混频器911的两个输入，其平方数据信号。例如，混频器911的输出可以是[xR(n)]2。虚数据信号xI(n)可以被输入到混频器913的两个输入端，和混频器913的输出可以是[xI(n)]2。混频器911和913的输出可以施加到加法器921。

[0067] 加法器921的输出可是xR(n)的平方和XI(n)的平方之间的差异。加法器921的输出可以施加到混频器931。混频器931的另一个输入可以是从调制校正查找表获得的谐波调制校正系数β1。混频器931的输出可以施加到加法器941的输入端。

[0068] 实数据信号xR(n)和虚部数据信号xI(n)也可以被提供到混频器915。混频器915的输出可以是[xR(n)]·[xI(n)]。混频器915的输出可以施加到按位偏移器920，其将混合[xR(n)]·[xI(n)]偏移1个比特值，其执行乘以2。按位偏移器的输出920可以是(2x[xR(n)]·[xI(n)])。按位偏移器920的输出可以被输入到混频器933。混频器933的另一个输入可以是可从调制校正查找表获得的谐波调制校正系数β2。混频器933的输出可以施加到加法器941的输入端。

[0069] 使用来自混频器931的混合信号以及从应用于加法器941的混频器933的混合信号，加法器941的输出可以提供直/折回二级谐波校正信号。该校正信号可用于消除由DAC内的二级失真机制引起的失真。由加法器941求和来自混频器931和混频器933的输出可被施加于输出信号路径中的加法器958。

[0070] 为了提供三级直/折回谐波校正，按位偏移器920的输出可以施加到混频器919，以及混频器919的另一个输入可以是实际数据信号xR(n)。混频器919的输出可以施加到加法器925，和加法器921的输出可以施加到混频器917，混频器917可具有复合数据信号xI(n)的另一输入。混频器917的输出可以施加到加法器925。加法器925的求和可被输入到混频器937，混频器937的另一个输入可以是调制校正系数β4。混频器937的输出可以提供到加法器
942。

[0071] 混频器912可具有用于接收加法器921的输出的输入端，和用于实数据信号xR(n)的输入端。混频器912的输出可以施加到加法器923。

[0072] 混频器914可具有用于按位偏移器920的输出的输入端，和用于复合数据信号xI(n)的输入端。混频器914的输出可以施加到加法器923。加法器923可从混频器912的输出减去混频器914的输出。加法器923的输出可以施加到混频器935。混频器935的另一个输入可以是调制校正系数β3。混频器935的输出可以施加到加法器942。

[0073] 加法器942的输出可以直接提供三级/折回谐波校正信号。该校正信号可用于消除由DAC内的三级失真机制引起的失真。加法器942的输出可以施加到输出信号路径中的加法器956。

[0074] 对应于fdac/4-fout图像的图像校正信号yi1(n)可被输入到在输出信号路径中的加法器953。对应于fdac/2-fout图像的图像校正yi2(n)可被输入到在输出信号路径中的加法器952。对应于3*fdac/4-fout图像的图像校正yi3(n)可被输入到在输出信号路径中的加法器951。

[0075] 其他校正信号可包括互调校正信号。互调校正信号yimd(n)可以被施加到在输出信号路径中的加法器950。该校正信号可用于校正在频率中广泛分离的DAC输出频谱中的任意两个信道的乘积形成的互调失真产物。DAC 开关中非线性和在信号链中的其他非线性可产生这些互调产物。同时，寄生噪声校正信号yspur(n)可以被加到在输出信号路径中的加法器950。杂散噪声校正信号可以用于去除存在于输出频谱的fdac/4时钟杂散。这可以是例如由于芯片上的fdac/4速率的数字活动引起的杂散。加法器950的yimd(n)和yspur(n)的总和可以被施加到在输出信号路径中的加法器951。

[0076] 实数据信号xR(n)可以被施加到在输出信号路径中的加法器954。输出信号路径可包括可以被合并的加法器950-954的输入信号，并输入到加法器956。三级谐波校正信号可被输入到加法器956的输入端，以与合成图像校正和数据信号组合。加法器956的输出可以施加到加法器958的输入，其中它被相加三级谐波校正的输出。加法器958的输出可以是预失真器900的输出，作为真正信号y(n)。

[0077] 该预失真输出信号y(n)可以包括图像校正信号yi1(n)，yi2(n)，yi3(n)、谐波校正信号、时钟正校正信号和数据信号xR(n)。当然，取决于应用，校正信号的不同组合可以被组合以形成预失真输出信号y(n)。例如，由于处理变化，一些DAC可能不表现出明显的时钟杂散能量。在这种情况下，可以不需要时钟杂散校正信号。另外，由于个别DAC的不同敏感性，不是所有的失真分量可存在于所有DAC的输出。在这种情况下，仅应用对应于存在于DAC输出中的失真分量的预失真项。

[0078] 图10A-10C提供预失真电路的示例性实施方式。随着包装技术的改进并变得更便宜，可以设想，该预失真可以使用例如DAC封装实现。

[0079] 图10A可表示具有并入FPGA或ASIC的预失真组件的集成电路芯片。图10B可表示其中预失真组件入具有数字-模拟转换器的IC的配置。图10C可表示其中预失真组件并入单独IC封装的配置。

[0080] 图11示出预失真器1100的另一实施例，其组合上述对IMD取消(图7)和时钟杂散校正(图8)的单个电路为单一实现，以提供预失真信号与要被发送到DAC的数据信号。因此，图11示出根据本发明实施例的预失真器1100，以消除第二和第三级谐波失真IMD，时钟杂散和在频率fdac/4-fout，fdac/2-fout和3fdac/4-fout的图像。

[0081] 该预失真器1100可以接收数据信号，诸如将被发送的数据信号x(n)和表示实际部分的xR(n)和表示数据信号x(n)的虚数部分的XI(n)，以及分别表示fdac/4-fout，fdac/2-fout和3fdac/4-fout图像的图像校正信号yi1(n)，yi2(n)，yi3(n)。该预失真器1100可以具有输入，用于从查找表检索或提供校正系数。

[0082] 该预失真器1100可以包括二级直/折回谐波校正部分、三级直/折回谐波校正部分以及图像校正部件。

[0083] 为了提供第二级直/折回谐波校正，实际数据信号xR(n)可以被输入到混频器1111的两个输入，其平方数据信号。例如，混频器1111的输出可以是[xR(n)]2。虚数据信号XI(N)可以被输入到混频器1112的两个输入端，和混频器1112的输出可以是[xI(n)]2。混频器1111和1112的输出可以施加到加法器1115。

[0084] 加法器1115的输出可以是xR(n)的平方和xI(n)的平方之间的差异。加法器1115的输出可以施加到混频器1116。混频器1116的另一个输入可以是可从调制校正查找表而获得的谐波调制校正系数β1。混频器1116的输出可以施加到加法器941的输入端。

[0085] 实际数据信号xR(n)和虚部数据信号xI(n)也可以被提供到混频器1113。混频器1113的输出可以是[xR(n)]·[xI(n)]。混频器1113的输出可以施加到按位偏移器1114，其中将这个混合[xR(n)]·[xI(n)]偏移一个比特位置，有效执行乘以2。按位偏移器1114的输出可以是(2x[xR(n)]·[xI(n)])。按位偏移器1114的输出可以被输入到混频器1117。混频器
1117的另一个输入可以是可从调制校正查找表获得的谐波调制校正系数β2。混频器1117的输出可以施加到加法器1118的输入端。

[0086] 随着从混频器1116的混合信号和从混频器1117的混频信号被施加到加法器1118，加法器1118的输出可以提供第二级直/折回谐波校正信号。该校正信号可用于消除由DAC内的二级失真机制引起的失真。由加法器1118求和来自混频器1116和混频器1117的输出可被施加到输出信号路径中的加法器1158。

[0087] 第三级直/折回谐波校正部分可以包括用于数据信号(例如，xR(n)andxI(n))并用于通过第二级直/折回谐波部分产生的信号(例如，分别由混频器1111和1112产生的[xR(n)]2and[xI(n)]2)的输入端。为了提供第三级级/折回谐波校正，真实数据信号xRn)可以是混频器1120。信号[xI(n)]2可通过按位偏移器1121偏移，以功能上乘以3。具有加法器1121.1的按位偏移器1121可以偏移信号一个比特位置，并添加相应位值以执行乘以3的操作。按位偏移器1121和加法器1121.1的输出可以施加到加法器1122。信号[xR(n)]2也可以应用到加法器1122，加法器1122可产生并输出它的两个输入之间的差(即，[xR(n)]2和调整[xI(n)]2之间的区别)。加法器1122输出可以是混频器1120的另一个输入端，以及混频器1120输出可以是混频器1123的输入端。混频器1123的另一个输入可以是调制校正系数β3。混频器1123的输出可以施加到加法器1128。

[0088] 此外，虚数据信号xI(n)可以是混频器1124的输入。信号[xR(n)]2可通过按位偏移器1125和加法器1125.1移位，以功能上乘以3。按位偏移器1125与加法1125.1可以偏移信号一个比特位置，并添加相应位值以执行乘以3的操作。按位偏移器1125和加法器1125.1的输出可以施加到加法器1126。信号[xI(n)]2也可以应用到加法器1126，加法器1126可产生并输R 2 I 2出它的两个输入之间的差(即，偏移[x (n)]和[x (n)]之间的差)。加法器1126输出可以是混频器1124的另一个输入端，以及混频器1124输出可以是混频器1127的输入端。混频器
1127的另一个输入可以是调制校正系数β4。混频器1127的输出可以施加到加法器1128。

[0089] 加法器1128的输出可以直接提供第三级/折回谐波校正信号。该校正信号可用于消除由DAC中的三级失真机制引起的失真。加法器1128的输出可以施加到在输出信号路径中的加法器1156。

[0090] 对应于fdac/4-fout图像的图像校正信号yi1(n)可被输入到输出信号路径中的加法器1153。对应于fdac/2-fout图像的图像校正yi2(n)可被输入到输出信号路径中的加法器1152。对应于3*fdac/4-fout图像的图像校正yi3(n)可被输入到输出信号路径中的加法器1151。

[0091] 其他校正信号可包括互调校正信号。互调校正信号yimd(n)可以被施加到在输出信号路径中的加法器950。该校正信号可用于校正在频率中广泛分离的DAC输出频谱中的任意两个信道的乘积形成的互调失真产物。DAC开关中非线性和在信号链中的其他非线性可产生这些互调产物。同时，寄生噪声校正信号yspur(n)可以被加到在输出信号路径中的加法器1150。杂散噪声校正信号可以用于去除存在于输出频谱的fdac/4时钟杂散。这可以是例如由于芯片上的fdac/4速率的数字活动引起的杂散。加法器1150的yimd(n)和yspur(n)的总和可以被施加到在输出信号路径中的加法器1151。

[0092] 实数据信号xR(n)可以被施加到在输出信号路径中的加法器1154。输出信号路径可包括可以被合并的加法器1150-1154的输入信号，并输入到加法器1156。三级谐波校正信号可被输入到加法器1156的输入端，以与合成图像校正和数据信号组合。加法器1156的输出可以施加到加法器1158的输入，其中它被相加三级谐波校正的输出。加法器1158的输出可以是预失真器1100的输出，作为真正信号y(n)。

[0093] 该预失真输出信号y(n)可以包括图像校正信号yi1(n)，yi2(n)，yi3(n)、谐波校正信号、时钟正校正信号和数据信号xR(n)。当然，取决于应用，校正信号的不同组合可以被组合以形成预失真输出信号y(n)。例如，由于处理变化，一些DAC可能不表现出明显的时钟杂散能量。在这种情况下，可以不需要时钟杂散校正信号。另外，由于个别DAC的不同敏感性，不是所有的失真分量可存在于所有DAC的输出。在这种情况下，仅应用对应于存在于DAC输出中的失真分量的预失真项。

[0094] 该预失真器1100可以提供高效的谐波以及图像校正，并同时降低部件数目，即混频器(乘法器)。例如，预失真器1100可以在其谐波校正部分包括九个混频器，在第二级部分五个，以及在第三级部分四个。通常情况下，混频器向系统增加不必要的和不可预知的干扰。因此，在预失真系统中减少混频器的数量提供更高的性能。此外，当系统中并行信道数增加时，组件减少可以变得更明显。例如，在八个并行路径系统中，在预失真器中减少两个混频器(例如，图9的11个混频器到图11的9个混频器)可以扩展到在系统中减少16个混频器。

[0095] 图12示出预失真器1200的另一实施例，其组合上述对IMD取消(图7)和时钟杂散校正(图8)的单个电路为单一实现，以提供预失真信号与要被发送到DAC的数据信号。因此，图12示出根据本发明实施例的预失真器1200，以消除第二和第三级谐波失真IMD，时钟杂散和在频率fdac/4-fout，fdac/2-fout和3fdac/4-fout的图像。

[0096] 该预失真器1200可以接收数据信号，诸如将被发送的数据信号x(n)和表示实际部分的xR(n)和表示数据信号x(n)的虚数部分的xI(n)，以及分别表示fdac/4-fout，fdac/2-fout和3fdac/4-fout图像的图像校正信号yi1(n)，yi2(n)，yi3(n)。该预失真器1200可以具有输入，用于从查找表检索或提供校正系数。

[0097] 该预失真器1200可以包括二级直/折回谐波校正部分、三级直/折回谐波校正部分以及图像校正部件。

[0098] 为了提供第二级直/折回谐波校正，实际数据信号xR(n)可以被分别应用于加法器1211、1212。虚数据信号xI(n)也可以被施加到两个加法器1211，1212。加法器1211可以求和R I R I
两个输入，以产生(x (n)+x (n))，并且加法器1212可获取输入之间的差，以生成(x (n)-x(n))。加法器1211、1212的输出可以被输入到混频器1213。因此，该混频器可生成xR(n)的平方和xI(n)的平方之间的差异，其是[xR(n)]2-[xI(n)]2。混频器1213的输出可以是混频器
1214的输入。混频器1214的另一个输入可以是调制校正系数β1。混频器1214的输出可以施加到加法器1218。

[0099] 实际数据信号xR(n)和虚部数据信号xI(n)也可以被提供到混频器1215。混频器1215的输出可以是[xR(n)]·[xI(n)]。混频器1216的输出可以施加到按位偏移器1216，其中将这个混合[xR(n)]·[xI(n)]偏移一个比特位置，有效执行乘以2。按位偏移器1214的输出可为(2x[xR(n)]·[xI(n)])。按位偏移器1216的输出可以被输入到混频器1217。混频器1217的另一个输入可以是可从调制校正查找表获取的谐波调制校正系数β2。混频器1217的输出可以施加到加法器1218的输入端。

[0100] 随着从混频器1214的混合信号和从混频器1217的混频信号被施加到加法器1218，加法器1218的输出可以提供第二级直/折回谐波校正信号。该校正信号可用于消除由DAC内的二级失真机制引起的失真。由加法器1218求和来自混频器1214和混频器1217的输出可被施加到输出信号路径中的加法器1258。

[0101] 第三级直/折回谐波校正部分可以包括输入，用于将数据信号(例如，xR(n)和xI(n))，并用于通过第二顺序直/折回谐波部分产生的信号(例如，[xR(n)]2-[xI(n)]2)。为了R提供三级/折回谐波校正，真实数据信号x (n)可以被输入到混频器1220的两个输入，其平方真实数据信号，并且到混频器1221的输入端。混频器1220的输出可以是[xR(n)]2，以及混频器1220的输出可以被输入到按位偏移器1222，其偏移该混合[xR(n)]21个比特值，其执行乘以2。按位偏移器1222的输出可以是(2x[xR(n)]2)。按位偏移器1222的输出可以施加到加法器1223。

[0102] 信号[xR(n)]2-[xI(n)]2可被输入到按位移1224，其偏移信号[xR(n)]2-[xI(n)]2以在功能上乘以3。具有加法器1224.1的按位偏移器1224可偏移信号一个比特值，并添加相应位值以执行乘以3的操作。按位偏移器1224和加法器1224.1的输出可被施加到加法器1223，加法器1223可产生并输出它的两个输入之间的差(即，偏移[xR(n)]2和[xR(n)]2-[xI(n)]2之间的差)。加法器1223的输出可以是混频器1221的另一个输入端，和混频器1221的输出可以是混频器1225的一个输入端。混频器1225的另一个输入可以是调制校正系数β3。混频器1225的输出可以施加到加法器1226。

[0103] 此外，虚数据信号xI(n)可以是混频器1227的输入。信号[xR(n)]2-[xI(n)]2可以施加到加法器1229。信号[xR(n)]2可以通过按位偏移器1230移位一个比特值，以在功能上乘以2，以及按位偏移器1230的输出可以施加到加法器1229。加法器1229的输出可以是混频器
1227的另一个输入端。混频器1227的输出可以是混频器1228的另一个输入，以及混频器
1228的输入可以是调制校正系数β4。混频器1228的输出可以施加到加法器1226。

[0104] 加法器1226的输出可以直接提供第三级/折回谐波校正信号。该校正信号可用于消除由DAC中的三级失真机制引起的失真。加法器1226的输出可以施加到在输出信号路径中的加法器1156。

[0105] 对应于fdac/4-fout图像的图像校正信号yi1(n)可被输入到输出信号路径中的加法器1253。对应于fdac/2-fout图像的图像校正yi2(n)可被输入到输出信号路径中的加法器1252。对应于3*fdac/4-fout图像的图像校正yi3(n)可被输入到输出信号路径中的加法器1251。

[0106] 其他校正信号可包括互调校正信号。互调校正信号yimd(n)可以被施加到在输出信号路径中的加法器1250。该校正信号可用于校正在频率中广泛分离的DAC输出频谱中的任意两个信道的乘积形成的互调失真产物。DAC开关中非线性和在信号链中的其他非线性可产生这些互调产物。同时，寄生噪声校正信号yspur(n)可以被加到在输出信号路径中的加法器1250。杂散噪声校正信号可以用于去除存在于输出频谱的fdac/4时钟杂散。这可以是例如由于芯片上的fdac/4速率的数字活动引起的杂散。加法器1250的yimd(n)和yspur(n)的总和可以被施加到在输出信号路径中的加法器1151。

[0107] 实数据信号xR(n)可以被施加到在输出信号路径中的加法器1254。输出信号路径可包括可以被合并的加法器1150-1154的输入信号，并输入到加法器1256。三级谐波校正信号可被输入到加法器1256的输入端，以与合成图像校正和数据信号组合。加法器1256的输出可以施加到加法器1258的输入，其中它被相加三级谐波校正的输出。加法器1258的输出可以是预失真器1100的输出，作为真正信号y(n)。

[0108] 该预失真输出信号y(n)可以包括图像校正信号yi1(n)，yi2(n)，yi3(n)、谐波校正信号、时钟正校正信号和数据信号xR(n)。当然，取决于应用，校正信号的不同组合可以被组合以形成预失真输出信号y(n)。例如，由于处理变化，一些DAC可能不表现出明显的时钟杂散能量。在这种情况下，可以不需要时钟杂散校正信号。另外，由于个别DAC的不同敏感性，不是所有的失真分量可存在于所有DAC的输出。在这种情况下，仅应用对应于存在于DAC输出中的失真分量的预失真项。

[0109] 该预失真器1200可以提供高效的谐波以及图像校正，并同时降低部件数目，即混频器(乘法器)。例如，预失真器1200可以在其谐波校正部分包括九个混频器，在第二级部分四个，以及在第三级部分五个。通常情况下，混频器向系统增加不必要的和不可预知的干扰。因此，在预失真系统中减少混频器的数量提供更高的性能。此外，当系统中并行信道数增加时，组件减少可以变得更明显。例如，在八个并行路径系统中，在预失真器中减少两个混频器(例如，图9的11个混频器到图12的9个混频器)可以扩展到在系统中减少16个混频器。

[0110] 一些特征和本发明的方面已经示出并详细参照特定实施例描述，以举例的方式，而不是通过限制的方式。那些本领域技术人员将理解，替代实施方式和对所公开实施例的各种改进是本发明的范围和考虑之内。

标题	发布/更新时间	阅读量
数字预失真功放定标方法、系统和数字预失真装置	2020-05-16	404
空间数字预失真	2020-05-11	884
射频域数字预失真	2020-05-13	280
消除载波的数字预失真	2020-05-13	144
一种数字预失真参数的求取方法及预失真系统	2020-05-15	416
射频域数字预失真	2020-05-14	306
基带数字预失真架构	2020-05-14	407
数字预失真装置及方法	2020-05-13	644
一种数字预失真方法和数字预失真器	2020-05-11	854
自适应数字预失真系统	2020-05-13	164

数字预失真

数字预失真

背景技术

背景技术

该功能需要专业版企业版VIP权限，您可以：