技术领域
[0001] 本
发明涉及无线通信技术领域，尤其涉及一种数字预失真系统。
背景技术
[0002] 功率
放大器是无线通信系统中的核心部件，尤其是在基站侧，为了获得更大的发射功率，往往需要高效的
功率放大器。但是，采用传统的功率回退方式来补偿功率放大器的非线性特性，又会降低功率放大器的效率。因此，功率放大器的线性化问题成为一个研究热点。其中，数字预失真由于其实现简单、成本低等优点，成为目前最有发展前景的线性化方法之一。
[0003] 现有的数字预失真处理方法一般是基于记忆多项式模型的，即功率放大器模型为记忆多项式模型，具体为：事先设定功率放大器模型的多项式的阶数和记忆深度，采集功率放大器的输入
信号和
输出信号，以通过最小二乘法求得多项式系数。在实际工程应用中，需要基于信号带宽和信号幅度的范围变化，对当前的多项式系数和记忆深度进行调整，以实现最佳矫正效果。
[0004] 但是，随着信号带宽的增加，多项式的记忆深度，即多项式系数的个数也需要相应的增加，这样容易引起系数求解时的数值不稳定，进而导致记忆效应的补偿
精度不高；同时也增加了
硬件资源开销。
发明内容
[0005] 本发明提供一种数字预失真系统，其能够解决带宽变化引起的记忆效应补偿精度不高以及资源开销大的问题。
[0006] 一方面，本发明提供一种数字预失真系统，包括功率放大器、预失真功能单元和系数计算单元，其中，
[0007] 所述系数计算单元，与所述预失真功能单元连接，用于分别计算所述非线性补偿系数和所述记忆效应补偿系数，并将所述非线性补偿系数和所述记忆效应补偿系数发送给所述预失真功能单元；
[0008] 所述预失真功能单元，与所述功率放大器连接，用于基于微分包络模型，对所述功率放大器的非线性和记忆效应进行分离建模)，根据非线性补偿系数和记忆效应补偿系数分别补偿所述功率放大器的非线性引起的失真与所述功率放大器的记忆效应引起的失真，并对所述非线性的补偿结果与所述记忆效应的补偿结果进行累加；
[0009] 其中，所述微分包络模型为 其中，y(t)和x(t)分别表示所述预失真功能单元的输出信号和
输入信号，a2k+1为所述非线性补偿系数，b2k+1为所述记忆效应补偿系数。
[0010] 本发明提供的数字预失真系统，包括功率放大器、预失真功能单元和系数计算单元，其中，所述预失真功能单元，与所述功率放大器连接，用于基于微分包络模型，对所述功率放大器的非线性和记忆效应进行分离建模，根据非线性补偿系数和记忆效应补偿系数分别补偿所述功率放大器的非线性引起的失真与所述功率放大器的记忆效应引起的失真，并对所述非线性的补偿结果与所述记忆效应的补偿结果进行累加；所述系数计算单元，与所述预失真功能单元连接，用于分别计算所述非线性补偿系数和所述记忆效应补偿系数，并将所述非线性补偿系数和所述记忆效应补偿系数发送给所述预失真功能单元；其中，所述微分包络模型为 其中，y(t)和x(t)分别表示所述预失真功能单元的输出信号和输入信号，a2k+1为所述非线性补偿系数，b2k+1为所述记忆效应补偿系数。与
现有技术相比，一方面，微分包络模型使得不需要增加系数个数就可以自动追踪记忆效应的大小，从而提高了对功率放大器记忆效应的补偿精度；另一方面，由于所述微分包络模型的系数个数少，从而提高了补偿系数的计算速度，同时也降低了系统复杂度。
附图说明
[0011] 为了更清楚地说明本发明
实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0012] 图1为本发明数字预失真系统的一实施例的结构示意图；
[0013] 图2为上述实施例中所述预失真功能单元的一实施例的结构示意图；
[0014] 图3为上述实施例中所述预失真功能单元的一实施例的结构示意图；
[0015] 图4为上述实施例中所述预失真功能单元的一实施例的结构示意图；
[0016] 图5为上述实施例中所述系数计算单元的一实施例的结构示意图。
具体实施方式
[0017] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0018] 如图1所示，本发明实施例提供一种数字预失真系统，包括数字预失真功能单元1、系数计算单元3和功率放大器(PA)2，其中，
[0019] 所述预失真功能单元1，与所述功率放大器2连接，用于基于微分包络模型，对所述功率放大器的非线性和记忆效应进行分离建模，根据非线性补偿系数和记忆效应补偿系数分别补偿所述功率放大器的非线性引起的失真与所述功率放大器的记忆效应引起的失真，并对所述非线性的补偿结果与所述记忆效应的补偿结果进行累加；
[0020] 所述系数计算单元3，与所述预失真功能单元1连接，用于分别计算所述非线性补偿系数和所述记忆效应补偿系数，并将所述非线性补偿系数和所述记忆效应补偿系数发送给所述预失真功能单元1；
[0021] 其中，所述微分包络模型为 其中，y(t)和x(t)分别表示所述预失真功能单元1的输出信号和输入信号，a2k+1为所述非线性补偿系数，b2k+1为所述记忆效应补偿系数。
[0022] 本实施例是在FPGA
电路中实现，但本发明不限于此，也可以用ASIC和DSP处理器来实现。
[0023] 本发明实施例提供的数字预失真系统，与现有技术相比，一方面，微分包络模型使得不需要增加系数个数就可以自动追踪记忆效应的大小，从而提高了对功率放大器记忆效应的补偿精度；另一方面，由于所述微分包络模型的系数个数少，从而提高了补偿系数的计算速度，同时也降低了系统复杂度。
[0024] 进一步地，在上述实施例中的所述数字预失真功能单元1，如图2所示，其包括非线性补偿单元11、差分处理单元12、记忆效应补偿单元13和累加单元14，其中，[0025] 所述非线性补偿单元11，与所述累加单元连接，用于计算所述微分包络模型中的2k
a2k+1|x(t)| x(t)，以补偿所述功率放大器的非线性引起的失真；
[0026] 所述差分处理单元12，与所述记忆效应补偿单元连接，用于计算所述微分包络模型中的差分部分dx(t)/dt，并将所述差分部分dx(t)/dt发送给所述记忆效应补偿单元；
[0027] 所述记忆效应补偿单元13，分别与所述差分处理单元和所述累加单元连接，用于2k
计算所述微分包络模型中的b2k+1|x(t)| dx(t)/dt，以补偿所述功率放大器的记忆效应引起的失真；
[0028] 所述累加单元14，与所述功率放大器连接，用于对所述非线性补偿单元输出的补偿结果与所述记忆效应补偿单元输出的补偿结果进行累加，并将累加结果发送给所述功率放大器。
[0029] 本实施例是在FPGA电路中实现，但本发明不限于此，也可以用ASIC和DSP处理器来实现。
[0030] 本发明实施例提供的数字预失真功能单元，与现有技术相比，一方面，微分包络模型使得不需要增加系数个数就可以自动追踪记忆效应的大小，从而提高了对功率放大器记忆效应的补偿精度；另一方面，由于所述微分包络模型的系数个数少，从而提高了补偿系数的计算速度，同时也降低了系统复杂度。
[0031] 如图3所示，以查找表实现方式为例，给出了本发明的数字预失真功能单元1的结构示意图，其中，这里数字预失真功能单元的输入信号是复数信号，所述数字预失真功能单元1包括延迟电路21、减法器22、乘法器23、乘法器24、加法器25、求模单元26、查找表27(LUT2)和查找表28(LUT1)。
[0032] 具体地，延迟电路21将所述数字预失真功能单元1的输入信号延迟一个时钟周期T，减法器22将所述数字预失真功能1的输入信号与所述延迟电路21的输出信号相减并输出给乘法器23，求模单元26对所述数字预失真功能1的输入信号做求幅度运算，并将得到的幅值作为索引值在查找表27和28中进行索引，乘法器23通过将查找表27的输出与所述减法器22的输出相乘，乘法器24通过将查找表28的输出与所述数字预失真功能1的输入信号相乘，所述乘法器23和24的输出通过加法器25进行求和，并作为所述数字预失真功能1的输出信号。
[0033] 其中，所述查找表27和28的内容由所述系数计算单元计算得出，具体的所述查找表27和28分别用于存放与系数a2k+1和b2k+1相关的值，即[0034] 如图4所示，以多项式实现方式为例，给出了本发明的数字预失真功能单元1的结构示意图，这里仅给出2次幂的数字预失真功能单元的结构示意图，一般地，还可以是4次幂、6次幂等，这依赖于所述微分包络模型中K的取值，应根据实际情况来确定K值。
[0035] 所述数字预失真功能单元1包括延迟电路31，减法器32，乘法器33，乘法器34，加法器35，延迟电路36，减法器37，乘法器38，乘法器39，加法器40，加法器44，2次幂乘单元41，乘法器42，乘法器43。作为本实施结构例的动作步骤如下：
[0036] 延迟电路31使所述数字预失真功能单元1的输入信号延迟一个时钟周期T，减法器32使所述数字预失真功能单元1的输入信号与所述延迟电路31的输出信号相减并将输出给乘法器33，乘法器33使减法器17的输出信号与系数b1相乘；乘法器34使所述数字预失真功能单元1的输入信号与系数a1相乘，加法器35将乘法器33和乘法器34的输出信号相加。
[0037] 延迟电路36使所述数字预失真功能单元1的输入信号延迟1个时钟周期T，减法器37使所述数字预失真功能单元1的输入信号与延迟电路21的输出信号相减并输出给乘法器38，2次幂乘单元41对所述数字预失真功能单元1的输入信号取模并求出2次幂乘结果，乘法器43使2次幂乘单元41的输出与系数a3相乘，乘法器42使2次幂乘单元41的输出与系数b3相乘，乘法器38使减法器37输出信号和乘法器42的输出信号相乘，乘法器39使所述数字预失真功能单元1的输入信号与乘法器43的输出信号相乘，加法器40将乘法器38和乘法器39的输出信号相加，加法器44使加法器40和加法器35的输出信号相加并作为所述数字预失真功能单元1的输出信号。
[0038] 所述系数a1、a3、b1和b3由所述系数计算单元计算得出。
[0039] 如图5所示，以查找表实现方式为例，给出了本发明的系数计算单元3的结构示意图。其中，所述系数计算单元3包括查找表51(LUT1)、查找表52(LUT2)、
数据采集模
块53、系数计算模块54和幅度延时调整模块55。
[0040] 其中，所述数据采集模块53，分别用于采集所述功率放大器(PA)2的输入和输出信号；所述幅度延时调整模块55，用于对采集到的所述功率放大器(PA)2的输入和输出信号进行幅度和
相位的对齐；所述系数计算模块54，对对齐后的所述功率放大器(PA)2的输入和输出信号进行对比计算，得到所述数字预失真功能单元所需的补偿系数，并经过进一步处理，得到LUT值写入LUT1和LUT2模块中。
[0041] 以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉
本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以
权利要求的保护范围为准。
