随着电子技术的发展，人们对脉冲型半导体激光器的需求越来越旺盛，由于此类大功率激光二极管或激光二极管阵列工作在占空比受控的大电流脉冲模式，因此对大电流脉冲驱动电路提出了更加细致与多样化的要求。随着现代工业技术的发展，一些特殊器件检测、工艺过程控制等领域也会需要快速大电流脉冲阵列驱动电路，并对高功率密度的电流脉冲进行数字化的可编程操作提出了迫切需求。
现有技术中的大电流脉冲阵列驱动电路通常会在脉冲幅度、脉冲变化沿和脉冲宽度三者之间难以权衡，通常采取开环电路结构，利用电容或电感的储能特性，来保证脉冲幅度和脉冲变化沿，但就会难以满足毫秒量级的脉冲宽度；或者即便是强行保证了毫秒量级的脉冲宽度，但脉冲幅度又难以保证，一般来讲，在较长脉冲输出时，脉冲幅度会有不同程度的明显跌落。
为了在脉冲幅度、脉冲变化沿和脉冲宽度三者之间实现权衡，现有技术中又采用了具备误差放大的闭环反馈电路结构，该电路结构可以保证较长脉冲的幅度平坦性，但却往往难以满足对微秒量级的脉冲变化沿的需求；即便是满足了脉冲幅度、脉冲变化沿和脉冲宽度的需求，对于脉冲宽度的调节以及复杂脉冲波形的合成都难以满足要求。

为了在低成本的前提下，实现脉冲幅度、脉冲变化沿和脉冲宽度三者之间较好的权衡，本发明提供了一种全数字可编程快速大电流脉冲阵列驱动电路及其控制方法，
所述电路包括：至少一个脉冲电流发生电路、至少一个功率扩展转接板电路、一个脉冲电流信号检测电路和至少一组连接器；
所述脉冲电流发生电路的输入端和脉冲电压信号相连；所述脉冲电流发生电路的输出端通过所述连接器和所述功率扩展转接板电路的输入端相连；所述功率扩展转接板电路的输出端接负载；所述功率扩展转接板电路通过正相信号取样端PS和负相信号取样端NS和所述脉冲电流信号检测电路的输入端相连；所述脉冲电流信号检测电路的第一输出端接12V电源、第二输出端接地、第三输出端接地、第四输出端和CVS系统相连。
所述脉冲电流发生电路包括：高速MOSFET驱动电路、2个N沟道MOSFET管、功率管退藕电容、脉冲阻尼电阻器、第一双向TVS、第一差模滤波电容、第二差模滤波电容、第一共模滤波电容、第二共模滤波电容、第三共模滤波电容、第四共模滤波电容和大电流共模滤波电感；
所述高速MOSFET驱动电路分别和高侧所述N沟道MOSFET管的栅极、低侧所述N沟道MOSFET管的栅极相连；高侧所述N沟道MOSFET管的漏极和所述功率管退藕电容的一端相连；所述功率管退藕电容的另一端接等电势；高侧所述N沟道MOSFET管的源极、低侧所述N沟道MOSFET管的漏极分别和所述脉冲阻尼电阻器的一端、所述第一双向TVS的一端、所述第一差模滤波电容的一端、所述第一共模滤波电容的一端相连；低侧所述N沟道MOSFET管的源极、所述脉冲阻尼电阻器的另一端、所述第一双向TVS的另一端、所述第一差模滤波电容的另一端、所述第二共模滤波电容的另一端分别接等电势；所述第一差模滤波电容、所述第二差模滤波电容、所述第一共模滤波电容、所述第二共模滤波电容、所述第三共模滤波电容、所述第四共模滤波电容和所述大电流共模滤波电感组成π型滤波器；所述第一共模滤波电容和所述第二共模滤波电容的中间对接点与机壳相连，并接地；所述第三共模滤波电容和所述第四共模滤波电容的中间对接点与机壳相连，并接地。
所述脉冲电流发生电路为N路，N路所述脉冲电流发生电路将各自的脉冲电流经过功率变换与补偿后，通过所述大电流共模滤波电感，分别由独立的所述连接器传递到激光二极管一侧的所述功率扩展转接板电路，其中，N为正整数。
所述功率扩展转接板电路包括：脉冲阻尼电阻器、第一双向TVS、第二双向TVS、第二差模滤波电容、第三共模滤波电容、第四共模滤波电容、大电流共模滤波电感、补偿电容、补偿电阻、脉冲电流无感取样电阻和脉冲沿补偿电容；
所述第一双向TVS、所述脉冲阻尼电阻器与所述第二差模滤波电容、所述第三共模滤波电容、所述第四共模滤波电容、所述大电流共模滤波电感组成的滤波器相连；所述补偿电容和所述补偿电阻组成的串联支路和所述脉冲阻尼电阻器并联；所述脉冲电流无感取样电阻的一端、所述脉冲沿补偿电容的一端分别和所述补偿电阻的另一端相连、所述无感取样电阻的另一端、所述脉冲沿补偿电容的另一端分别和所述第二双向TVS的另一端相连、所述第二双向TVS的一端和所述补偿电容的另一端相连。
所述功率扩展转接板电路为N路，各个连接器传递过来的脉冲电流在经过各自通道的所述大电流共模滤波电感后，分别汇接到EXT_P端和EXT_N端，合成后的功率脉冲从功率输出端子OUTP和OUTN输出到负载接线端。
所述脉冲电流信号检测电路包括：第一增益电阻、第二增益电阻、第一输入电阻、第二输入电阻、运算放大器、运放退藕电容、第一小信号差模滤波电容、第二小信号差模滤波电容、第一小信号共模滤波电容、第二小信号共模滤波电容、第三小信号共模滤波电容、第四小信号共模滤波电容、第一共模电感、第二共模电感、限流电阻和运放输出限流电阻；
所述运算放大器、所述第一增益电阻、所述第二增益电阻、所述第一输入电阻和所述第二输入电阻构成对称结构的差分放大器；所述第一小信号共模滤波电容、所述第二小信号共模滤波电容、所述第三小信号共模滤波电容、所述第四小信号共模滤波电容、所述第一小信号差模滤波电容和所述第二小信号差模滤波电容组成的支路完成对所述运算放大器的充电；所述第一共模电感和所述第二共模电感组成的支路完成对所述运算放大器输出的放大信号的滤波；所述限流电阻和所述运放退藕电容组成的支路完成对所述运算放大器的供电和退藕；所述运放输出限流电阻与传输电缆的特性阻抗相匹配。
所述脉冲阻尼电阻器上的电流为2-5mA；所述第一差模滤波电容、所述第二差模滤波电容、所述第一共模滤波电容、所述第二共模滤波电容、所述第三共模滤波电容和所述第四共模滤波电容的取值为100pF-2200pF。
所述补偿电容的取值为1000pF-0.1μF，所述补偿电阻的取值为220Ω-3600Ω；所述脉冲电流无感取样电阻为大功率低温漂无感电阻，并安装散热片，所述脉冲电流无感取样电阻的取值需保证峰值检测电压小于300mV；所述脉冲沿补偿电容为高品质贴片电容，并采取多个并联的结构；所述第一双向TVS、所述第二双向TVS的电压值高于脉冲电压幅度。
所述第一增益电阻、所述第二增益电阻、所述第一输入电阻和所述第二输入电阻为精度大于等于1％、温漂小于200ppm的贴片电阻；所述运算放大器为高速运放，且共模抑制比大于100dB。
所述方法包括以下步骤：
(1)主控芯片FPGA产生TTL信号，在高电平期间，高侧N沟道MOSFET管导通，形成与VDR等幅的脉冲电压，所述脉冲电压在闭合回路中形成脉冲电流，功率管退藕电容中的电荷通过所述高侧N沟道MOSFET管，流入后级元件及负载；
(2)阻尼电阻削弱快速脉冲沿引起的振铃脉冲，第一双向TVS抑制脉冲幅度，阻止脉冲能量向后级电路传递，有效脉冲电流通过由第一差模滤波电容、第一共模滤波电容、第二共模滤波电容、第三共模滤波电容、第四共模滤波电容、第二差模滤波电容、大电流共模滤波电感构成的π型滤波器，并阻止所述高侧N沟道MOSFET快速导通引起的电磁尖峰及后级电缆感应环境中的电磁干扰进入脉冲电流合成电路；
(3)脉冲电流流经连接器进入功率扩展转接板电路，所述第一双向TVS抑制过高的脉冲电流幅度，脉冲电流经所述大电流共模滤波电感、所述第三共模滤波电容、所述第四共模滤波电容、所述第二差模滤波电容、所述阻尼电阻、补偿电容、补偿电阻、脉冲电流无感取样电阻、脉冲沿补偿电容和第二双向TVS后，将有效脉冲电流传向负载；
(4)所述有效脉冲电流在靠近负载一侧形成正相信号取样端PS、远离负载端形成负相信号取样端NS，经脉冲电流信号检测电路处理后，由主控电路完成脉冲电流幅度的取样与控制；
(5)在脉冲电流的宽度达到设定宽度后，所述TTL信号在低电平期间，所述高侧N沟道MOSFET管截止，低侧N沟道MOSFET管导通，脉冲电流由所述低侧N沟道MOSFET管的源极流入，从漏极流出，剩余的脉冲电流被泄放掉。
本发明提供的技术方案的有益效果是：
通过本发明提供的电路和控制方法实现了在低成本的条件下，实现脉冲幅度、脉冲变化沿和脉冲宽度三者之间较好的权衡，满足了实际应用中的需要；并且根据实际应用中的需要，可以选择多个电流脉冲发生电路、多个功率扩展转接板电路和多个连接器，使用灵活方便。
附图说明
图1为本发明提供的双通道扩展系统的连接示意图；
图2为本发明提供的单通道脉冲电流发生电路的电路原理图；
图3为本发明提供的多通道脉冲电流发生电路的电路源理图
图4为本发明提供的激光二极管一侧功率扩展转接板电路的电路原理图；
图5为本发明提供的激光二极管一侧的多通道功率扩展转接板电路的电路原理图；
图6为本发明提供的激光二极管一侧脉冲电流信号检测电路的电路原理图；
图7为本发明提供的控制方法的流程图。
附图中，各标号所代表的部件列表如下：
1：高速MOSFET驱动电路；      2：N沟道MOSFET；
3：功率管退藕电容；          4：脉冲阻尼电阻器；
8：大电流共模滤波电感；      9：补偿电容；
10：补偿电阻；               11：脉冲电流无感取样电阻；
12：脉冲沿补偿电容；         15：限流电阻；
16：运放退藕电容；           17：运放输出限流电阻；
20：运算放大器；             21：连接器；
22：脉冲电流发生电路；       23：功率扩展转接板电路；
24：脉冲电流信号检测电路；   51：第一双向TVS(瞬态电压抑制器)；                      52：第二双向TVS；
61：第一差模滤波电容；       62：第二差模滤波电容；
71：第一共模滤波电容；       72：第二共模滤波电容；
73：第三共模滤波电容；       74：第四共模滤波电容；
121：第一共模电感；          122：第二共模电感；
131：第一小信号共模滤波电容；132：第二小信号共模滤波电容；
133：第三小信号共模滤波电容；134：第四小信号共模滤波电容；
141：第一小信号差模滤波电容；142：第二小信号差模滤波电容；
181：第一增益电阻；          182：第二增益电阻；
191：第一输入电阻；          192：第二输入电阻。

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例1
为了在低成本的前提下，实现脉冲幅度、脉冲变化沿和脉冲宽度三者之间较好的权衡，本发明实施例提供了一种全数字可编程快速大电流脉冲阵列驱动电路，参见图1，详见下文描述：
该全数字可编程快速大电流脉冲阵列驱动电路包括：至少一个脉冲电流发生电路22、至少一个功率扩展转接板电路23、一个脉冲电流信号检测电路24和至少一组连接器21；
脉冲电流发生电路22的输入端和脉冲电压信号相连；脉冲电流发生电路22的输出端通过连接器21的Cable_P端、Cable_N端和功率扩展转接板电路23的输入端相连；功率扩展转接板电路23的输出端OUTP和OUTN接负载；功率扩展转接板电路23通过正相信号取样端PS、负相信号取样端NS和脉冲电流信号检测电路24的输入端相连；脉冲电流信号检测电路24的第一输出端接12V电源、第二输出端接地、第三输出端接地、第四输出端和CVS(Concurrent Versions System，并发版本系统)相连。
由主控芯片FPGA提供调制信号TTL_1到TTL_n，可以根据每个通道的参数差异，进行细微的相位调节，最终在负载端合成指标最佳化的矩形脉冲波形，或者特殊形状的阶梯状脉冲波形。通过选择合适的电子器件和电缆，可以实现脉冲电流强度不高于80A的矩形脉冲。
参见图2，该脉冲电流发生电路22包括：高速MOSFET驱动电路1、2个N沟道MOSFET管2、功率管退藕电容3、脉冲阻尼电阻器4、第一双向TVS51(Transient Voltage Suppressor，瞬态电压抑制器)、第一差模滤波电容61、第二差模滤波电容62、第一共模滤波电容71、第二共模滤波电容72、第三共模滤波电容73、第四共模滤波电容74和大电流共模滤波电感8；
高速MOSFET驱动电路1分别和高侧N沟道MOSFET管2的栅极、低侧N沟道MOSFET管2的栅极相连；高侧N沟道MOSFET管2的漏极和功率管退藕电容3的一端相连；功率管退藕电容3的另一端接等电势；高侧N沟道MOSFET管2的源极和低侧N沟道MOSFET管2的漏极分别和脉冲阻尼电阻器4的一端、双向TVS5的一端、第一差模滤波电容61的一端、第一共模滤波电容71的一端相连；低侧N沟道MOSFET管2的源极、脉冲阻尼电阻器4的另一端、第一双向TVS51的另一端、第一差模滤波电容61的另一端、第二共模滤波电容72的另一端分别接等电势；第一差模滤波电容61、第二差模滤波电容62、第一共模滤波电容71、第二共模滤波电容72、第三共模滤波电容73、第四共模滤波电容74和大电流共模滤波电感8组成π型滤波器；第一共模滤波电容71和第二共模滤波电容72的中间对接点与机壳相连，并可靠接地、第三共模滤波电容73和第四共模滤波电容74的中间对接点与机壳相连，并可靠接地。
其中，高速MOSFET驱动电路1、2个MOSFET管2产生高速电压脉冲，当电压幅度小于15V时，脉冲变化沿可以优化到30nS附近，脉冲宽度和相位由主控芯片FPGA提供。高速MOSFET驱动电路1可以采用通用MOSFET驱动器，或者采用脉冲变压器耦合等常规电路结构，实现对对称N沟道MOSFET管2的驱动。当输入的脉冲电压信号处于高电平时，高侧N沟道MOSFET管2迅速导通，同时低侧N沟道MOSFET管2关闭，在高侧N沟道MOSFET管2的源极和低侧N沟道MOSFET管2的漏极结合点处产生脉冲电压，脉冲阻尼电阻器4负责吸收脉冲电压中的过冲能量，并降低脉冲电流发生电路22中各种固有或寄生电容引起的电路时间常数，还可以在断电状态下泄放回路剩余电荷和感应电荷，确保脉冲电流发生电路22以最小能量状态与功率扩展转接板电路23建立物理连接。第一双向TVS51可以抑制寄生振荡引起的超调电压，并吸收第一双向TVS51中瞬态双向强冲击电流，既保护了本地的MOSFET等半导体器件，又可以保证从脉冲电流发生电路22中输出的脉冲电压中不会出现过大的超调电压，最大限度的保护后段的连接器21和功率扩展转接板电路23。第一差模滤波电容61、第二差模滤波电容62负责抑制脉冲电压的变化速度，使得电路能够更快的进入脉冲平稳区，并滤除不必要的差模干扰；第一共模滤波电容71、第二共模滤波电容72、第三共模滤波电容73、第四共模滤波电容74和大电流共模滤波电感8负责滤除电路中的共模干扰；第一差模滤波电容61、第二差模滤波电容62、第一共模滤波电容71、第二共模滤波电容72、第三共模滤波电容73、第四共模滤波电容74和大电流共模滤波电感8可以阻止2个N沟道MOSFET管2和FPGA等数字芯片产生开关噪声进入功率扩展转接板电路23，也可避免内部控制电路被外界的强电磁干扰打乱正常工作时序。本脉冲电流发生电路22产生大功率高速脉冲电压经上述电路后进入连接器21的Cable_P端和Cable_N端。
进一步地，脉冲电流发生电路22可以组成N路，参见图3，N路脉冲电流发生电路22将各自的脉冲电流经过功率变换与补偿后，通过大电流共模滤波电感8，由独立的连接器21“Cable_1_P、Cable_1_N”传递到激光二极管一侧的功率扩展转接板电路23，N的取值为正整数。
参见图4，该功率扩展转接板电路23包括：脉冲阻尼电阻器4、第一双向TVS51、第二双向TVS52、第二差模滤波电容62、第三共模滤波电容73、第四共模滤波电容74、大电流共模滤波电感8、补偿电容9、补偿电阻10、脉冲电流无感取样电阻11和脉冲沿补偿电容12；
第一双向TVS51、脉冲阻尼电阻器4与第二差模滤波电容62、第三共模滤波电容73、第四共模滤波电容74、大电流共模滤波电感8组成的滤波器相连；补偿电容9、补偿电阻10组成的串联支路和脉冲阻尼电阻器4并联；脉冲电流无感取样电阻11的一端、脉冲沿补偿电容12的一端分别和补偿电阻10的另一端相连、无感取样电阻11的另一端、脉冲沿补偿电容12的另一端分别和第二双向TVS52的另一端相连、第二双向TVS52的一端和补偿电容9的另一端相连。
功率扩展转接板电路23负责完成单通道或多通道脉冲电压的合成，并在负载中形成脉冲电流，最终实现高速脉冲电流的合成。每一组经连接器21提供的脉冲电压经过独立的大电流共模滤波电感8进入功率融合电路。在功率扩展转接板电路23与连接器21入口处的第一双向TVS51负责抑制在连接器21接入瞬间由于电场不平衡造成的冲击电流或电压，同时可以阻止静电放电脉冲进入脉冲电流信号检测电路24。补偿电容9、补偿电阻10构成相位补偿电路，抑制多相位大电流脉冲合成时的脉冲纹波，并适当抑制脉冲变化沿，防止回路中出现过多的寄生振荡。第二双向TVS52负责在最靠近负载的位置进行意外脉冲能量的抑制，最大程度的保护负载的安全驱动。图2中，脉冲电流无感取样电阻11用来检测脉冲电流的幅度，可以按照欧姆定律换算电流强度，可以减小信号变换引起的累积误差；脉冲沿补偿电容12用来补偿由于脉冲电流无感取样电阻11的接入引起的高频损失，同时也滤除一部分由于负载特性变化引起的电流波动，可以使得脉冲电流信号检测电路24更快更好的进入稳态。
其中，第二差模滤波电容62、第三共模滤波电容73、第四共模滤波电容74、大电流共模滤波电感8和脉冲阻尼电阻器4的功能与脉冲电流发生电路22中的功能一样，在此不再赘述。
进一步地，功率扩展转接板电路23可以组成N路，参见图5，各个连接器21“Cable_1_P、Cable_1_N”中传递过来的脉冲电流在经过各自通道的大电流共模滤波电感8后，分别汇接到EXT_P端和EXT_N端，合成后的功率脉冲从功率输出端子OUTP和OUTN输出到负载接线端。脉冲电流无感取样电阻11会随着峰值脉冲电流的增大而降低阻值，为了在功率消耗与信噪比之间取得较好的平衡，峰值取样电压通常在300mV以内。
参见图6，该脉冲电流信号检测电路24包括：第一增益电阻181、第二增益电阻182、第一输入电阻191、第二输入电阻192、运算放大器20、运放退藕电容16、第一小信号差模滤波电容141、第二小信号差模滤波电容142、第一小信号共模滤波电容131、第二小信号共模滤波电容132、第三小信号共模滤波电容133、第四小信号共模滤波电容134、第一共模电感121、第二共模电感122、限流电阻15和运放输出限流电阻17；
运算放大器20、第一增益电阻181、第二增益电阻182、第一输入电阻191、和第二输入电阻192构成对称结构的差分放大器，第一小信号共模滤波电容131、第二小信号共模滤波电容132、第三小信号共模滤波电容133、第四小信号共模滤波电容134、第一小信号差模滤波电容141、第二小信号差模滤波电容142组成的支路完成对运算放大器20的充电、第一共模电感121、第二共模电感122组成的支路完成对运算放大器20输出的放大信号的滤波、限流电阻15和运放退藕电容16组成的支路完成对运算放大器20的供电和退藕；运放输出限流电阻17与传输电缆的特性阻抗相匹配。
第一增益电阻181、第二增益电阻182、第一输入电阻191、第二输入电阻192的电阻值通常取为几十千欧姆，其比值决定了信号被放大的倍数，因此可以采用最简单的电路结构，无需将正相信号取样端PS、负相信号取样端NS进行缓冲，可以直接进行放大，减小高速脉冲电流信号波形的相位延迟与失真。为了与信号传输电缆的特性阻抗相匹配，保护运算放大器20、防止意外电缆短接造成运算放大器20的严重过载而损坏，运放输出限流电阻17通常选择阻值为120欧姆附近。第一小信号共模滤波电容131、第二小信号共模滤波电容132、第三小信号共模滤波电容133、第四小信号共模滤波电容134、第一小信号差模滤波电容141和第二小信号差模滤波电容142组成的支路完成对运算放大器20的充电、第一共模电感121、第二共模电感122组成的支路完成对运算放大器20输出的放大信号的滤波，同时阻止负载端的大功率电流脉冲引起的电磁尖峰馈入信号处理与控制电路，同样也防止控制电路的随机数字噪声沿着小信号路径叠加到功率回路中。
在电路结构中会根据具体电路设计，调整上述电路图中相应器件的具体组装方式，可以出现并联和串联的混装方式，并且具体参数取值会随着功率等级和器件在PCB上的布局发生一定程度内的调整，详见下文描述：
根据设计需求，选择N沟道MOSFET管2和高速MOSFET驱动电路驱动器1，也可选用通用驱动IC代替高速MOSFET驱动电路1。
根据脉冲宽度，设计功率管退藕电容3的容量和组织方式，功率管退藕电容3的容量和组织方式优选为采用小容量贴片电容和大容量电解组合方式，容量越大脉冲波形越好，但会增加电路的体积和成本，需要根据实际的应用情况进行折中选取。
根据脉冲电压的幅度选择脉冲阻尼电阻器4时需保证脉冲阻尼电阻器4上可以流过大约2-5mA的电流，具体工作时，可以削弱电路中的振铃脉冲能量，并在断电情况下迅速消耗残余或感应的电磁能量，确保处于连接状态的LD模组的安全；当脉冲电压幅度较大时，可以选择多个脉冲阻尼电阻器4并联的方式，防止单个脉冲阻尼电阻器4过热，多个电阻并联还可以降低电阻引线的杂散电感对波形的影响，提高阻尼效果。
瞬态电压抑制器TVS的电压值应略高于脉冲电压幅度，否则容易引起功率电路器件的连锁损坏。
第一差模滤波电容61、第二差模滤波电容62、第一共模滤波电容71、第二共模滤波电容72、第三共模滤波电容73、第四共模滤波电容74的参数应该根据具体的电路连接进行调节，一般取值在100pF-2200pF之间，保证了在设计的信号带宽内，即可以滤除电磁干扰又可以不过多的影响脉冲波形质量。
大电流共模滤波电感8主要由脉冲电流的峰值强度决定，选择合适的磁芯材料和绕线结构即可。
为了避免大量不确定的杂散参数的影响，脉冲电流发生电路22优选为采用现代功率电子线路设计方法进行设计。
补偿电容9和补偿电阻10可以根据脉冲变化沿的需求进行调整，一般补偿电容9的取值在1000pF-0.1μF之间，可以采用多个补偿电容9并联的方式；补偿电阻10的取值在220Ω到3600Ω之间，也可以采用多个补偿电阻10并联的方式，降低电阻本身的串联电感的影响。
脉冲电流无感取样电阻11要选用大功率低温漂无感电阻，并要安装散热片，脉冲电流无感取样电阻11的取值一般需要保证峰值检测电压＜300mV，例如对于100A的脉冲电流，其脉冲电流无感取样电阻11的阻值选择为2.5mΩ即可。
脉冲沿补偿电容12，用来补偿由于取样电阻11的大电流引线的固有寄生电所造成的高频响应衰减，该脉冲沿补偿电容12应选用高品质贴片电容，并要采取多个并联的结构，其组合容量根据实际电路参数选取，一般取值范围在4700pF以内，脉冲沿补偿电容12的引线要以最短方式并接在脉冲电流无感取样电阻11的两端，否则杂散电感会引起脉冲电流的振铃现象。
正相信号取样端PS、负相信号取样端NS要有独立的布线与脉冲电流无感取样电阻11的两个引线端连接，并且确保信号路径上没有大电流脉冲的馈入，防止大电流信号对取样信号造成干扰，引起过大的测量误差。
第一增益电阻181、第二增益电阻182、第一输入电阻191、第二输入电阻192要严格匹配，选择精度至少为1％、温漂＜200ppm的贴片电阻，防止运算放大器20出现过大的增益失调误差。
运算放大器20应该选择高速运放，并且要求其共模抑制比在100dB以上，要保证足够的响应速度和抗干扰能力。
实际应用时，可以根据具体的电路设计要求选择单电源供电或双电源供电。
脉冲电流检测电路22直接集成在功率扩展转接板电路23内部，脉冲电流检测电路22的供电和信号传递路径上全部采用π型滤波器与以FPGA为核心的控制电路和功率扩展转接板电路23隔离，防止功率脉冲干扰后级控制和数据采集电路的正常工作。
综上所述，本发明实施例提供了一种全数字可编程快速大电流脉冲阵列驱动电路，通过该电路实现了在低成本的条件下，实现脉冲幅度、脉冲变化沿和脉冲宽度三者之间较好的权衡，满足了实际应用中的需要；并且根据实际应用中的需要，可以选择多个电流脉冲发生电路、多个功率扩展转接板电路和多个连接器，使用灵活方便；并且解决了工业半导体激光器、医疗半导体激光器等新兴半导体器件，或特殊测试场合需要同时满足精确的电流幅度与微秒量级脉冲沿的要求。
实施例2
为了在低成本的前提下，实现脉冲幅度、脉冲变化沿和脉冲宽度三者之间较好的权衡，本发明实施例提供了一种全数字可编程快速大电流脉冲阵列驱动电路的控制方法，参见图7，详见下文描述：
101：主控芯片FPGA产生TTL信号，在高电平期间，高侧N沟道MOSFET管2导通，形成与VDR等幅的脉冲电压，该电压在闭合回路中形成脉冲电流，功率管退藕电容3中的电荷通过高侧的N沟道MOSFET管2，流入后级元件及负载；
其中，高侧的N沟道MOSFET管2导通的时间一般在20ns以内，在实际应用中，只要功率管退藕电容3的构成符合实际应用中的要求，就可以在高侧N沟道MOSFET管2导通瞬间为后级电路提供足够的能量，保证脉冲的陡峭程度和脉冲幅值不会有明显的跌落。
102：阻尼电阻4削弱快速脉冲沿引起的振铃脉冲，第一双向TVS51抑制脉冲幅度，阻止脉冲能量向后级电路传递，有效脉冲电流通过由第一差模滤波电容61、第一共模滤波电容71、第二共模滤波电容72、第三共模滤波电容73、第四共模滤波电容74、第二差模滤波电容62、大电流共模滤波电感8构成的π型滤波器，并阻止高侧N沟道MOSFET2快速导通引起的电磁尖峰及后级电缆感应环境中的电磁干扰进入脉冲电流合成电路；
103：脉冲电流流经连接器21进入功率扩展转接板电路23，第一双向TVS51抑制过高的脉冲电流幅度，脉冲电流经大电流共模滤波电感8、第三共模滤波电容73、第四共模滤波电容74、第二差模滤波电容62、阻尼电阻4、补偿电容9、补偿电阻10、脉冲电流无感取样电阻11、脉冲沿补偿电容12和第二双向TVS52后，将有效脉冲电流传向负载；
104：有效脉冲电流在靠近负载一侧形成正相信号取样端PS、远离负载端形成负相信号取样端NS，经脉冲电流信号检测电路24处理后，由主控电路完成脉冲电流幅度的取样与控制；
105：在脉冲电流的宽度达到设定宽度后，TTL信号在低电平期间，高侧N沟道MOSFET管2截止，低侧N沟道MOSFET管2导通，脉冲电流由低侧N沟道MOSFET管2的源极流入，从漏极流出，剩余的脉冲电流将被泄放掉。
进一步地，该步骤具体为：在脉冲电流传递路径中的杂散电感中存储的能量会在回路中形成自感电动势，将维持脉冲电流方向不变，脉冲电流由低侧N沟道MOSFET管2的源极流入，从漏极流出，剩余的脉冲电流将被泄放掉，从而保证了负载中的脉冲电流迅速降低，不会产生反向电流。
其中，如果低侧N沟道MOSFET管2不能及时迅速导通，脉冲电流传递路径中的杂散电感引发的自感电动势会由于高侧N沟道MOSFET管2的迅速截止而快速增加，会将大量的正电荷在负载的负极积聚，从而对负载形成反向驱动电压，这对LD模组将会产生严重的损伤。
进一步地，在多相操作时，FPGA还可以根据实际需要，灵活的调节每一相的TTL信号的高电平宽度和相对相位关系，从而在负载中合成可编程的脉冲电流波形。
综上所述，本发明实施例提供了一种全数字可编程快速大电流脉冲阵列驱动电路的控制方法，通过该方法实现了在低成本的条件下，实现脉冲幅度、脉冲变化沿和脉冲宽度三者之间较好的权衡，满足了实际应用中的需要。
本领域技术人员可以理解附图只是一个优选实施例的示意图，上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。