技术领域
[0001] 本实用新型属于冷链及冷藏技术领域，具体涉及一种分布式冷藏单元的智能监控系统控制设备的设计。
背景技术
[0002] 以现今的技术
水平，冷链/冷藏技术在
温度方向上，在制冷模式、恒温的精确性等功能方面，及其温度监控、报警等安全方面都能够实现较为智能化的管理。现有冷链终端的设备和货物管理一般以人工操作和标签标示为主，部分货物采用二维码等偏向
物联网化的管理技术。安全方面以冷藏系统的温度传感装置和报警装置为准，处理预案以人工干预为准。对于存储一些对温度和时间较为敏感的货物时，
现有技术采用和普通货物相同的传感-报警-干预的流程。
[0003] 现有冷链终端管理存在温度检测准确性低、管理方式繁杂、监控盲区多等缺点，具体而言，温度准确性方面，现有设备均采用冷藏室的温度监控，虽然为多点温度探测技术，但无法精确监控到每一个货物；货物管理方面，现一般采用人工分类储藏和标签标示法，此类方法在精确提取货物时有较大的障碍，人工存取和寻找的劳动强度比较高；此外对于每一个货物的信息，如来源、生产时间、仓储时间等信息的查询和获取较为困难，对仓储环境
质量等更为重要的信息则完全为
盲点。实用新型内容
[0004] 本实用新型的目的是为了解决现有冷链终端管理存在温度检测准确性低、管理方式繁杂、监控盲区多的问题，提出了一种分布式冷藏单元的智能监控系统控制设备。
[0005] 本实用新型的技术方案为：一种分布式冷藏单元的智能监控系统控制设备，包括交互界面、网关、
门锁和多级单元管理器，网关通过以太网与交互界面通信连接，网关还通过RS485
接口与多级单元管理器通信连接，门锁与网关无线通信连接并受控，多级单元管理器包括若干个通过RS485接口多级
串联的单元管理器，每个单元管理器对应通信连接并控制8组冷藏单元。
[0006] 优选地，网关包括网关MCU、第一RS485收发器、第二RS485收发器、MACBEE模
块、以太网/WiFi路由模块、温度监控模块、第一RJ45网口和第二RJ45网口，网关MCU通过UART接口分别与第一RS485收发器、第二RS485收发器以及以太网/WiFi路由模块连接，网关MCU通过SPI接口与MACBEE模块连接，以太网/WiFi路由模块分别与温度监控模块、第一RJ45网口以及第二RJ45网口通信连接。
[0007] 网关MCU包括ARM CORTEX-M0处理器芯片U5，芯片U5的VDD0引脚、VDDA0引脚、VDD1引脚、PF7引脚和VDD3引脚分别与3.3V电源连接，并与接地电容C59、接地电容C41、接地电容C60、接地电容C51、接地电容C36、接地电容C61、接地电容C38以及接地电容C35连接，芯片U5的VSSA0引脚、VSS1引脚、PF6引脚和VSS3引脚均接地，芯片U5的PC14引脚分别与晶体
谐振器Y2的一端以及接地电容C52连接，芯片U5的PC15引脚分别与晶体谐振器Y2的另一端以及接地电容C53连接。
[0008] 优选地，MACBEE模块包括MACBEE芯片U4以及射频
放大器芯片U1，芯片U4的CSB引脚、CLK引脚、SDO引脚以及SDI引脚分别与芯片U5的PB[12..15]引脚一一对应连接，芯片U4的IRQ引脚通过
电阻R1与3.3V电源连接，芯片U4的VDD0引脚分别与接地电容C13、接地电容C14以及3.3V电源连接，芯片U4的VSS0引脚、NC0引脚、VSS1引脚、VSS2引脚、NC2引脚和GND引脚均接地，芯片U4的XTAL1引脚分别与电阻R8的一端、晶体谐振器Y1的第3引脚以及接地电容C7连接，芯片U4的XTAL2引脚分别与电阻R8的另一端、晶体谐振器Y1的第1引脚以及接地电容C8连接，晶体谐振器Y1的第2引脚和第4引脚接地，芯片U4的RFN引脚与电感L2的一端连接，芯片U4的RFP引脚与电感L2的另一端以及电容C21的一端连接，电容C21的另一端与接地电容C22连接，并通过电感L3与接地电容C19以及芯片U1的T/R引脚连接，芯片U4的VDD1引脚分别与接地电容C25以及3.3V电源连接，芯片U4的NC1引脚与接地电阻R17连接，芯片U4的VDD2引脚与3.3V电源连接，芯片U4的DVDD引脚分别与接地电容C29以及接地电容C30连接。
[0009] 芯片U1的GND[0..9]引脚均接地，芯片U1的TXEN引脚与接地电阻R9连接，芯片U1的RXEN引脚分别与电阻R5的一端、电阻R6的一端以及接地电阻R7连接，电阻R5的另一端与3.3V电源连接，电阻R6的另一端与芯片U4的CE引脚连接，芯片U1的ANT引脚与电容C9的一端连接，电容C9的另一端与接地电容C6连接，并通过电感L1分别与接地电容C5、测试点TP4以及插接件J2的第1引脚连接，插接件J2的第2引脚、第3引脚和第4引脚均接地，芯片U1的VDD0引脚分别与接地电容C11、接地电容C16、接地电容C18、芯片U1的VDD1引脚以及3.3V电源连接。
[0010] 优选地，第一RS485收发器包括RS485收发芯片U8A，芯片U8A的RO引脚与芯片U5的PA10引脚、PA3引脚、PB11引脚、PA1引脚、PB4引脚或PA5引脚连接，芯片U8A的RE引脚和DE引脚均与芯片U5的PA6引脚连接，芯片U8A的DI引脚与芯片U5的PA9引脚、PA2引脚、PB10引脚、PA0引脚、PB3引脚或PA4引脚连接，并通过电阻R36与3.3V电源连接，芯片U8A的GND引脚接地，芯片U8A的A引脚分别与电阻R38的一端、电阻R41的一端、TVS
二极管D5的一端、插接件J13A的第1引脚以及TVS二极管D10的一端连接，芯片U8A的B引脚分别与电阻R41的另一端、接地电阻R42、TVS二极管D5的另一端、插接件J13A的第2引脚以及TVS二极管D6的一端连接，TVS二极管D6的另一端与TVS二极管D10的另一端均接大地，芯片U8A的VCC引脚分别与电阻R38的另一端、接地电容C62以及3.3V电源连接，插接件J13A的第3引脚接大地。
[0011] 第二RS485收发器包括RS485收发芯片U9A，芯片U9A的RO引脚与芯片U5的PA10引脚、PA3引脚、PB11引脚、PA1引脚、PB4引脚或PA5引脚连接，芯片U9A的RE引脚和DE引脚均与芯片U5的PA8引脚连接，芯片U9A的DI引脚与芯片U5的PA9引脚、PA2引脚、PB10引脚、PA0引脚、PB3引脚或PA4引脚连接，并通过电阻R37与3.3V电源连接，芯片U9A的GND引脚接地，芯片U9A的A引脚分别与电阻R39的一端、电阻R43的一端、TVS二极管D7的一端、插接件J14A的第1引脚以及TVS二极管D9的一端连接，芯片U9A的B引脚分别与电阻R43的另一端、接地电阻R44、TVS二极管D7的另一端、插接件J14A的第2引脚以及TVS二极管D8的一端连接，TVS二极管D8的另一端与TVS二极管D9的另一端均接大地，芯片U9A的VCC引脚分别与电阻R39的另一端、接地电容C63以及3.3V电源连接，插接件J14A的第3引脚接大地。
[0012] 优选地，第一RJ45网口和第二RJ45网口结构相同，均包括网口转换芯片U7、网口TVS保护芯片U11和插接件J15，芯片U7的第1引脚分别与以太网/WiFi路由模块以及接地电容C46连接，芯片U7的第2引脚与接地电容C54连接，芯片U7的第3引脚分别与以太网/WiFi路由模块以及接地电容C45连接，芯片U7的第6引脚分别与以太网/WiFi路由模块以及接地电容C44连接，芯片U7的第7引脚与接地电容C56连接，芯片U7的第8引脚分别与以太网/WiFi路由模块以及接地电容C43连接，芯片U7的第9引脚分别与芯片U11的第4引脚、第5引脚以及插接件J15的第6引脚连接，芯片U7的第11引脚分别与芯片U11的第3引脚、第6引脚以及插接件J15的第3引脚连接，芯片U7的第14引脚分别与芯片U11的第2引脚、第7引脚以及插接件J15的第2引脚连接，芯片U7的第16引脚分别与芯片U11的第1引脚、第8引脚以及插接件J15的第1引脚连接，插接件J15的第9引脚、第13引脚和第14引脚均接地，插接件J15的第10引脚通过电阻R40与3.3V电源连接。
[0013] 优选地，每个单元管理器结构相同，均包括单元管理器MCU以及分别与单元管理器MCU通信连接的第三RS485收发器、第四RS485收发器、辅助
风扇控制
电路、单元锁控制电路、LF发射控制电路以及单元指示灯控制电路，辅助风扇控制电路对应连接并控制8组冷藏单元中的辅助
冷却风扇，单元锁控制电路对应连接并控制8组冷藏单元中的单元锁，LF发射控制电路对应连接并控制8组冷藏单元中的LF发射天线，单元指示灯控制电路对应连接并控制8组冷藏单元中的单元指示灯。
[0014] 单元管理器MCU包括ARM CORTEX-M0处理器芯片M1，芯片M1的VBAT引脚、VDD引脚、和VDD1引脚均与电源连接，并分别与接地电容C16、接地电容C27和接地电容C28连接，芯片M1的VSSA引脚、VSS引脚和VSS1引脚均接地，芯片M1的VDDA引脚分别与接地电容C21和接地电容C24连接，并通过
磁珠FB5与电源连接，芯片M1的PB15引脚与测试点TP连接，芯片M1的VSS/PF6引脚与接地电阻R38连接，芯片M1的VDD/PF7引脚通过电阻R37与电源连接，芯片M1的PA13引脚与烧写器J17的第3引脚连接，芯片M1的PA14引脚与烧写器J17的第2引脚连接，烧写器J17的第1引脚连接电源，其第4引脚接地，芯片M1的nRST引脚与接地电容C17连接，并通过电阻R33与电源连接，芯片M1的OSC32IN引脚与晶体谐振器Y3的一端以及接地电容C25连接，芯片M1的OSC32OUT引脚与晶体谐振器Y3的另一端以及接地电容C23连接，芯片M1的OSCIN引脚与晶体谐振器Y4的一端以及接地电容C19连接，芯片M1的OSCOUT引脚与晶体谐振器Y4的另一端以及接地电容C22连接，芯片M1的BOOT0引脚与接地电阻R36连接。
[0015] 优选地，第三RS485收发器包括RS485收发芯片U8B，芯片U8B的RO引脚与芯片M1的PA10引脚连接，芯片U8B的RE引脚和DE引脚均与芯片M1的PB15引脚连接，芯片U8B的DI引脚与芯片M1的PA9引脚连接，并通过电阻R36与3.3V电源连接，芯片U8B的GND引脚接地，芯片U8B的A引脚分别与电阻R38的一端、电阻R41的一端、TVS二极管D5的一端、插接件J13B的第1引脚以及TVS二极管D10的一端连接，芯片U8B的B引脚分别与电阻R41的另一端、接地电阻R42、TVS二极管D5的另一端、插接件J13B的第2引脚以及TVS二极管D6的一端连接，TVS二极管D6的另一端与TVS二极管D10的另一端均接大地，芯片U8B的VCC引脚分别与电阻R38的另一端、接地电容C62以及3.3V电源连接，插接件J13B的第3引脚接大地。
[0016] 第四RS485收发器包括RS485收发芯片U9B，芯片U9B的RO引脚与芯片M1的PA3引脚连接，芯片U9B的RE引脚和DE引脚均与芯片M1的PA1引脚连接，芯片U9B的DI引脚与芯片M1的PA2引脚连接，并通过电阻R37与3.3V电源连接，芯片U9B的GND引脚接地，芯片U9B的A引脚分别与电阻R39的一端、电阻R43的一端、TVS二极管D7的一端、插接件J14B的第1引脚以及TVS二极管D9的一端连接，芯片U9B的B引脚分别与电阻R43的另一端、接地电阻R44、TVS二极管D7的另一端、插接件J14B的第2引脚以及TVS二极管D8的一端连接，TVS二极管D8的另一端与TVS二极管D9的另一端均接大地，芯片U9B的VCC引脚分别与电阻R39的另一端、接地电容C63以及3.3V电源连接，插接件J14B的第3引脚接大地。
[0017] 优选地，单元锁控制电路包括单元锁
控制器、单元锁状态监控子电路以及单元锁驱动子电路。
[0018] 单元锁控制器包括移位寄存器芯片U15、或门芯片U16、与门芯片U17、锁存器芯片U18以及或门芯片U19，芯片U15的VDD引脚、/CLR引脚、芯片U16的VDD引脚、芯片U17的VCC引脚、芯片U18的VCC引脚和芯片U19的VDD引脚均连接电源，并分别与接地电容C33、接地电容C35、接地电容C43、接地电容C41、接地电容C45和接地电容C58连接，芯片U15的GND引脚、/OE引脚、芯片U16的VSS引脚、芯片U17的GND引脚、芯片U18的OE引脚、GND引脚以及芯片U19的VSS引脚均接地，芯片U15的SER引脚与芯片M1的PB12引脚连接，芯片U15的RCK引脚与芯片M1的PB13引脚连接，芯片U15的SCK引脚与芯片M1的PB14引脚连接，芯片U15的Q[0..7]引脚与分别与电阻R46的一端、电阻R47的一端、电阻R49的一端、电阻R51的一端、电阻R52的一端、电阻R53的一端、电阻R54的一端和电阻R56的一端一一对应连接，电阻R46的另一端分别与接地电阻R86以及接地电容C34连接，电阻R47的另一端分别与接地电阻R87以及接地电容C36连接，电阻R49的另一端分别与接地电阻R88以及接地电容C37连接，电阻R51的另一端分别与接地电阻R89以及接地电容C38连接，电阻R52的另一端分别与接地电阻R90以及接地电容C39连接，电阻R53的另一端分别与接地电阻R91以及接地电容C40连接，电阻R54的另一端分别与接地电阻R92以及接地电容C42连接，电阻R56的另一端分别与接地电阻R93以及接地电容C44连接，芯片U16的[A..H]引脚分别与接地电阻R86～R93一一对应连接，芯片U16的K引脚通过电阻R48与芯片U17的A引脚连接，芯片U16的nJ引脚通过电阻R50与芯片U17的A引脚连接，芯片U17的Y引脚与芯片U18的LE引脚连接，芯片U18的[8D...1D]引脚分别与接地电阻R86～R93一一对应连接，芯片U18的[8Q..1Q]引脚分别与芯片U19的[A..H]引脚一一对应连接，芯片U19的[A..H]引脚连接并控制8组单元锁驱动子电路，芯片U19的K引脚通过电阻R55与芯片U17的B引脚连接，芯片U19的nJ引脚通过电阻R57与芯片U17的B引脚连接。
[0019] 单元锁状态监控子电路包括8块相同的
缓冲器芯片U26～U33，芯片U26～U33的nOE引脚和GND引脚均接地，芯片U26～U33的INA引脚分别与电阻R94～R101的一端一一对应连接，电阻R94～R101的另一端分别与接地磁珠FB11～FB18一一对应连接，芯片U26～U33的VCC引脚均与一个接地电容以及电源连接，芯片U26～U33的OUTY引脚分别与芯片M1的PA4引脚、PA5引脚、PA6引脚、PA7引脚、PB0引脚、PB1引脚、PB2引脚和PB10引脚一一对应连接。
[0020] 每组单元锁驱动子电路结构相同，均包括第一级NPN型晶体管和第二级PNP型晶体管，第一级NPN型晶体管的基极连接一个电阻后作为单元锁驱动子电路的输入端，并与或门芯片U19连接，第一级NPN型晶体管的基极还与一个接地电阻连接，第一级NPN型晶体管的发射极接地，其集
电极通过一个电阻与第二级PNP型晶体管的基极连接，第二级PNP型晶体管的发射极与一个接地电容以及电源连接，第二级PNP型晶体管的集电极与一个二极管的负极连接，二极管的正极接地，第二级PNP型晶体管的集电极作为单元锁驱动子电路的输出端连接并驱动一组冷藏单元中的单元锁。
[0021] 优选地，LF发射控制电路包括LF天线驱动
信号发生器和LF天线
驱动器。
[0022] LF天线驱动信号发生器包括与门芯片U10和固态
开关芯片U12，芯片U10的A引脚分别连接芯片M1的PB9引脚和测试点CS1，芯片U10的B引脚分别连接芯片M1的PB8引脚和测试点CS2，芯片U10的GND引脚、芯片U12的VEE引脚和VSS引脚均接地，芯片U10的VCC引脚分别与接地电容C29和电源连接，芯片U10的Y引脚分别与测试点DS和芯片U12的COM引脚连接，芯片U12的INH引脚分别与芯片M1的PB7引脚以及接地电阻R42连接，芯片U12的VDD引脚分别与接地电容C31以及电源连接，芯片U12的[A..C]引脚分别与芯片M1的PB[6..4]一一对应连接，芯片U12的C[0..7]引脚连接并控制4组LF天线驱动器。
[0023] 每组LF天线驱动器结构相同，均包括一块MOS管驱动芯片，MOS管驱动芯片的GND引脚接地，其INA引脚分别与一个接地电容、一个接地电阻、一个测试点以及固态开关芯片U12连接，其INB引脚分别与一个接地电容、一个接地电阻、一个测试点以及固态开关芯片U12连接，其VDD引脚分别与一个接地电容和电源连接，其OUTA引脚和OUTB引脚连接并驱动2组冷藏单元中的LF发射天线。
[0024] 优选地，辅助风扇控制电路包括
串并转换器和风扇电源控制子电路。
[0025] 串并转换器包括移位寄存器芯片U14，芯片U14的GND引脚和/OE引脚均接地，芯片U14的VDD引脚分别与接地电容C32和电源连接，芯片U14的SER引脚与芯片M1的PA15引脚连接，芯片U14的RCK引脚与芯片M1的PB11引脚连接，芯片U14的SCK引脚与芯片M1的PB3引脚连接，芯片U14的Q[0..7]引脚连接并控制8组风扇电源控制子电路。
[0026] 每组风扇电源控制子电路均包括一个NMOS管，NMOS管的源极接地，其栅极与一个接地电阻连接，并通过一个电阻与寄存器芯片U14连接，NMOS管的漏极连接并控制一组冷藏单元中的辅助冷却风扇。
[0027] 单元指示灯控制电路包括3块相同的移位寄存器芯片U41～U43，芯片U41～U43的GND引脚和/OE引脚均接地，芯片U41～U43的VDD引脚均连接电源，芯片U41的SER引脚与芯片M1的PA8引脚连接，芯片U41的VDD引脚分别与接地电容C1以及电源连接，芯片U41的Q7*引脚与芯片U42的SER引脚连接，芯片U42的VDD引脚分别与接地电容C2以及电源连接，芯片U42的Q7*引脚与芯片U43的SER引脚连接，芯片U43的VDD引脚分别与接地电容C3以及电源连接，芯片U41～U43的RCK引脚均与芯片M1的PA11引脚连接，芯片U41～U43的SCK引脚均与芯片M1的PA12引脚连接，芯片U41的Q[0..7]引脚、芯片U42的Q[0..7]引脚和芯片U43的Q[0..7]引脚输出24路并行信号，每3路并行信号控制一组冷藏单元中的单元指示灯。
[0028] 本实用新型的有益效果是：
[0029] (1)完善的监控能
力和物联网连接：本实用新型通过微型冷链监控设备的协同运行，能够快速精准完成货物的信息筛选，能够精准监控记录每一个货物仓储时的实时温度及历史温度；同时也能记录货物整个生命周期内的历史信息，所有上述信息均可经由网络上报，不存在监控盲区。
[0030] (2)良好的货物管理：本实用新型根据存储信息，能够快速精准地完成货物的条件筛选和存取，因存储方式为分布式单元存储，每个单元仅有一个或一类货物，对特定条件的货物不会出现错误提取。
[0031] (3)灵活的扩展控制能力：本实用新型提供的单元管理器为分体结构，以级联方式安装使用，分布式布置，既可集成至冷藏室，也可根据需要快速布置。
[0032] (4)高安全性：本实用新型中每一个冷藏单元及冷藏室均可上锁，所有锁具根据运行策略工作，具有高安全性。
[0033] (5)温度记录精准：本实用新型可具体到每一个货物进行温度监控，对于温度的检测和记录比较准确。
附图说明
[0034] 图1所示为本实用新型
实施例提供的一种分布式冷藏单元的智能监控系统控制设备结构
框图。
[0035] 图2所示为本实用新型实施例提供的网关结构框图。
[0036] 图3所示为本实用新型实施例提供的网关MCU电路图。
[0037] 图4所示为本实用新型实施例提供的MACBEE模块电路图。
[0038] 图5所示为本实用新型实施例提供的RS485收发器电路图。
[0039] 图6所示为本实用新型实施例提供的RJ45网口电路图。
[0040] 图7所示为本实用新型实施例提供的单元管理器结构框图。
[0041] 图8所示为本实用新型实施例提供的单元管理器MCU电路图。
[0042] 图9所示为本实用新型实施例提供的单元锁控制器电路图。
[0043] 图10所示为本实用新型实施例提供的单元锁状态监控子电路的电路图。
[0044] 图11所示为本实用新型实施例提供的单元锁驱动子电路的电路图。
[0045] 图12所示为本实用新型实施例提供的LF天线驱动信号发生器电路图。
[0046] 图13所示为本实用新型实施例提供的LF天线驱动器电路图。
[0047] 图14所示为本实用新型实施例提供的串并转换器电路图。
[0048] 图15所示为本实用新型实施例提供的风扇电源控制子电路的电路图。
[0049] 图16所示为本实用新型实施例提供的单元指示灯控制电路的电路图。
[0050] 图17所示为本实用新型实施例提供的单元指示灯电路图。
具体实施方式
[0051] 现在将参考附图来详细描述本实用新型的示例性实施方式。应当理解，附图中示出和描述的实施方式仅仅是示例性的，意在阐释本实用新型的原理和精神，而并非限制本实用新型的范围。
[0052] 本实用新型实施例提供了一种分布式冷藏单元的智能监控系统控制设备，如图1所示，包括交互界面、网关、门锁和多级单元管理器，网关通过以太网与交互界面通信连接，网关还通过RS485接口与多级单元管理器通信连接，门锁与网关无线通信连接并受控，多级单元管理器包括若干个通过RS485接口多级串联的单元管理器，每个单元管理器对应通信连接并控制8组冷藏单元。本实用新型实施例提供的智能监控系统控制设备由一套布置或集成至冷藏室的设备群系统组成，整套设备同随货物一同仓储的微型冷链监控设备协同运行，对货物的整个仓储周期提供精确的实时温度及历史温度信息、精确的
位置信息和精确的货物生命记录，也可反过来根据货物信息自动匹配已有额定货物。
[0053] 本实用新型实施例中，交互界面由PC或控制装置的APP实现，通过以太网/WiFi接入网关，实现与监控系统的互联。门锁指冷藏室大门锁，其通过无线方式直接与网关相连并受控。
[0054] 如图2所示，网关包括网关MCU、第一RS485收发器、第二RS485收发器、MACBEE模块、以太网/WiFi路由模块、温度监控模块、第一RJ45网口和第二RJ45网口，网关MCU通过UART接口分别与第一RS485收发器、第二RS485收发器以及以太网/WiFi路由模块连接，网关MCU通过SPI接口与MACBEE模块连接，以太网/WiFi路由模块分别与温度监控模块、第一RJ45网口以及第二RJ45网口通信连接。网关用于实现交互界面或互联网与单元管理器的连接、实现监控系统与冷链监控设备的无线连接，以及通过与门锁的通信交互实现用户-单元管理器-冷藏室的监控和控制。
[0055] 本实用新型实施例中，温度监控模块使用一颗IIC接口外置式温度
传感器，其线路直接连接到以太网/WiFi路由模块。以太网/WiFi路由模块基于一颗路由器芯片，由该芯片及其外围、DDR内存及其外围、WiFi天线匹配电路组成，该电路实现了从以太网到WiFi和UART的转换，将以太网传输的
差分信号桥接到芯片内置的WiFi或UART收发器，该电路除具有网络桥接的功能外，还具有强大的信息处理能力，承担了本实用新型所述全部设备的工作逻辑控制。
[0056] 如图3所示，网关MCU包括ARM CORTEX-M0处理器芯片U5，芯片U5的VDD0引脚、VDDA0引脚、VDD1引脚、PF7引脚和VDD3引脚分别与3.3V电源连接，并与接地电容C59、接地电容C41、接地电容C60、接地电容C51、接地电容C36、接地电容C61、接地电容C38以及接地电容C35连接，芯片U5的VSSA0引脚、VSS1引脚、PF6引脚和VSS3引脚均接地，芯片U5的PC14引脚分别与晶体谐振器Y2的一端以及接地电容C52连接，芯片U5的PC15引脚分别与晶体谐振器Y2的另一端以及接地电容C53连接。网关MCU主要作为串行信息的
中继器。
[0057] 本实用新型实施例中，处理器芯片U5采用STM32F0系列芯片，其具有4路UART接口，确保同时满足网络数据、调试数据、地址数据、控制数据的收发。晶体谐振器Y2为32.768KHz晶体谐振器，作为
实时时钟的时钟源。
[0058] 如图4所示，MACBEE模块包括MACBEE芯片U4以及
射频放大器芯片U1，本实用新型实施例中，MACBEE芯片U4的型号为GLX2416R1，射频放大器芯片U1的型号为RFX2401。芯片U4的CSB引脚、CLK引脚、SDO引脚以及SDI引脚分别与芯片U5的PB[12..15]引脚一一对应连接，芯片U4的IRQ引脚通过电阻R1与3.3V电源连接，芯片U4的VDD0引脚分别与接地电容C13、接地电容C14以及3.3V电源连接，芯片U4的VSS0引脚、NC0引脚、VSS1引脚、VSS2引脚、NC2引脚和GND引脚均接地，芯片U4的XTAL1引脚分别与电阻R8的一端、晶体谐振器Y1的第3引脚以及接地电容C7连接，芯片U4的XTAL2引脚分别与电阻R8的另一端、晶体谐振器Y1的第1引脚以及接地电容C8连接，晶体谐振器Y1的第2引脚和第4引脚接地，芯片U4的RFN引脚与电感L2的一端连接，芯片U4的RFP引脚与电感L2的另一端以及电容C21的一端连接，电容C21的另一端与接地电容C22连接，并通过电感L3与接地电容C19以及芯片U1的T/R引脚连接，芯片U4的VDD1引脚分别与接地电容C25以及3.3V电源连接，芯片U4的NC1引脚与接地电阻R17连接，芯片U4的VDD2引脚与3.3V电源连接，芯片U4的DVDD引脚分别与接地电容C29以及接地电容C30连接。
[0059] 芯片U1的GND[0..9]引脚均接地，芯片U1的TXEN引脚与接地电阻R9连接，芯片U1的RXEN引脚分别与电阻R5的一端、电阻R6的一端以及接地电阻R7连接，电阻R5的另一端与3.3V电源连接，电阻R6的另一端与芯片U4的CE引脚连接，芯片U1的ANT引脚与电容C9的一端连接，电容C9的另一端与接地电容C6连接，并通过电感L1分别与接地电容C5、测试点TP4以及插接件J2的第1引脚连接，插接件J2的第2引脚、第3引脚和第4引脚均接地，芯片U1的VDD0引脚分别与接地电容C11、接地电容C16、接地电容C18、芯片U1的VDD1引脚以及3.3V电源连接。
[0060] 本实用新型实施例中，MACBEE模块工作于2.4GHz ISM频段，空口速率可配置为250K/1M/2Mbps。晶体谐振器Y1为16MHz晶体谐振器，为MABBEE芯片U4提供时钟参考。射频放大器芯片U1能够提供25dB的增益，最大功率+22dBm。
[0061] 如图5所示，第一RS485收发器包括RS485收发芯片U8A，芯片U8A的RO引脚与芯片U5的PA10引脚、PA3引脚、PB11引脚、PA1引脚、PB4引脚或PA5引脚连接，芯片U8A的RE引脚和DE引脚均与芯片U5的PA6引脚连接，芯片U8A的DI引脚与芯片U5的PA9引脚、PA2引脚、PB10引脚、PA0引脚、PB3引脚或PA4引脚连接，并通过电阻R36与3.3V电源连接，芯片U8A的GND引脚接地，芯片U8A的A引脚分别与电阻R38的一端、电阻R41的一端、TVS二极管D5的一端、插接件J13A的第1引脚以及TVS二极管D10的一端连接，芯片U8A的B引脚分别与电阻R41的另一端、接地电阻R42、TVS二极管D5的另一端、插接件J13A的第2引脚以及TVS二极管D6的一端连接，TVS二极管D6的另一端与TVS二极管D10的另一端均接大地，芯片U8A的VCC引脚分别与电阻R38的另一端、接地电容C62以及3.3V电源连接，插接件J13A的第3引脚接大地。
[0062] 第二RS485收发器包括RS485收发芯片U9A，芯片U9A的RO引脚与芯片U5的PA10引脚、PA3引脚、PB11引脚、PA1引脚、PB4引脚或PA5引脚连接，芯片U9A的RE引脚和DE引脚均与芯片U5的PA8引脚连接，芯片U9A的DI引脚与芯片U5的PA9引脚、PA2引脚、PB10引脚、PA0引脚、PB3引脚或PA4引脚连接，并通过电阻R37与3.3V电源连接，芯片U9A的GND引脚接地，芯片U9A的A引脚分别与电阻R39的一端、电阻R43的一端、TVS二极管D7的一端、插接件J14A的第1引脚以及TVS二极管D9的一端连接，芯片U9A的B引脚分别与电阻R43的另一端、接地电阻R44、TVS二极管D7的另一端、插接件J14A的第2引脚以及TVS二极管D8的一端连接，TVS二极管D8的另一端与TVS二极管D9的另一端均接大地，芯片U9A的VCC引脚分别与电阻R39的另一端、接地电容C63以及3.3V电源连接，插接件J14A的第3引脚接大地。本实用新型实施例中，RS485收发芯片U8A和U9A的型号均为SP3485。
[0063] 本实用新型实施例中，第一RS485收发器和第二RS485收发器的最大波特率均为10Mbps，其功能为将UART/TTL电平串行信号转换为RS485标准的串行信号。
[0064] 如图6所示，第一RJ45网口和第二RJ45网口结构相同，均包括网口转换芯片U7、网口TVS保护芯片U11和插接件J15，本实用新型实施例中，网口转换芯片U7的型号为H1102，网口TVS保护芯片U11的型号为SLVU2.8-4。芯片U7的第1引脚分别与以太网/WiFi路由模块以及接地电容C46连接，芯片U7的第2引脚与接地电容C54连接，芯片U7的第3引脚分别与以太网/WiFi路由模块以及接地电容C45连接，芯片U7的第6引脚分别与以太网/WiFi路由模块以及接地电容C44连接，芯片U7的第7引脚与接地电容C56连接，芯片U7的第8引脚分别与以太网/WiFi路由模块以及接地电容C43连接，芯片U7的第9引脚分别与芯片U11的第4引脚、第5引脚以及插接件J15的第6引脚连接，芯片U7的第11引脚分别与芯片U11的第3引脚、第6引脚以及插接件J15的第3引脚连接，芯片U7的第14引脚分别与芯片U11的第2引脚、第7引脚以及插接件J15的第2引脚连接，芯片U7的第16引脚分别与芯片U11的第1引脚、第8引脚以及插接件J15的第1引脚连接，插接件J15的第9引脚、第13引脚和第14引脚均接地，插接件J15的第10引脚通过电阻R40与3.3V电源连接。第一RJ45网口和第二RJ45网口的功能为：将以太网线传输的信号作保护隔离，并转换为模组可识别的差分信号。
[0065] 如图7所示，每个单元管理器结构相同，均包括单元管理器MCU以及分别与单元管理器MCU通信连接的第三RS485收发器、第四RS485收发器、辅助风扇控制电路、单元锁控制电路、LF发射控制电路以及单元指示灯控制电路，辅助风扇控制电路对应连接并控制8组冷藏单元中的辅助冷却风扇，单元锁控制电路对应连接并控制8组冷藏单元中的单元锁，LF发射控制电路对应连接并控制8组冷藏单元中的LF发射天线，单元指示灯控制电路对应连接并控制8组冷藏单元中的单元指示灯。
[0066] 如图8所示，单元管理器MCU包括ARM CORTEX-M0处理器芯片M1，芯片M1的VBAT引脚、VDD引脚、和VDD1引脚均与电源连接，并分别与接地电容C16、接地电容C27和接地电容C28连接，芯片M1的VSSA引脚、VSS引脚和VSS1引脚均接地，芯片M1的VDDA引脚分别与接地电容C21和接地电容C24连接，并通过磁珠FB5与电源连接，芯片M1的PB15引脚与测试点TP连接，芯片M1的VSS/PF6引脚与接地电阻R38连接，芯片M1的VDD/PF7引脚通过电阻R37与电源连接，芯片M1的PA13引脚与烧写器J17的第3引脚连接，芯片M1的PA14引脚与烧写器J17的第2引脚连接，烧写器J17的第1引脚连接电源，其第4引脚接地，芯片M1的nRST引脚与接地电容C17连接，并通过电阻R33与电源连接，芯片M1的OSC32IN引脚与晶体谐振器Y3的一端以及接地电容C25连接，芯片M1的OSC32OUT引脚与晶体谐振器Y3的另一端以及接地电容C23连接，芯片M1的OSCIN引脚与晶体谐振器Y4的一端以及接地电容C19连接，芯片M1的OSCOUT引脚与晶体谐振器Y4的另一端以及接地电容C22连接，芯片M1的BOOT0引脚与接地电阻R36连接。
[0067] 单元管理器MCU用作单元管理器的核心控制器，本实用新型实施例中，晶体谐振器Y3为32.768KHz晶体谐振器，为MCU提供RTC实时时钟，晶体谐振器Y4为16MHz晶体谐振器，为系统提供时钟参考。磁珠FB5与接地电容C21、C24共同构成一组LC型
滤波器，该电路跨接在单元管理器MCU的数字电路电源与模拟电路电源之间，用于滤除数字电路对电源产生的噪声影响。电阻R33和电容C17为RC复位电路，用于实现单元管理器MCU的复位功能。电容C16、C27和C28为去耦电容，用于减少电源不稳、电源噪声对单元管理器MCU的影响。
[0068] 如图5所示，第三RS485收发器包括RS485收发芯片U8B，芯片U8B的RO引脚与芯片M1的PA10引脚连接，芯片U8B的RE引脚和DE引脚均与芯片M1的PB15引脚连接，芯片U8B的DI引脚与芯片M1的PA9引脚连接，并通过电阻R36与3.3V电源连接，芯片U8B的GND引脚接地，芯片U8B的A引脚分别与电阻R38的一端、电阻R41的一端、TVS二极管D5的一端、插接件J13B的第1引脚以及TVS二极管D10的一端连接，芯片U8B的B引脚分别与电阻R41的另一端、接地电阻R42、TVS二极管D5的另一端、插接件J13B的第2引脚以及TVS二极管D6的一端连接，TVS二极管D6的另一端与TVS二极管D10的另一端均接大地，芯片U8B的VCC引脚分别与电阻R38的另一端、接地电容C62以及3.3V电源连接，插接件J13B的第3引脚接大地。
[0069] 第四RS485收发器包括RS485收发芯片U9B，芯片U9B的RO引脚与芯片M1的PA3引脚连接，芯片U9B的RE引脚和DE引脚均与芯片M1的PA1引脚连接，芯片U9B的DI引脚与芯片M1的PA2引脚连接，并通过电阻R37与3.3V电源连接，芯片U9B的GND引脚接地，芯片U9B的A引脚分别与电阻R39的一端、电阻R43的一端、TVS二极管D7的一端、插接件J14B的第1引脚以及TVS二极管D9的一端连接，芯片U9B的B引脚分别与电阻R43的另一端、接地电阻R44、TVS二极管D7的另一端、插接件J14B的第2引脚以及TVS二极管D8的一端连接，TVS二极管D8的另一端与TVS二极管D9的另一端均接大地，芯片U9B的VCC引脚分别与电阻R39的另一端、接地电容C63以及3.3V电源连接，插接件J14B的第3引脚接大地。本实用新型实施例中，RS485收发芯片U8B和U9B的型号均为SP3485。
[0070] 本实用新型实施例中，第三RS485收发器和第四RS485收发器构成
地址总线和
数据总线这2条总线，其中插接件J13B连接地址总线，并直连所有设备，用于下发控制信息和回传数据；插接件J14B连接数据总线，从网关开始逐级串联，用于自动匹配地址和下发命令。
[0071] 单元锁控制电路包括单元锁控制器、单元锁状态监控子电路以及单元锁驱动子电路。
[0072] 如图9所示，单元锁控制器包括移位寄存器芯片U15、或门芯片U16、与门芯片U17、锁存器芯片U18以及或门芯片U19，本实用新型实施例中，移位寄存器芯片U15的型号为74HC595，或门芯片U16和U19的型号均为CD4078，与门芯片U17的型号为74HC1G00，锁存器芯片U18的型号为74HC573。芯片U15的VDD引脚、/CLR引脚、芯片U16的VDD引脚、芯片U17的VCC引脚、芯片U18的VCC引脚和芯片U19的VDD引脚均连接电源，并分别与接地电容C33、接地电容C35、接地电容C43、接地电容C41、接地电容C45和接地电容C58连接，芯片U15的GND引脚、/OE引脚、芯片U16的VSS引脚、芯片U17的GND引脚、芯片U18的OE引脚、GND引脚以及芯片U19的VSS引脚均接地，芯片U15的SER引脚与芯片M1的PB12引脚连接，芯片U15的RCK引脚与芯片M1的PB13引脚连接，芯片U15的SCK引脚与芯片M1的PB14引脚连接，芯片U15的Q[0..7]引脚与分别与电阻R46的一端、电阻R47的一端、电阻R49的一端、电阻R51的一端、电阻R52的一端、电阻R53的一端、电阻R54的一端和电阻R56的一端一一对应连接，电阻R46的另一端分别与接地电阻R86以及接地电容C34连接，电阻R47的另一端分别与接地电阻R87以及接地电容C36连接，电阻R49的另一端分别与接地电阻R88以及接地电容C37连接，电阻R51的另一端分别与接地电阻R89以及接地电容C38连接，电阻R52的另一端分别与接地电阻R90以及接地电容C39连接，电阻R53的另一端分别与接地电阻R91以及接地电容C40连接，电阻R54的另一端分别与接地电阻R92以及接地电容C42连接，电阻R56的另一端分别与接地电阻R93以及接地电容C44连接，芯片U16的[A..H]引脚分别与接地电阻R86～R93一一对应连接，芯片U16的K引脚通过电阻R48与芯片U17的A引脚连接，芯片U16的nJ引脚通过电阻R50与芯片U17的A引脚连接，芯片U17的Y引脚与芯片U18的LE引脚连接，芯片U18的[8D...1D]引脚分别与接地电阻R86～R93一一对应连接，芯片U18的[8Q..1Q]引脚分别与芯片U19的[A..H]引脚一一对应连接，芯片U19的[A..H]引脚连接并控制8组单元锁驱动子电路，芯片U19的K引脚通过电阻R55与芯片U17的B引脚连接，芯片U19的nJ引脚通过电阻R57与芯片U17的B引脚连接。
[0073] 单元锁控制器的功能为冷藏单元锁控制，并使用
硬件手段限制同时开锁数量为1，抑制开锁振动和开锁
电流冲激。单元锁控制器电路基本逻辑分为锁控和解锁两部分：
[0074] (1)锁控：使用移位寄存器将单元管理器MCU下发的串行信号转换为并行锁控信号。并行信号经由电容C34～C44、电阻R46～R56和电阻R86～R93组成的电容充放电电路，因每路充放电电路参数不同使得每一路电容充电时间不同，并通过调整电路参数使每一路的
电压上升时间差控制在逻辑IC动作时间(平均10-8s)的1000倍(即10-5s数量级)左右，即后级电路能够区分每一路锁控信号逻辑的时序，且不影响宏观时间
感知。U16/U19为或门，U18为锁存器，U17为与门。锁控信号为高电平有效，当所有锁控信号都为低，即无开锁动作时，所有或门、与门的所有输出都为低，此时锁存器解锁，输出也为低。当若干锁控信号跳变时，时序最先的第一路锁控信号可同时到达U16和U18，使U16或门输出高电平，U18锁存器也输出高电平。下一时刻时锁存器输出的高电平到达或门U19，或门接收高电平后输出高电平。下一时刻U16/U19两组或门均输出高电平，使与门U17达到输出高电平的要求。与门输出的高电平触发锁存器U18的锁存端，使锁存器锁存当前状态。因电压上升时间参数设置为IC动作时间的1000倍左右，IC完成上述操作时其他路信号均未到达，即达成只有第一路锁控信号通过锁存器，其他路信号都被阻挡的状态。
[0075] (2)解锁：完成开锁后，只需将所有锁控信号全部置低，即可将或门U16的输出置低，与门U17输出也将置低，使锁存器解锁并置低所有输出。
[0076] 如图10所示，单元锁状态监控子电路包括8块相同的缓冲器芯片U26～U33，本实用新型实施例中，缓冲器芯片U26～U33的型号均为74HC1G125。芯片U26～U33的nOE引脚和GND引脚均接地，芯片U26～U33的INA引脚分别与电阻R94～R101的一端一一对应连接，电阻R94～R101的另一端分别与接地磁珠FB11～FB18一一对应连接，芯片U26～U33的VCC引脚均与一个接地电容以及电源连接，芯片U26～U33的OUTY引脚分别与芯片M1的PA4引脚、PA5引脚、PA6引脚、PA7引脚、PB0引脚、PB1引脚、PB2引脚和PB10引脚一一对应连接。
[0077] 单元锁状态监控子电路使用磁珠FB11～FB18、电阻R94～R101用作上拉电路，单元锁打开和锁合将接通/关断上拉电路与U26～U33构成的缓冲电路，用以产生单元管理器MCU能够识别的单元锁开关信号。
[0078] 每组单元锁驱动子电路结构相同，均包括第一级NPN型晶体管和第二级PNP型晶体管，第一级NPN型晶体管的基极连接一个电阻后作为单元锁驱动子电路的输入端，并与或门芯片U19连接，第一级NPN型晶体管的基极还与一个接地电阻连接，第一级NPN型晶体管的发射极接地，其集电极通过一个电阻与第二级PNP型晶体管的基极连接，第二级PNP型晶体管的发射极与一个接地电容以及电源连接，第二级PNP型晶体管的集电极与一个二极管的负极连接，二极管的正极接地，第二级PNP型晶体管的集电极作为单元锁驱动子电路的输出端连接并驱动一组冷藏单元中的单元锁。
[0079] 本实用新型实施例中，以一组单元锁驱动子电路为例，如图11所示，该组单元锁驱动子电路包括第一级NPN型晶体管Q3和第二级PNP型晶体管Q2，其中Q3为NPN型小功率管，用于实现
低电压(单元锁驱动信号为3.3V电平)驱动高电压(单元锁工作电压为12V)，Q2为PNP型中功率管，用于放大驱动电流驱动单元锁。第一级NPN型晶体管Q3的基极连接电阻R6后作为该组单元锁驱动子电路的输入端，并与或门芯片U19的A引脚连接，第一级NPN型晶体管Q3的基极还与接地电阻R5连接，第一级NPN型晶体管Q3的发射极接地，其集电极通过电阻R4与第二级PNP型晶体管Q2的基极连接，第二级PNP型晶体管Q2的发射极与接地电容C1以及电源连接，第二级PNP型晶体管Q2的集电极与二极管D3的负极连接，二极管D3的正极接地，第二级PNP型晶体管Q2的集电极作为该组单元锁驱动子电路的输出端连接并驱动一组冷藏单元中的单元锁。
[0080] LF发射控制电路包括LF天线驱动信号发生器和LF天线驱动器。
[0081] 如图12所示，LF天线驱动信号发生器包括与门芯片U10和固态开关芯片U12，本实用新型实施例中，与门芯片U10的型号为74HC1G08，固态开关芯片U12的型号为CD4051。芯片U10的A引脚分别连接芯片M1的PB9引脚和测试点CS1，芯片U10的B引脚分别连接芯片M1的PB8引脚和测试点CS2，芯片U10的GND引脚、芯片U12的VEE引脚和VSS引脚均接地，芯片U10的VCC引脚分别与接地电容C29和电源连接，芯片U10的Y引脚分别与测试点DS和芯片U12的COM引脚连接，芯片U12的INH引脚分别与芯片M1的PB7引脚以及接地电阻R42连接，芯片U12的VDD引脚分别与接地电容C31以及电源连接，芯片U12的[A..C]引脚分别与芯片M1的PB[6..4]一一对应连接，芯片U12的C[0..7]引脚连接并控制4组LF天线驱动器。
[0082] LF天线驱动信号发生器由单元管理器MCU产生一组PWM载波信号和一组PWM驱动信号，经由与门U10作与操作调制，产生一组1ASK单边幅移键控调制信号。该信号经固态开关芯片U12可流向WU1～WU8八路不同的驱动器，以分时方式驱动八组不同的LF天线。
[0083] 每组LF天线驱动器结构相同，均包括一块MOS管驱动芯片，MOS管驱动芯片的GND引脚接地，其INA引脚分别与一个接地电容、一个接地电阻、一个测试点以及固态开关芯片U12连接，其INB引脚分别与一个接地电容、一个接地电阻、一个测试点以及固态开关芯片U12连接，其VDD引脚分别与一个接地电容和电源连接，其OUTA引脚和OUTB引脚连接并驱动2组冷藏单元中的LF发射天线。
[0084] 本实用新型实施例中，以一组LF天线驱动器为例，如图13所示，该组LF天线驱动器包括MOS管驱动芯片U24(本实用新型实施例中MOS管驱动芯片U24的型号为TC4424)，MOS管驱动芯片U24的GND引脚接地，其INA引脚分别与接地电容C56、接地电阻R79、测试点PWM8以及固态开关芯片U12的C7引脚连接，其INB引脚分别与接地电容C55、接地电阻R78、测试点PWM7以及固态开关芯片U12的C6引脚连接，其VDD引脚分别与接地电容C54和电源连接，其OUTA引脚和OUTB引脚连接并驱动2组冷藏单元中的LF发射天线。
[0085] LF天线驱动器使用内置双MOS的MOS管驱动器及其外围电路以及布置在冷藏单元内的LF天线实现。双MOS管每一个都可以单独驱动一组天线，所以一个单元管理器设置4组LF天线驱动器即可完成8组天线的驱动。LF天线用于产生低频信号，用于主动唤醒低功耗状态下的冷链监控设备，完成系统或用户对货物信息的主动控制。
[0086] 辅助风扇控制电路包括串并转换器和风扇电源控制子电路。
[0087] 如图14所示，串并转换器包括移位寄存器芯片U14，本实用新型实施例中，移位寄存器芯片U14的型号为74HC595。芯片U14的GND引脚和/OE引脚均接地，芯片U14的VDD引脚分别与接地电容C32和电源连接，芯片U14的SER引脚与芯片M1的PA15引脚连接，芯片U14的RCK引脚与芯片M1的PB11引脚连接，芯片U14的SCK引脚与芯片M1的PB3引脚连接，芯片U14的Q[0..7]引脚连接并控制8组风扇电源控制子电路。串并转换器用于将单元管理器MCU下发的串行
控制信号转换为并行控制信号。
[0088] 每组风扇电源控制子电路均包括一个NMOS管，NMOS管的源极接地，其栅极与一个接地电阻连接，并通过一个电阻与寄存器芯片U14连接，NMOS管的漏极连接并控制一组冷藏单元中的辅助冷却风扇。
[0089] 本实用新型实施例中，以一组风扇电源控制子电路为例，如图15所示，该组风扇电源控制子电路包括NMOS管Q1，NMOS管Q1的源极接地，其栅极与接地电阻R1连接，并通过电阻R2与寄存器芯片U14的Q0引脚连接，NMOS管Q1的漏极连接并控制一组冷藏单元中的辅助冷却风扇。使用NMOS管Q1的导通/夹断状态切换来实现风扇电源的控制。
[0090] 如图16所示，单元指示灯控制电路包括3块相同的移位寄存器芯片U41～U43，本实用新型实施例中，移位寄存器芯片U41～U43的型号均为74HC595。芯片U41～U43的GND引脚和/OE引脚均接地，芯片U41～U43的VDD引脚均连接电源，芯片U41的SER引脚与芯片M1的PA8引脚连接，芯片U41的VDD引脚分别与接地电容C1以及电源连接，芯片U41的Q7*引脚与芯片U42的SER引脚连接，芯片U42的VDD引脚分别与接地电容C2以及电源连接，芯片U42的Q7*引脚与芯片U43的SER引脚连接，芯片U43的VDD引脚分别与接地电容C3以及电源连接，芯片U41～U43的RCK引脚均与芯片M1的PA11引脚连接，芯片U41～U43的SCK引脚均与芯片M1的PA12引脚连接，芯片U41的Q[0..7]引脚、芯片U42的Q[0..7]引脚和芯片U43的Q[0..7]引脚输出24路并行信号，每3路并行信号控制一组冷藏单元中的单元指示灯，一共可控制八组冷藏单元中的单元指示灯。
[0091] 本实用新型实施例中，如图17所示，每组冷藏单元中的单元指示灯采用1颗全彩LED指示灯实现。
[0092] 本实用新型实施例提供的一种分布式冷藏单元的智能监控系统控制设备具有以下优点：
[0093] (1)具有完备的存取管理功能，能够自动识别每一个存储单元所存货物的信息，也能根据信息自动匹配到相应单元。
[0094] (2)结合跟随货物的微型监控设备和低频唤醒技术，能够做到每个单元的实时温度监控和任意历史温度查阅。
[0095] (3)分布式冷藏单元，每个冷藏单元都具有完整的功能，可以任意布置，且具有自适应的单元编址技术。
[0096] (4)温度记录精准，可具体到每一个货物进行温度监控。
[0097] (5)使用了开锁检测-低频唤醒-高频通信的高效货物识别方式。
[0098] 本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本实用新型的原理，应被理解为本实用新型的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本实用新型公开的这些技术启示做出各种不脱离本实用新型实质的其它各种具体
变形和组合，这些变形和组合仍然在本实用新型的保护范围内。
