技术领域
[0001] 本
发明涉及一种
时钟信号发生器，尤其涉及用于
通用串行总线(USB)装置的
时钟信号发生器。
背景技术
[0002] USB
接口已被发展成一种标准化的接口，连接计算机和诸如
鼠标、
打印机、
调制解调器、
扫描仪和扬声器等
外围设备。 USB接口是一种串行端口，随着吸引公众注意的视窗98投放市场，诸如英特尔公司、康柏公司、微软公司、飞利浦公司、IBM、NEC之类的PC制造业联盟开发USB接口。 本公开以参考的方式并入2000年4月27日发布的USB规范修正版2.0的内容以做参考。
[0003] 由于采用USB接口可以避免安装昂贵的复杂适配器，所以大多数标准PC装置都装备有USB端口。当前，USB接口广泛用于从
移动电话或数字
照相机传递数据到个人计算机(PC)。 第一代串行端口(USART)仅能支持最多为100Kbps的数据传输速率。 另一方面，全速USB端口可以支持的最
大数据传输速率为12Mbps。 另外，全速USB可以用集线器或链配置连接最多127个装置。进一步地，即使正在使用一台PC，也可以连接(热交换)和识别全速USB装置。 而且，许多全速USB外围装置不需要外部电源。
[0004]
智能卡是一种具有与信用卡相同尺寸的塑料卡，包括含有
微处理器、卡
操作系统(
软件)、安全模
块、
存储器(RAM、ROM、EEPROM、闪存等)的集成
电路(IC)芯片，从而可执行特殊的处理。 典型的智能卡包括与信用卡尺寸和厚度相同的塑料卡，并且在塑料卡的载芯片板(COB)结构中安装有0.5mm厚的
半导体芯片。
[0005] 由于智能卡比磁条卡具有更高的
稳定性、数据不可能被消磁、具有更高的安全性，因此智能卡已经作为下一代多媒体信息介质而迅速地崭露头
角。
[0006] 近来，随着智能卡应用的增加，在
计算机系统与智能卡之间的快速通讯的需求也在增加。 例如，为了对使用智能卡的计算机系统的用户进行认证，智能卡中的信息必须传递到计算机系统。常规智能卡
读卡器是一种比较贵的、比较慢的串行装置。 因此需要在智能卡和计算机系统之间采用USB接口进行通讯。 可是，由于智能卡尺寸薄，因此不能在其中包含典型地应用在外围设备的USB端口上的
晶体振荡器。
[0007] USB规范要求数据传输速率维持在预定的精确度上。例如，USB1.1的全速模式(12Mbps)要求±0.25％的精确度。 此精确度可以通过时钟精确性而达到。 由于USB总线不包括时钟线，因此每个装置必须自己能够内部地产生时钟信号。 如果装置不能产生精确的时钟信号，则该装置就不是USB兼容的。
[0008] 通常，RC振荡器有±10％的精确性，但这样是不够的。 更加精确的振荡器电路产生的时钟信号通常有±3％的精确性。为了提高振荡器电路的精确性，将晶体连接到
半导体芯片。 然而，在这种情况下，该半导体芯片必须有至少二个附加的引脚，用来将晶体连接到半导体芯片的外部，这会引起额外的成本。 而且，该晶体比较大，因而不能用在诸如智能卡和存储卡之类的芯片卡上。
发明内容
[0009] 本发明的一个方面提供USB装置的时钟信号发生器。
[0010] 本发明的另一方面提供时钟信号发生器，即使不用
晶体振荡器，也能发生高精确性的时钟信号。
[0011] 本发明的另一方面也提供时钟信号发生器，可以产生RX时钟信号以精确地恢复通过USB总线接收的数据，以及可以产生适合USB数据传递的TX时钟信号。
[0012] 本发明的示范性
实施例提供的时钟信号发生器包括：控制电路，与在连续输入两个
同步信号之间的时段期间的时钟信号同步地进行计数，产生对应于计数值的
频率控制信号；时钟发生器，产生具有对应于上述频率控制信号的频率的时钟信号。
[0013] 在一些示范性实施例中，当计数值在预定范围内时，该控制电路
锁定上述频率控制信号。
[0014] 在另一示范性实施例中，时钟发生器包括：
电流控制器，产生对应于频率控制信号的电流；振荡器，产生具有对应于上述电流的频率的时钟信号。
[0015] 在进一步的示范性实施例中，电流控制器包括：
电压发生器，产生控制电压；多个晶体管，分别对应于频率控制信号的位，并由控制电压所控制，每个晶体管具有连接到
电源电压的第一接线端；多个
开关，分别对应于上述晶体管，并且分别被频率控制信号的对应位所控制，每个开关具有第一接线端，该第一接线端连接到与对应晶体管的第二接线端，以及每个开关具有连接到第一
节点的第二接线端。 所述多个晶体管的每一个都具有不同的
沟道宽度，因而当导通时，具有不同的
电阻。 因此，通过各个晶体管流到上述第一节点的电流量是彼此互不相同的。 振荡器产生具有对应于流向所述第一节点的电流量的频率的时钟信号。
[0016] 在更进一步的示范性实施例中，控制电路包括：控制信号发生器，产生一第一使能脉冲信号，与连续输入的两个同步信号同步，并产生第二使能脉冲信号，与上述第一使能脉冲信号同步；TX时钟控制器，响应上述第一使能脉冲信号，开始计数，以及响应上述第二使能脉冲信号，产生与计数值对应的频率控制信号。 当上述计数值在预定范围内时，该TX时钟控制器激活频率锁定信号。 当激活频率锁定信号时，该控制信号发生器停止第二使能脉冲信号的产生。
[0017] 在不同的示范性实施例中，频率控制信号是N-位信号(N：正整数)，并且当计数值不在预定范围时，TX时钟控制器连续改变频率控制信号的位。当计数值在预定范围时，TX时钟控制器锁定频率控制信号。
[0018] 在不同的示范性实施例中，TX时钟控制器接收误差范围信号，用来定义预定的范围。
[0019] 在不同的示范性实施例中，根据USB规范，两个同步信号为
帧开始(SOF)信号。
[0020] 在不同的示范性实施例中，在USB规范定义为暂停方式期间，控制信号发生器控制振荡器被禁止。
[0021] 本发明的另一示范性实施例，时钟信号发生器包括：控制信号发生器，与连续输入两个同步信号同步，产生第一、第二TX使能脉冲以及第一RX使能脉冲；TX时钟控制器，响应上述第一使能TX脉冲信号，对TX时钟信号开始计数，以及响应上述第二TX使能脉冲，产生与第一计数值对应的TX频率控制信号；TX时钟发生器，产生频率对应于上述TX频率控制信号的TX时钟信号；RX时钟控制器，响应上述第一RX使能脉冲，产生一个RX频率控制信号；RX时钟发生器，产生频率对应于上述RX频率控制信号的第一RX时钟信号。
[0022] 在一些示范性实施例中，时钟信号发生器进一步包括：RX时钟恢复器，与输入数据信号的转换同步，对上述第一RX时钟信号开始计数，以及当计数值达到预定值时，产生第二RX时钟信号。
[0023] 在另一示范性实施例中，控制信号发生器，与连续输入的两个同步信号同步，产生第一TX使能脉冲，与上述第一TX使能脉冲同步，产生一个第二TX使能脉冲，与输入的两个同步信号同步，产生第二RX使能脉冲，与上述第二RX使能脉冲同步，产生第一RX使能脉冲。
[0024] 在进一步的示范性实施例中，RX时钟控制器，响应第二RX使能脉冲，对第一RX时钟信号开始计数，提供具有对应于第二计数值的预定值的RX时钟恢复器。
[0025] 在更进一步的示范性实施例中，RX时钟控制器，响应第二RX使能脉冲，对第一RX时钟信号开始计数，以及响应上述第一RX使能脉冲，产生对应于上述第二计数值的RX频率控制信号。
[0026] 在更进一步的示范性实施例中，RX时钟控制器响应于第二RX使能脉冲开始对第一RX时钟信号进行计数，并响应于第一RX使能脉冲产生对应于第二计数值的RX频率控制信号。
[0027] 在更进一步的示范性实施例中，RX时钟控制器包括：电流发生器，产生对应于上述RX频率控制信号的控制电流；以及振荡器，产生具有与所述控制电流对应的频率的RX时钟信号。
[0028] 在不同的示范性实施例中，RX频率控制信号包括多个位。
[0029] 在不同的示范性实施例中，电流控制器包括：电压发生器，产生控制电压；多个开关，分别对应于RX频率控制信号的位，并分别由RX频率控制信号的对应的位控制，每个开关具有连接到第一节点的第一接线端；多个电阻(例如控制电压控制的晶体管)，每个
电阻器具有连接到电源电压的第一接线端，以及连接到对应开关的第二接线端的第二接线端。 通过各个电阻器流到上述第一节点的电流量是彼此互不相同的。
[0030] 在本发明进一步的示范性实施例中，时钟信号发生方法包括：产生时钟信号；连续接收两个同步信号，在两个同步信号之间的时段的期间，对上述时钟信号计数；当计数值不在预定范围时，根据计数值改变时钟信号的频率。
[0031] 时钟信号的频率的改变包括：当计数值在预定范围时，锁定上述时钟信号的频率。
[0032] 时钟信号的频率的改变包括：产生对应于计数值的一个频率控制信号；根据上述频率控制信号，改变上述时钟信号的频率。
[0033] 频率控制信号包多个位，频率控制信号的产生包括：确定计数值是否在预定范围内；当计数值不在预定范围内时，改变频率控制信号的位的值。
[0034] 频率控制信号的产生可以进一步包括：当计数值在预定范围时，锁定频率控制信号的位的值。
[0035] 频率控制信号包括N位(N：正整数)，并且频率控制信号的产生包括：选择N位中的一个；将所选择的位设置为第一值；确定计数值是否在预定范围之内；当计数值不在预定范围之内时，重新将所选择的位设置为第二值。
[0036] 频率控制信号的产生进一步包括：当计数值不在预定范围之内时，在上述N位的未被选择的位中，选择其中之一；返回确定步骤。
[0037] 频率控制信号的产生进一步包括：当计数值在预定范围内时，将N位中的先前所选择的位设置为当前选择位；激活频率锁定信号。
[0038] 频率锁定信号最初处于非激活状态，当频率锁定信号处于非激活状态时，执行频率控制信号的产生。
[0039] 在本发明更进一步的示范性实施例中，时钟信号发生方法包括：a)产生具有最大频率(举例来说，
硬件或软件所确定的最大量)的第一时钟；b)产生具有最小频率(举例来说，硬件或软件所确定的最小量)的第二时钟；c)连续接收两个同步信号，在两个同步信号的时段的期间，计数上述第一时钟和第二时钟；d)根据上述第一时钟的计数值和上述第二时钟的计数值，改变上述第一时钟的频率。
[0040] 上述第一时钟的频率的改变可以包括：根据上述第一时钟的计数值和上述第二时钟的计数值的差，改变上述第一时钟的频率。
[0041] 时钟信号发生方法可以进一步包括：计数具有改变频率的上述第一时钟，其中，当上述第一时钟的计数值不在预定范围时，重复执行步骤a)到d)。
[0042] 在本发明更进一步的示范性实施例中，IC卡包括：收发器，根据USB规范，与TX/RX时钟同步，通过数据接线端传递/接收数据，检测通过数据接线端所接收到的同步信号，并且在检测所接收到的每个同步信号后，输出检测信号；以及时钟信号发生器，在收发器输出的两个检测信号之间的时段期间，计数TX时钟，并且，产生具有对应于所述计数值的频率的TX时钟。
[0043] 时钟信号发生器可以包括：TX时钟控制电路，在两个检测信号之间的时段的期间，计数上述TX时钟，产生对应于计数值的TX频率控制信号；以及TX时钟发生器，生成具有对应于上述TX频率控制信号的频率的TX时钟。
[0044] 当计数值在预定范围内时，TX时钟控制电路可以锁定上述TX频率控制信号。
[0045] 时钟信号发生器可以包括：RX时钟控制电路，在两个检测信号之间的时段的期间，计数上述RX时钟，产生对应于计数值的RX频率控制信号；以及RX时钟发生器，产生具有对应于上述RX频率控制信号的频率的RX时钟。
[0046] 本发明的示范性实施例将参考
附图，在下面进行更详细的描述。 可是，本发明可以具体表现为不同的形式，并不应当被理解为局限于这里提出的实施例。 相反地，因为提供了这些实施例，所以对于本领域技术人员来说，本披露彻底地、完全地，并且充分表达了本发明的范围。
附图说明
[0047] 包含附图以提供对本发明的进一步理解，并且附图并入和组成本
说明书的一部分。附图阐明了本发明的示范性实施例，并且结合说明书，用来解释本发明的原理。 在附图中：
[0048] 图1说明了根据本发明的实施例的通过USB接口与计算机系统连接的智能卡；
[0049] 图2是根据本发明的实施例的智能卡芯片的方
框图，所述芯片是智能卡的IC芯片；
[0050] 图3A是说明了在USB装置和主机之间以及当USB装置连接到主机时控制信号的传递的时序图；
[0051] 图3B是说明了在数据TX/RX模式中，在主机和USB装置之间通信的TX/RX数据包的时序图；
[0052] 图4是根据本发明的实施例的如图2所示的时钟信号发生器的方框图；
[0053] 图5是说明了如图4所示的TX时钟发生器的实例的电路图；
[0054] 图6是产生TX时钟所需要的信号的时序图，该信号用于如图4所示的时钟信号发生器中；
[0055] 图7是说明了一个示范性方法，用来设置频率控制信号、产生与USB规范适应的TX时钟，该示范性方法由如图4所示的时钟信号发生器执行；
[0056] 图8是一个
流程图，说明了生成与USB规范适应的TX时钟的过程，该生成过程由图4所示的时钟信号发生器来执行；
[0057] 图9是一个流程图，说明了根据本发明的另一实施例，为了调整TX时钟而设置TX时钟控制信号的方法；
[0058] 图10是一个时序图，说明了用于转换从主机到USB装置传递的数据信号的示范性过程；
[0059] 图11A是一个时序图，说明了当从主机接收的数据包含7个连续位“1”时，RX恢复时钟的实例；
[0060] 图11B是一个时序图，说明了当从主机接收的数据包含7个连续位“0”时的RX恢复时钟的实例；以及
[0061] 图12是一个表格，说明了根据计数器的计数值从RX时钟控制电路输出的选择信号以及对应于选择信号的分频比。
具体实施方式
[0062] 图1说明了根据本发明的示范性实施例的通过USB接口与计算机系统连接的智能卡。
[0063] 参考图1，计算机系统100包括：计算机主体110、监视器120、
键盘130、鼠标140。根据USB规范定义的协议，计算机系统100可以通过软件狗(dongle)150与智能卡
160通信。
[0064] 软件狗150是一种适配器，具有插头151，可连接到计算机主体110的USB端口111，并且智能卡160可以插入软件狗150中，这样软件狗150就行使外部卡读卡器的功能。 软件狗150可以包括或本质上由诸如
导线和欧姆接线端之类的无源元件(举例来说，导体)组成。 当智能卡160插入软件狗150时，智能卡160上的IC芯片200的接线端通过插头151电连接到计算机主体110的USB端口111。
[0065] 当软件狗150的插头151插入计算机主体110的USB端口111时，计算机主体110根据即插即用(PnP)处理，自动地识别智能卡160。计算机主体110的USB端口111经过数据接线端203和204，将同步信号输出给IC芯片200，并且经由数据接线端203和
204输出数据信号D+和D-，作为RX数据信号R_DATA。
[0066] 图2是根据本发明的示范性实施例的智能卡芯片200的方框图，即，图1的智能卡160的IC芯片。
[0067] 参考图2，具有USB端口的智能卡芯片160包括
随机存取存储器(RAM)210、
非易失性存储器220、
只读存储器(ROM)230、USB收发器240、时钟信号发生器250、微处理器260。智能卡芯片160进一步包括电源电压接线端201和202，以及用于根据USB协议通信的USB_D+和D-数据接线端203和204。 数据接线端203和204与USB收发器240连接。 智能卡芯片200可以进一步包括完成其它通信方式的接线端，以及其它接口，例如适于ISO7816通信的国际标准化组织(ISO)的接口。
[0068] USB收发器240，基于通过数据接线端203和204从主机(即PC)接收到的同步信号，产生控制信号SOF_PID、USB_RST、SUSPEND，并且输出数据信号D+和D-作为RX数据信号R_DATA，数据信号D+和D-通过数据接线端203和204从主机接收。时钟信号发生器250基于从USB收发器240接收到的控制信号SOF_PID、USB_RST、SUSPEND产生TX时钟TCLK和RX恢复时钟RCV_CLK。 该TX时钟TCLK和RX恢复时钟RCV_CLK也提供给USB收发器240，用于实现和主机的数据通信。
[0069] 根据USB规范，在主机和USB装置之间没有传递时钟信号。 因此，如上所述，每个USB装置(即，计算机外设)都需要非常精确的内部时钟信号发生器。 为了主机和USB装置之间的数据通信的同步，在全速模式下每1毫秒，主机传递一个star-of-packet(SOF)(包开始)的包，即，同步信号。 在全速模式下同步信号的精确性为0.05％。
[0070] 图3A是说明当USB装置连接到主机时，USB装置和主机之间的控制信号传递的时序图。
[0071] 参考图3A，主机传递SOF包、建立包(setup packet)(即，包标识符(PID)包)、建立数据给USB装置，并且基于这些信号的收到，USB装置发送握手包(即，响应信号)到主机。
[0072] 图3B是一个时序图，说明了在数据TX/RX模式下，主机和USB装置之间通信的TX/RX包。
[0073] 参考图3B，在从主机到USB装置数据传输的输出处理中，主机传递SOF包、输出包(即，PID包)、数据包给USB装置，并且USB装置传递一握手包给主机。在从USB装置到主机的数据传递的输入处理中，主机传递SOF包、输入包(即，PID包)给USB装置，并且当接收到来自USB装置的数据包后，主机传递一握手包给USB装置。
[0074] 如上可知，为了在主机和USB装置之间的数据通信，SOF包(即，同步信号)通常以1ms的周期，首先从主机传递到USB装置。在本发明的实施例中，智能卡芯片使用从主机每隔1ms接收到的SOF包产生TX时钟和RX恢复时钟。
[0075] 图4是根据本发明的实施例的如图2所示的时钟信号发生器250的方框图。
[0076] 参考图4，时钟信号发生器250包括TX时钟控制电路410、TX时钟发生器420、控制信号发生器430、RX时钟恢复电路440、RX时钟控制电路450、和RX时钟发生器460。 TX时钟控制电路410包括计数器411和寄存器412。 RX时钟控制电路450包括计数器451和寄存器452。
[0077] 图6是产生TX时钟TCLK所需要的信号的时序图，该TX时钟TCLK用于如图4所示的时钟信号发生器250中。
[0078] 下面将参考图4和6，描述利用时钟信号发生器250生成TX时钟TCLK的方法。
[0079] 参考图4和6，响应于从如图2所示的USB收发器240接收的控制信号SOF_PID、USB_RSTN、SUSPEND，控制信号发生器430为TX时钟控制电路410生成使能信号TCNT_EN、TCNT_LD、TOUT_EN，并且为RX时钟控制电路450生成使能信号RCNT_EN、RCNT_LD和ROUT_EN。
[0080] 控制信号SOF_PID是指示SOF包的脉冲信号，并且是同步信号。 在正常状态下，控制信号SOF_PID的周期是1ms。 在2个连续的SOF包的间隔，(即，SOF包的周期)不是1ms的时候，激活控制信号USB_RSTN和SUSPEND。 当控制信号USB_RSTN和SUSPEND都处于非激活状态时，控制信号发生器430响应控制信号SOF_PID进行操作。计数器使能信号TCNT_EN与控制信号SOF_PID互补，并且当控制信号SOF_PID处于低电平状态，TCNT_EN被激活到高电平。 计数负载信号TCNT_LD是脉冲信号，其包括无论何时当计数器使能信号TCNT_EN从激活状态转换到非激活状态时的脉冲。 输出使能信号TOUT_EN用来将由TX时钟控制电路410生成的10位宽的TX时钟控制信号TCON[10:1]存储在寄存器412中。
[0081] 当时钟使能信号TCLK_EN处于激活状态时，TX时钟控制电路410的计数器411与TX时钟TCLK同步计数。响应于计数负载信号TCNT_LD，TX时钟控制电路410生成对应于存储在计数器411里的计数值TCNT的、10位宽的TX时钟控制信号TCON[10:1]。响应于输出使能信号TOUT_EN，TX时钟控制电路410在寄存器412中存储该TX时钟控制信号TCON[10:1]。 计数器411可以设计成响应于计数负载信号TCNT_LD而清零。
[0082] 图5是一个电路图，说明如图4所示的TX时钟发生器420的实例。
[0083] 参考图5，TX时钟发生器420包括电压发生器510、11个MOS(FET)晶体管T0-T10、10个开关SW1-SW10、和振荡器520。电压发生器510产生足够高的电压V1，用来导通MOS晶体管T0-T10。 这11个MOS晶体管T0-T10中的每个都具有连接到公共电源电压的漏极，以及连接到源于电压发生器510的电压V1的栅极。 MOS晶体管T0的源极连接到节点N1，MOS晶体管T1-T10的源极分别地连接所对应的开关SW1-SW10的第一接线端。 开关SW1-SW10的第二接线端连接到节点N1，并且由对应的TX时钟控制信号TCON[10:1]分别控制。
[0084] 在本实施例中，通过调整NMOS晶体管T1-T10的沟道的大小而能够使分别流经NMOS晶体管T1-T10和分别流经开关SW1-SW10到节点N1的电流I1-I10的数量是1:2:4:8，...，256:512。
[0085] 例如，当开关SW9导通，并且剩余开关SW1-SW8切断时，流向节点N1的电流是I0+I9＝I0+I1×512。 另一个例子，当开关SW2和SW8导通，并且剩余开关SW1、SW3到SW7、SW9切断，则流向节点N1的电流是I0+I2+I8＝I0+I1×2+I1×256＝I0+I1×258。
[0086] 振荡器520产生TX时钟TCLK，其中，TX时钟TCLK的频率取决于流向节点N1的电流。 在本实施例中，振荡器520可以是包括电阻器和电容器的RC振荡器。
[0087] 在TX时钟发生器420中，流向节点N1的电流量根据TX时钟控制信号TCON[10:1]而改变，从而TX时钟TCLK的频率改变。
[0088] 再次参考图4和6，当TX时钟TCLK所需的频率为4.8MHz±0.25％时，TX时钟TCLK的脉冲的数量是1毫秒4800±0.25％(即，47880到48120)。当存储在TX时钟控制电路410的寄存器412中的TX时钟控制信号TCON[10:1]的初始值为“1000000000”，并且计数器411的计数值TCNT为5000时，TX时钟控制电路410将TX时钟控制信号TCON[10:1]变成“0100000000”。 根据改变的TX时钟控制信号TCON[10:1]，TX时钟发生器420改变TX时钟TCLK的频率。 这样，当计数器411的计数值TCNT为42000时，存储在寄存器412中的TX时钟控制信号变成“0100000000”。 在接连地改变TX时钟控制信号TCON[10:1]时，当计数器411的计数值TCNT在预定范围(即，47880到48120)之内时，TX时钟控制电路410激活频率锁定信号LOCK到，例如，高电平，以便停止TX时钟控制信号TCON[10:1]的变化。 外部决定信号LOCK_RES[7:0]确定计数值TCNT的预定范围。 在本实施例中，因为对应48MHz的计数值TCNT是48000，并且所需的误差范围是±0.25％，则计数值TCNT允许的误差范围是±120。
[0089] 当激活频率锁定信号LOCK时，控制信号发生器430将输出使能信号TOUT_EN维持在低电平上。 即使当输出使能信号TOUT_EN处于低电平状态，响应于计数器使能信号TCNT_EN和计数负载信号TCNT_LD，TX时钟控制电路410也监控由TX时钟发生器420产生的TX时钟TCLK的频率。 如果计数器411的计数值TCNT不在预定范围(即47880-48120)内，频率锁定信号被去激活至低电平，所以可以调整TX时钟TCLK的频率。
[0090] 在下文中，参考图4到8将详细描述时钟信号发生器250的示范性操作。
[0091] 图7是说明采用如图4所示的时钟信号发生器250的，用来设置频率控制信号TCON[10:1]以产生与USB规范适应的TX时钟TCLK的示范性方法的图。 图8是说明了采用如图4所示的时钟信号发生器250以产生与USB规范适应的TX时钟TCLK的过程的流程图。
[0092] 例如，如图7所举例说明的，当根据TX时钟发生器420的开关SW1-SW10的“ON/OFF”情形振荡器520产生的TX时钟TCLK的
频率范围是43MHz-53MHz时，搜索频率控制信号TCON[10:1]从而引起TX时钟TCLK的频率到达48MHz±0.25％是必需的。
[0093] 为了设置频率控制信号TCON[10:1]以产生与USB规范适应的TX时钟TCLK，TX时钟控制电路410采用逐步渐近(SAR)方案，该方案一位接一位地，从最高有效位(MSB)到最低有效位(LSB)进行处理。
[0094] 像图8中说明的那样，为了确定频率控制信号TCON[10:1]每个位的值，TX时钟控制电路410给MSB“N”设置搜索位k，并且频率控制信号TCON[10:1]的初始值为“0000000000”(步骤800)。 在本实施例中，MSB “N”为位10。
[0095] 由于频率控制信号LOCK逻辑上不是“1”(即高电平)(步骤802)，并且搜索位k不是“0”(步骤804)，所以第k个频率控制信号TCON[k]的值设置成“1”。 因而，频率控制信号TCON[10]为“1”。 当频率控制信号TCON[10:1]是“1000000000”时，流向图5的节点N1的电流是I0+I1×512。
[0096] 当计数器使能信号TCNT_EN逻辑上为“1”(即高电平)时(步骤810)，计数器411与TX时钟TCLK同步计数。 当计数器使能信号TCNT_EN改变成低电平时(步骤810)，确定计数值TCNT是否大于最小值MIN并且小于最大值MAX(步骤812)。 当计数器使能信号TCNT_EN的周期为1毫秒，并且TX时钟TCLK的期望频率为48MHz±0.25％时，最小值MIN为47880，并且最大值MAX为48120。
[0097] 如果计数器411的计数值TCNT大于最大值MAX，则第k个频率控制信号TCON[k]设置成“0”(步骤816)。如果计数器411的计数值TCNT不大于最大值MAX，则第k个频率控制信号TCON[k]维持在“1”(步骤816)。 由于完成了对第k个频率控制信号TCON[k]的位值的确定，值“k”减“1”，用于下一位的值的确定(逐步渐近)(步骤818)，并且过程返回到步骤802。
[0098] 图7所示的坐标S1表示当频率控制信号TCON[10:1]为“1000000000”＝512时，振荡器520产生的TX时钟TCLK的频率。 这样，由于TX时钟TCLK的频率高于48MHz，频率控制信号[10:1]的值需要减少。 其原因在于振荡器520产生具有与流向节点N1的电流量成比例的频率的TX时钟TCLK。 由于当频率控制信号TCON[10:1]的值为512时而产生的TX时钟TCLK的频率高于期望频率48MHz，可以看出频率控制信号TCON[10:1]的值小于512。 在本实施例中，当计数器411的计数值TCNT大于最大值MAX时，TX时钟控制电路410将第k个频率控制信号TCON[k]变成“0”，设置第(k-1)个频率控制信号TCON[k-1]为“1”，并且重复前面所述的步骤。 将频率控制信号TCON[10:1]设置成“0100000000”＝256。
[0099] 如坐标S2所表示的，当频率控制信号TCON[10:1]的值为256时，所产生的TX时钟TCLK的产生频率低于48MHz。 这样，频率控制信号TCON[10:1]的值需要增加。因此，将频率控制信号TCON[10:1]设置成“0111000000”＝384。
[0100] 这样，将频率控制信号TCON[10:1]连续地设置成“0111000000”＝384和“0111100000”＝490，并且由TX时钟TCLK的频率是否在预定范围(即47880-48120)之内确定。
[0101] 如坐标S5所表示的，当频率控制信号TCON[10:1]为“0111100000”时，TX时钟TCLK的频率在48MHz±0.25％的范围内，频率控制信号LOCK激活至高电平。 也就是，如果计数器411的计数值TCNT大于最小值MIN并且小于最大值MAX，则TX时钟控制电路410激活频率控制信号LOCK至高电平，值“k”增加1(步骤822)，并且返回步骤802。
[0102] 包括晶体管、电阻器和电容器的
电子电路的操作特性，随着如
温度之类的周围环境的变化和操作(供给)电压的变化而微小地变化。 即使振荡器520产生具有期望频率(即48MHz±0.25％)的TX时钟TCLK，由于周围环境的变化，也会产生具有不希望的频率的TX时钟TCLK。 为了动态地补偿这样的TX时钟TCLK频率变化，TX时钟控制电路410改变参数“k”(步骤822)，并且返回步骤802。 如果TX时钟TCLK的频率变化的宽度小，则变化的频率接近于以前设置的频率。因此，TX时钟控制电路410可以在很短的时间内通过参数“k”加1来输出期望频率(即48MHz±0.25％)的TX时钟。在频率锁定信号LOCK从激活状态到非激活状态的转换之后被重新设置的参数“k”可能是从MSB “N”到LSB “1”的其中的一位。
[0103] 在如上所述的用来设置频率控制信号TCON[10:1]的方法中，步骤802到818在最坏的情形下必须重复地执行11次。 这样，最佳的频率控制信号TCON[10:1]可以在输入12个SOF包(即，同步信号)之前被设置。 一般而言，当USB装置第一次连接至主机时，主机在一个控制传递周期内，传递几十或几百个SOF包至USB装置。因此，时钟信号发生器250在有效数据信号的传送之前，产生与USB规范适应的TX时钟TCLK，从而使能稳定数据传递。
[0104] 再参考图4，RX时钟控制电路450以及RX时钟发生器460具有和TX时钟控制电路410以及TX时钟发生器420相同的结构和操作。 RX时钟控制电路450包括计数器451和寄存器452，响应从控制信号发生器430接收的使能信号RCNT_EN、TCNT_LD和ROUT_EN，输出RX频率控制信号RCON[10:1]。 响应于从RX时钟控制电路450所接收到的RX频率控制信号RCON[10:1]，RX时钟发生器460产生RX时钟RCLK。
[0105] 与RX时钟发生器460产生的RX时钟的频率(48MHz±α％)同步，RX时钟恢复电路440产生恢复时钟RCV_CLK，用来恢复在全速模式的以12Mbps的速度接收的数据。
[0106] 由于在全速模式下，RX时钟RCLK与具有恢复适合RX时钟恢复电路440接收信号的频率的恢复时钟RCV_CLK同步，RX时钟控制电路450(与TX时钟控制电路410以及TX时钟发生器420不同)可以保持存储在寄存器452中的控制信号TCON[10:1]，而不需要改变响应于使能信号RCNT_EN、TCNT_LD和ROUT_EN的RX频率控制信号RCON[10:1]。
[0107] 图9是说明根据本发明的另一示范性实施例的设置用于调整TX时钟TCLK的频率的TX时钟控制信号TCON[10:1]的方法的流程图。
[0108] 首先，将TX时钟控制电路410产生的TX频率控制信号TCON[10:1]设置成“1111111111”＝1023，并且将RX时钟控制电路450产生的RX频率控制信号RCON[10:1]设置成“0000000000”＝0(步骤910)。
[0109] 用TX时钟控制电路410的计数器411来对设置成“1111111111”的TX频率控制信号TCON[10:1]所产生的TX时钟TCLK的频率进行计数，用RX时钟控制电路450的计数器451来对设置成“1111111111”的RX频率控制信号RCON[10:1]所产生的RX时钟RCLK的频率进行计数。 将RX时钟控制电路450的计数器451的计数值TCNT提供给TX时钟控制电路410。
[0110] 基于计数器411的计数值TCNT以及计数器451的计数值RCNT，TX时钟控制电路410计算TX时钟TCLK的频率对TX时钟控制信号TCON[10:1]的比率(即梯度A)(步骤920)。 在这里，TX时钟产生器420的振荡器520和TX时钟发生器460的振荡器(未示)被假设具有相同的如在图7中所说明的特征。
[0111] 在图7中说明的实例中，当RX频率控制信号RCON[10:1]为“0000000000”时，RX时钟RCLK的频率是43MHz，并且当TX频率控制信号TCON[10:1]为“1111111111”时，TX时钟TCLK的频率是53MHz。 这样，由于TX频率控制信号TCON[10:1]与RX频率控制信号RCON[10:1]之间的差为“1111111111”＝1023，所以梯度A为(TCNT-RCNT)/1023＝(53000-43000)/1023。在这里，计数器使能信号(TCNT_EN)的周期为1毫秒。
[0112] 将对应TX时钟TCLK的计数值TCLK与对应期望频率(即48MHz)的计数值“48000”的差除以梯度A，以计算一补偿值B(步骤930)。因此，通过设置TX频率控制信号TCON[10:1]等于1023-B，立即近似地获得用来产生具有期望频率的TX时钟TCLK的TX频率控制信号TCON[10:1](步骤940)。
[0113] 为了补偿由于周围环境改变导致的TX时钟TCLK的频率的改变，TX时钟控制电路410连续地确定计数器411的计数值TCNT是否大于最小值MIN并且小于最大值MAX(步骤950)。 当计数器411的计数值TCNT大于最小值MIN并且小于最大值MAX时，将频率锁定信号LOCK设置为高电平并且保持在高电平，即逻辑“1”(步骤960)。另一方面，如果计数器411的计数值TCNT小于最小值MIN或者大于最大值MAX，则将频率锁定信号LOCK重新设置成低电平，即逻辑“0”(步骤970)。 当频率锁定信号LOCK处于低电平状态，为了设置TX频率控制信号TCON[10:1]，TX时钟控制电路410重复执行如上所述的步骤910-950。
[0114] 图9中所说明的设置TX时钟TCLK的频率的方法，可以只使用2个SOF包(即使用2个近似值)来设置TX频率控制信号TCON[10:1]，从而可以在较短的时间内设置TX时钟TCLK的频率。如图7所说明的，仅当TX时钟发生器420产生的TX时钟TCLK的频率根据TX频率控制信号TCON[10:1]线性改变时，图9所说明的采用TX时钟控制电路410的TX频率控制信号TCON[10:1]的设置方法是最实用的。
[0115] 在另一示范性实施例中，TX时钟控制电路410可以不使用RX时钟控制电路450中的计数器451的计数值TCNT(即只使用单个计数器)，来决定TX频率控制信号TCON[10:1]。 在本示范性实施例中，对于第一SOF包的1毫秒周期，TX时钟控制电路410通过将TX频率控制信号TCON[10:1]设置成“0000000000”，来获得第一计数值TCNT1，并且对于下一个SOF包的1毫秒周期，通过将TX频率控制信号TCON[10:1]设置成“1111111111”来获得第二计数值TCNT2。 其后，TX时钟控制电路410以第一和第二计数值TCNT1和TCNT2之间的差(或比率)为
基础，使用图9所说明的方法中的变型来设置最佳的TX频率控制信号TCON[10:1]。 第一计数值TCNT1相应于并代替图9的RX频率控制信号RCON[10:1](例如在一个1毫秒周期，将TX频率控制信号TCON[10:1]设置成“0000000000”)，并且第二计数值TCNT2相应于并代替图9的TX频率控制信号TCON[10:1](在一个1毫秒周期，将TX频率控制信号TCON[10:1]设置成“1111111111”)。 如果当TX频率控制信号TCON[10:1]设置成“0000000000”时，时钟的频率为43MHz，并且当TX频率控制信号TCON[10:1]设置成“1111111111”时，时钟的频率为53MHz，于是这种情况下，由于第一计数值TCNT1与第二计数值TCNT2之间的差为1023，则梯度A为(TCNT1-TCNT2)/1023＝(53000-43000)/1023。 在这里，计数器使能信号(TCNT_EN)的周期为1毫秒。
[0116] 下文，将详细描述图4所示的RX时钟恢复电路440的操作。
[0117] 由于通过数据接线端203和204输入的数据信号D+和D-具有12MHz的速率(数据频率)，并且通过RX时钟发生器460产生的RX时钟RCLK为48MHz±10％，每1位数据信号可以通过RX时钟RCLK
采样3、4或5次，从而大于乃奎斯特频率(2次)。RX时钟恢复电路440选择RX时钟RCLK的脉冲的一部分，用于输出恢复时钟RCV_CLK，所以数据信号可以以其保持稳定的位
能量被采样。
[0118] 图10是说明转换从主机到USB装置所传递的数据信号的示范性过程的时序图。
[0119] 参考图10，从主机到USB装置所传递的原始数据信号包括同步模式和包数据。当在原始数据信号里出现7个连续位“1”，则将一个填充位“0”代替“1”而插入到第7位中。 另一方面，当在原始数据信号里的出现7个连续位“0”，则将一个填充位“1”代替“0”而插入到第7位中。 由于以倒转不归零(NRZI)方案执行通过D+和D-接线端的数据的传递，因此包括同步信号的最后数据的连续位“0”或“1”的数目可以达到7。
[0120] 如图4所示的RX时钟控制电路450输出选择信号RATE[2:0]，用于根据RX时钟RCLK的频率确定RX数据信号R_DATA的采样
位置。
[0121] 图12是说明根据计数器451的计数值RCNT以及对应于该选择信号RATE[2:0]的分频比从RX时钟控制电路450输出的选择信号RATE[2:0]的表格。
[0122] 当RX数据信号R_DATA是逻辑“1”时，RX时钟恢复电路440的第一计数器441对RX时钟RCLK计数，以输出一计数值NRZH_CNT。 同样地，当RX数据信号R_DATA是逻辑“0”时，RX时钟恢复电路440的第二计数器442对RX时钟RCLK计数，以输出一计数值NRZL_CNT。
[0123] 图11A是说明当从主机接收的RX数据R_DATA包含7个连续位“1”时的RX恢复时钟RCV_CLK的一个实例的时序图。图11B是说明从主机接收的RX数据R_DATA包含7个连续位“0”时的RX恢复时钟RCV_CLK的一个实例的定时图。
[0124] 当从主机接收的RX数据R_DATA包含7个连续位“1”时，RX时钟恢复电路440按照图11A所说明的进行操作。
[0125] 参考图11A，例如，当计数器451的计数值RCNT在42000-45000之间时，从RX时钟控制电路450输出的选择信号[2:0]是“010”。 响应选择信号RATE[2:0]“010”，RX时钟恢复电路440根据第一和第二计数值441和442的计数值，产生RX恢复时钟RCV_CLK。 当RX数据R_DATA是逻辑“1”时，第一计数器441的计数值NRZH_CNT与RX时钟TCLK同步连续地增加。响应选择信号RATE[2:0]“010”，只要第一计数器441的计数值NRZH_CNT增加1、4、3、4、4、3和4，则RX时钟恢复电路440输出RX时钟RCLK作为RX恢复时钟RCV_CLK。
[0126] 当从主机接收的RX数据R_DATA包含7个连续位“0”时，RX时钟恢复电路440按照图11B所说明的进行操作。
[0127] 参考图11B，当计数器451的计数值RCNT在38000-40000之间时，从RX时钟控制电路450输出的选择信号[2:0]是“000”。 响应选择信号RATE[2:0] “000”，只要第二计数器442的计数值NRZH_CNT增加1、4、3、3、3、3和4，则RX时钟恢复电路440输出RX时钟RCLK作为RX恢复时钟RCV_CLK。
[0128] 当按照图11A和11B所说明的方法产生RX恢复时钟RCV_CLK时，USB收发器240可以在RX数据信号的能量处于稳定状态的条件下，恢复RX数据信号R_DATA。
[0129] 根据图12所说明的计数值RCNT的分频比仅仅是一个实例，计数值TCNT的范围以及根据计数值RCNT的分频比，可以随着时钟信号发生器250的操作条件而变化。
[0130] 如上所述，根据本发明的时钟信号发生器可以产生适合USB规范定义的数据传递速率的时钟信号。另外，时钟信号发生器可以产生RX时钟信号，所以可以恢复RX数据信号，并且RX数据信号的能量处于稳定。
[0131] 在本说明书中，说明了智能卡作为一个包括时钟信号发生器的USB装置的实例，说明了一个计算机系统作为与智能卡通信的主机的实例。 但是，本发明不限于这些实例。另外，包括时钟信号发生器的USB装置可以与多种具有USB端口的主机相连接，以执行与USB协议相适应的通信。
[0132] 上面所揭示的主旨可以认为是说明性的，并且不限于此，并且所附的
权利要求意欲
覆盖属于本发明的真正的精神和范围的所有的
修改、增加以及其它实施例。 这样，在法律允许的最大范围内，通过随后的权利要求及其等价物的最广的可取得发明
专利的解释来确定本发明的范围，并且不应受在前的详细描述约束或限定。
[0134] 此专利申请要求申请日为2006年9月26日的韩国专利申请No.10-2006-93634的优先权，在此，上述申请的全部内容被并入以作参考。
