移相器
阅读：103发布：2020-05-11
专利汇可以提供移相器专利检索，专利查询，专利分析的服务。并且提供了一种 移相器 ，其能够通过简单方法提高 相位 精度 。移相器包括：混合 耦合器 电路 ，包括具有互感的电感器；放大电路；设置在混合耦合器电路和放大电路之间的阻抗匹配电路。阻抗匹配电路包括连接到混合耦合器电路的输出 节点 的第一 电阻 元件、 串联 连接在第一电阻元件和接地线之间的电容元件、与第一电阻元件并联连接的另一电感器以及串联设置在电感器和接地线之间的第二电阻元件。，下面是移相器专利的具体信息内容。
1.一种移相器包括：
混合耦合器电路，包括第一输出节点和第二输出节点，所述第一输出节点和所述第二输出节点针对输入分别输出第一输出信号和与所述第一输出信号异相的第二输出信号；
第一放大器电路，包括接收所述第一输出信号的第一输入节点，其放大所述第一输出信号；
第二放大器电路，包括接收所述第二输出信号的第二输入节点，其放大所述第二输出信号；
第一阻抗匹配电路，执行所述第一输出节点与所述第一输入节点之间的阻抗匹配；以及
第二阻抗匹配电路，执行所述第二输出节点与所述第二输入节点之间的阻抗匹配，其中，所述第一阻抗匹配电路包括：
第一电阻元件；
第一电容元件；
第一电感器，和
第二电阻元件，
其中，所述第一电阻元件的一端耦合到所述第一输出节点，并且所述第一电阻元件的另一端耦合到所述第一电容元件的一端，
其中，所述第一电感器的一端耦合到所述第一输出节点，并且所述第一电感器的另一端耦合到所述第二电阻元件的一端，
其中，所述第二阻抗匹配电路包括：
第三电阻元件，
第二电容元件，
第二电感器，
第四电阻元件，
其中，第三电阻元件的一端耦合到所述第二输出节点，并且所述第三电阻元件的另一端耦合到所述第二电容元件的一端，
其中，所述第二电感器的一端连接到所述第二输出节点，并且所述第二电感器的另一端耦合到所述第四电阻元件的一端。
2.根据权利要求1所述的移相器，其中，所述混合耦合器电路还包括：
第三电感器，输出所述第一输出信号；
第四电感器，利用互感耦合到所述第三电感器，并且输出所述第二输出信号；和第三电容元件，设置在所述第三电感器和所述第四电感器之间。
3.根据权利要求1所述的移相器，还包括接地线，所述接地线耦合到所述第一电容元件的另一端和所述第一电感器的另一端。
4.根据权利要求1所述的移相器，还包括：
相位控制单元，输出控制信号，所述控制信号被配置为控制所述第一放大器电路和所述第二放大器电路的输出的相位，以及
合成器电路，耦合到所述第一放大器电路和所述第二放大器电路，
其中，所述第一放大器电路基于所述控制信号来调节所述第一输出信号的相位，以产生第三输出信号，
其中，所述第二放大器电路基于所述控制信号来调节所述第二输出信号的相位，以产生第四输出信号，
其中，所述合成器电路合成所述第三输出信号和所述第四输出信号。
5.一种雷达系统，包括：
PLL电路；
多个根据权利要求4所述的移相器，向所述移相器输入所述PLL电路的输出信号；
功率放大器，放大所述移相器的输出信号；
第一天线，输出所述功率放大器的输出信号作为电磁波；
第二天线，接收反射的电磁波，
低噪声放大器，放大来自所述第二天线的输入信号，以及
混频器，合成所述低噪声放大器的输出信号和所述PLL电路的输出信号。
6.根据权利要求2所述的移相器，
其中，所述第三电感器和所述第四电感器由第一金属布线层和在所述第一金属布线层上方的第二金属布线层形成，
其中，所述第一电容元件至所述第三电容元件对应于所述第一金属布线层和所述第二金属布线层之间的电容。
7.根据权利要求2所述的移相器，
其中，所述第三电感器和所述第四电感器由相同的金属布线层形成，其中，所述第一电容元件和所述第二电容元件使用相同的金属布线层形成。
8.根据权利要求1所述的移相器，
其中，所述混合耦合器电路还包括第三输出节点和第四输出节点，所述第三输出节点和所述第四输出节点接收所述输入的反相信号并且分别输出第三输出信号和与所述第三输出信号异相的第四输出信号，
其中，所述第一放大器电路还包括接收所述第三输出信号的第三输入节点，其中，所述第二放大器电路还包括接收所述第四输出信号的第四输入节点，其中，所述第一阻抗匹配电路还包括：
所述第五电阻元件，和
所述第五电感器，
其中，所述第五电阻元件的一端耦合到所述第三输出节点，并且所述第五电阻元件的另一端耦合到所述第一电容元件的另一端，
其中，所述第五电感器的一端耦合到所述第三输出节点，并且所述第五电感器的另一端耦合到所述第二电阻元件的另一端，
其中，所述第二阻抗匹配电路还包括：
第六电阻元件，和
第六电感器，
其中，所述第六电阻元件的一端耦合到所述第四输出节点，并且所述第六电阻元件的另一端耦合到所述第二电容元件的另一端，
其中，所述第六电感器的一端耦合到所述第四输出节点，并且所述第六电感器的另一端耦合到所述第四电阻元件的另一端。
9.根据权利要求8所述的移相器，其中，所述混合耦合器电路还包括：
第七电感器，输出所述第三输出信号；
第八电感器，利用互感耦合到第五电感器，并且输出所述第四输出信号，和第四电容元件，设置在所述第七电感器和所述第八电感器之间。
10.根据权利要求9所述的移相器，还包括：
相位控制单元，控制所述第一放大器电路和所述第二放大器电路的输出的相位，以及合成器电路，合成所述第一放大器电路和所述第二放大器电路的输出。
11.一种雷达系统，包括：
PLL电路；
根据权利要求10所述的移相器，向所述移相器输入所述PLL电路的输出信号；
功率放大器，放大所述移相器的所述输出信号；
第一天线，输出所述功率放大器的所述输出信号作为电磁波；
第二天线，接收反射的电磁波；
低噪声放大器，放大来自所述第二天线的输入信号，以及
混频器，组合所述低噪声放大器的输出信号和所述PLL电路的输出信号。
12.根据权利要求9所述的移相器，
其中，所述第三电感器和所述第四电感器以及所述第七电感器和所述第八电感器分别由第一金属布线层和在所述第一金属布线层上方的第二金属布线层形成，其中，所述第一电容元件至所述第三电容元件包括所述第一金属布线层和所述第二金属布线层之间的布线电容。
13.根据权利要求9所述的移相器，
其中，所述第三电感器和所述第四电感器由第一金属布线层形成，并且所述第七电感器和所述第八电感器由所述第一金属布线层形成，
其中，使用所述第一金属布线层形成所述第一电容元件和所述第二电容元件。
移相器
[0001] 相关申请的交叉引用
技术领域
背景技术
[0004] 近年来，用于高频的移相器已经用于各种领域。例如，在毫米波雷达等中，已知相控阵列天线。
[0006] 在这方面，移相器的相移精度的提高是一个重要问题，并且必须以高精度执行阻抗匹配。
[0008] 另一方面，在使用混合耦合器的移相器的情况下，存在如下问题：存在根据耦合器之间的电容和负载阻抗而变化的可能性，并且因此难以确保鲁棒性。
[0009] 在这方面，专利文献1中公开的电路没有考虑电容的变化，并且存在通过上述方法不能充分地获得相位精度的问题。
[0010] 已经做出本公开以解决上述问题，并且提供了一种能够通过简单方法提高相位精度的移相器。
[0011] 根据本说明书的描述和附图，其他目的和新颖特征将变得显而易见。
[0012] 解决问题的手段
[0013] 根据本公开的一个方面的移相器包括：混合耦合器电路，包括第一电感器和第二电感器，用于对具有与高频信号的输入在相位上相差90度的相等幅度的信号进行分支，并且分别输出来自第一输出节点和第二输出节点的信号；第一放大器电路和第二放大器电路，用于放大来自混合耦合器电路的第一输出节点和第二输出节点的信号；第一阻抗匹配电路和第二阻抗匹配电路，设置在混合耦合器电路与第一放大器电路和第二放大器电路之间，用于阻抗匹配；合成器电路，用于合成第一放大器电路和第二放大器电路的输出。第一阻抗匹配电路包括耦合到第一输出节点的第一电阻元件、串联耦合在第一电阻元件和接地线之间的第一电容元件、与第一电阻元件并联耦合的第三电感器以及串联设置在第三电感器和接地线之间的第二电阻元件。第二阻抗匹配电路包括耦合到第二输出节点的第三电阻元件、串联耦合在第三电阻元件和接地线之间的第二电容元件、与第三电阻元件并联耦合的第四电感器以及串联设置在第四电感器和接地线之间的第四电阻元件。
[0014] 根据一个实施例，所公开的移相器可以以简单的方式提高相位精度。
附图说明
[0015] 图1是示出其中使用了根据第一实施例的移相器的雷达系统1的概要的图；
[0016] 图2是示出使用根据第一实施例的移相器12的方法的概念图；
[0017] 图3是根据第一实施例的移相器12的框图；
[0019] 图5是根据第一实施例的混合耦合器100的电路图；
[0020] 图6是根据第一实施例的第一匹配电路102的电路图；。
[0021] 图7是根据比较示例的匹配电路的电路图；
[0022] 图8是示出作为混合耦合器100的输出负载的待匹配阻抗和根据比较示例的匹配电路的阻抗的图；
[0023] 图9是示出作为混合耦合器100的输出负载的待匹配阻抗和根据第一实施例的匹配电路的阻抗的图；
[0024] 图10A、图10B是当根据第一实施例的匹配电路102、104用于混合耦合器100时的幅度差和相位差的模拟结果；
[0025] 图11A、图11B、图11C是示出根据第一实施例的混合耦合器100的布线结构的图；
[0026] 图12A、图12B是示出根据第一实施例的混合耦合器100的布线结构的其他图；
[0027] 图13A、图13B是示出根据第一实施例的匹配电路102的布线结构的图；
[0028] 图14是示出根据第二实施例的移相器12#的框图；
[0029] 图15是示出根据第二实施例的驱动器106#的电路配置的图；
[0030] 图16A、图16B是示出根据第二实施例的混合耦合器100#的布线结构的图；
[0031] 图17A、图17B是示出根据第二实施例的混合耦合器100#的布线结构的其他图；
[0032] 图18是示出根据第二实施例的混合耦合器100#与匹配电路102#、104#之间的连接的图；
[0033] 图19是示出根据第二实施例的第一匹配电路102#的电路图；
[0034] 图20A、图20B是示出根据第二实施例的第一匹配电路102#、104#的布线结构的图；
[0035] 图21是示出根据第三实施例的转换电路1000的配置的框图；
[0036] 图22是示出根据第三实施例的移相器612的电路框图。
具体实施方式
[0037] 在附图中，相同或相应的部件由相同的附图标记表示，并且将不重复其描述。
[0038] (第一实施例)图1是示出使用了根据第一实施例的移相器的雷达系统1的概要的图。
[0041] 信号处理电路20接收从高频块10输出的数字信号的输入，并执行预定的信号处理。例如，信号处理电路20根据接收的电磁波基于数字信号获取距离信息等。
[0043] PLL电路13产生并输出预定的高频信号。移相器12调整高频信号的相位。
[0044] 功率放大器11放大从移相器12输出的高频信号。尽管为了简单起见，这里将描述单个移相器，但是如图2所示，其中提供多个移相器12的配置也是可能的。
[0045] 放大信号经由发射天线2从功率放大器11输出到外部。接收天线4接收从物体反射的电磁波。
[0046] 低噪声放大器14放大信号，同时抑制经由接收天线4接收的信号的噪声分量。
[0047] 混频器(合成器电路)15输出通过对来自低噪声放大器14的输出信号和来自PLL电路13的信号进行混频而获得的所需信号。
[0048] AD转换电路18对从混合器15输出的信号执行模数转换处理，并将处理后的信号输出到信号处理电路20。
[0049] 图2是示出根据第一实施例的使用移相器12的方法的概念图。如图2所示，多个移相器12接收输入信号并调节各个信号的相位。这使得可以通过调节电磁波的波前角度来执行波束成形，从而使得可以扫描雷达。
[0050] 图3是示出根据第一实施例的移相器12的框图。参考图3，移相器12包括混合耦合器100、第一匹配电路(MC1)102和104以及第二匹配电路(MC2)112、驱动器106和108以及合成器电路110。
[0051] 混合耦合器100分支并输出具有与高频信号的输入相差90度的相等幅度的信号。
[0052] 第一匹配电路102和104以及第二匹配电路112是用于阻抗匹配的电路。
[0053] 驱动器106和108放大第一匹配电路102和104(MC1)的信号。
[0054] 合成器电路110将驱动器106和108的输出合成并且输出。第二匹配电路112(MC2)是用于将来自合成器电路110的输出的阻抗与下一级的输入相匹配的电路。
[0057] 多个开关电路SW分别并联耦合在节点Nd1与节点Nd2和Nd3之间。
[0058] 开关电路SW1包括N沟道MOS晶体管NT0、NT1。N沟道MOS晶体管NT0耦合在节点Nd1和节点Nd2之间，并且N沟道MOS晶体管SWT1的栅极接收控制信号SWT1。N沟道MOS晶体管NT1耦合在节点Nd1和节点Nd3之间，并且N沟道MOS晶体管的栅极接收控制信号SWB1。其他开关电路SW具有与开关电路SW1相同的配置，包括两个N沟道MOS晶体管，并且分别接收控制信号SWT和SWB的输入。
[0059] 相位控制单元101输出控制信号SWT和SWB，用于单独控制开关电路SW以控制输出信号Vout的相位。根据开关电路SW的接通/断开来调节流过驱动器106的输出电流，并且可以调节从节点Nd2输出的输出信号Vout的相位。驱动器108具有相同的配置。
[0060] 图5是示出根据第一实施例的混合耦合器100的电路的图。如图5所示，混合耦合器100包括电感器201和202。
[0061] 电感器201和电感器202彼此并联设置。输入信号VO输入到电感器201的一侧。电感器201的另一侧耦合到负载(Z)。输出信号VI从电感器201的另一侧输出到负载(Z)。
[0062] 电感器201利用互感耦合到电感器202。示出了耦合系数k。设置在电感器201和202之间的电容203是电感器201和202的布线之间的电容。电感器202的一侧耦合到另一负载(Z)。电感器202的另一侧接地。这里，电感器201和202的电感值被示出为L。布线之间的电容的值被示出为C。
[0063] 输出信号VQ从电感器202的一侧输出到负载(Z)。混合耦合器100针对输入信号VO输出输出信号VI和VQ。
[0064] 输出信号VI和VQ由以下等式(1)和(2)表示。
[0065] [等式1]
[0066]
[0067]
[0068] 输出信号VI和VQ具有90度的不同相移和相等幅度的条件由下面的等式(3)和(4)表示。
[0069] [等式2]
[0070] Re(VI)＝Im(VQ) (3)
[0071] Im(VI)＝-Re(VQ) (4)
[0073] 基于上述等式，输出阻抗需要满足以下等式(5)。混合耦合器100的布线之间的电感值和电容值必须满足以下等式(5)和(6)。
[0074] [等式3]
[0075]
[0076]
[0077] 图6是根据第一实施例的第一匹配电路102的电路图。如图6所示，电阻元件210和电容元件212串联耦合。电感器216与电阻器210并联耦合，并且电阻元件214与电感器216串联耦合。由于匹配电路104具有与匹配电路102相同的配置，因此将不重复其详细描述。电阻元件210和214的电阻值分别表示为R1和R2。电感器216的电感值被示出为L1。电容元件212的值被示出为C1。
[0078] 在高频电路中，阻抗匹配对于最小化功耗是必要的。由于混合耦合器100的后续级通常具有栅极输入电路，即电容性阻抗，因此使用电感元件实现阻抗匹配。
[0079] 匹配电路102的阻抗Zin由以下等式(7)表示。
[0080] [公式4]
[0081]
[0082] 图7是根据比较示例的匹配电路的电路图。如图7所示，未提供电容器C1。
[0083] 匹配电路的阻抗Zin由下面的等式(8)表示。
[0084] [等式5]
[0085]
[0086] 另一方面，由于工艺变化，有可能发生布线之间的电容的变化。也就是说，等式(5)中所示的电容值C(其是布线之间的电容)可能改变。
[0087] 因此，对于阻抗匹配，必须补偿作为布线之间的电容的电容值C的变化，但是从上面的等式(8)可以看出，布线之间的电容的变化不能利用根据比较示例的匹配电路的阻抗Zin来补偿。
[0088] 图8是示出与混合耦合器100的输出负载匹配的阻抗和根据比较示例的匹配电路的阻抗的图。
[0089] 如图8所示，在根据比较示例的匹配电路中没有提供电容元件。相对于电容值C的变化(布线之间的电容)匹配的阻抗波动，但匹配电路的阻抗不能跟随它并且大大偏离。
[0090] 图9是示出作为混合耦合器100的输出负载的待匹配阻抗和根据第一实施例的匹配电路的阻抗的图。
[0091] 如图9所示，在根据第一实施例的匹配电路中提供电容器212。关于电容值C(作为布线之间的电容)的变化匹配的阻抗波动，但是通过电容值C1可以使根据第一实施例的匹配电路的阻抗跟随它。
[0092] 图10A至图10B是在根据第一实施例的匹配电路102和104用于混合耦合器100的情况下的幅度差和相位差的模拟结果。
[0093] 如图10A至图10B所示，示出了混合耦合器100的输出信号VI和VQ相对于布线之间的电容变化的差异。
[0094] 与根据比较示例的匹配电路相比，即使对于布线之间的电容变化±10％，幅度差和相位差都是稳定的。
[0095] 因此，根据第一实施例的匹配电路可以补偿布线之间的电容变化。
[0096] 因此，可以抑制工艺变化，并且可以高精度地执行移相器的相位控制。结果，可以改善雷达系统1的波束成形的方向性，并且可以高精度地执行雷达的扫描。也就是说，根据第一实施例的移相器可以通过简单的方法提高相位精度。
[0097] 另外，由于仅通过无源元件可以消除工艺变化，因此可以抑制功耗的增加。
[0098] 图11A至图11C是示出根据第一实施例的混合耦合器100的布线结构的图。
[0099] 参考图11A至图11C，图11A示出了混合耦合器100的电路图。包括由虚线包围的区域的组件。
[0100] 图11B示出了从上方观察具有垂直结构的混合耦合器100的情况。
[0101] 图11C是分别示出具有垂直结构的混合耦合器100的上层和下层的图。
[0102] 参考图11C，布线300螺旋形成以形成电感器201。端子的一侧耦合到输入信号VO的输入端子。另一侧通过过孔V1耦合到下层中的布线312。布线312经由过孔V5耦合到进一步设置在下层中的布线316。布线316通过过孔V4耦合到布线314。布线314通过过孔V2耦合到布线304。布线304耦合到用于输出输出信号VI的输出端子。
[0103] 提供布线310以在下层中形成电感器202以与布线300重叠。电感器201和电感器202通过互感耦合。
[0104] 布线310的螺旋中心部分的一端侧通过过孔V6耦合到与接地线(未示出)耦合的布线。
[0105] 布线310的螺旋外部的另一端侧通过过孔V3耦合到上层中的布线302。布线302耦合到用于输出输出信号VQ的输出端子。
[0106] 图12A至图12B是示出根据第一实施例的混合耦合器100的布线结构的另一图。
[0107] 参考图12A至图12B，图12A示出了混合耦合器100的电路图。包括由虚线包围的区域的组件。
[0108] 图12B示出了从上方观察具有横向结构的混合耦合器100的情况。
[0109] 参考图12B，布线320以环形设置以形成电感器201。端子的一侧耦合到输入信号VO的输入端子。另一侧通过过孔V16耦合到下布线344。布线344通过过孔V17耦合到上层中的布线322。布线322耦合到用于输出输出信号VI的输出端子。
[0110] 布线330以环形设置，以形成与布线320相邻的电感器202。电感器201和电感器202通过互感耦合。
[0111] 布线330的一端侧通过过孔V14耦合到布线342，并且布线342耦合到接地线(未示出)。
[0112] 布线330通过过孔V10和V12耦合到布线340，以跨越布线320。导线330的另一端耦合到用于输出输出信号VQ的输出端子。
[0113] 图13A至图13B是示出根据第一实施例的匹配电路102的布线结构的图。参考图13A至图13B，图13A示出了匹配电路102的电路图。如图13A所示，匹配电路102包括电阻元件R1和R2、电容元件C1和电感器L1。
[0114] 图13B示出了从上方观看匹配电路102的情况。参考图13B，布线400以环形设置以形成电感器L1。一侧经由过孔V22耦合到设置在下层中的电阻元件214。电阻元件214经由过孔V23耦合到接地线。
[0115] 布线400耦合到布线460。布线460耦合到作为负载的驱动器106的输入端子。
[0116] 布线460通过过孔V21耦合到下层中的布线410，以跨越布线400。布线410通过过孔V20耦合到布线420。布线420经由过孔V24耦合到电阻元件210。电阻元件210经由过孔V25耦合到布线440。布线440与设置在下层中的布线450一起形成电容元件C1。电容元件C1包括布线之间的电容。
[0117] 关于第一实施例中的混合耦合器100在图10中描述的布线300和布线440可以使用同一金属布线层形成。
[0118] 使用同一金属布线层形成布线310和布线450。通过使用同一层的金属布线层，混合耦合器100的布线之间的电容的变化和匹配电路102的布线之间的电容的变化可以彼此相关，因此鲁棒性可以得到改善。也就是说，可以相对于电容值C(作为布线之间的电容)的变化来补偿混合耦合器100的性能。
[0119] (第二实施例)尽管在上面的第一实施例中已经描述了单端型混合耦合器，但是可以配置差分型混合耦合器。
[0120] 图14是根据第二实施例的移相器12#的框图。参考图14，移相器12#与移相器12的不同之处在于：混合耦合器100由混合耦合器100#代替，第一匹配电路102和104(MC1)由第一匹配电路102#和104#(MC1)代替，并且驱动器106和108由驱动器106#和108#代替。由于其他配置与参考图3描述的配置相同，将不再重复其详细描述。
[0121] 混合耦合器100#分支并输出具有与高频信号的输入和反相信号的输入相差90度的相等幅度的信号。具体地，根据输入信号VO输出具有彼此相差90度的相位的输出信号VI和VQ。根据输入信号/VO输出具有彼此相差90度的相位的输出信号/VI和/VQ。
[0122] 输入信号VO和输入信号/VO的相位相差180度。因此，输出信号VI和输出信号/VI的相位相差180度。
[0123] 输出信号VQ和输出信号/VQ的相位相差180度。匹配电路102#、104#和112是用于阻抗匹配的电路。
[0124] 驱动器106#和108#放大匹配电路102#和104#的信号。合成器电路110合成并输出驱动器106#和108#的输出。
[0125] 匹配电路112是用于将来自合成器电路110的输出的阻抗与下一级的输入相匹配的电路。
[0126] 图15是示出根据第二实施例的驱动器106#的电路配置的图。如图15所示，驱动器106#包括接收来自第一匹配电路102#的输入的栅极晶体管GT0、GT1以及彼此并联耦合的多个开关电路SW#1、SW#2......。
[0127] 栅极晶体管GT0设置在节点Nd4和节点Nd5之间，并且其栅极从第一匹配电路102#接收输入Vinp。在该实施例中，输入Vinp是来自混合耦合器100#的输出信号VI的输入。
[0128] 栅极晶体管GT1与栅极晶体管GT0并联耦合，并且设置在节点Nd4和节点Nd5之间，并且其栅极从第一匹配电路102#接收输入Vinn。恒流源CV设置在接地电压VSS和节点Nd4之间。在本实施例中，输入Vinn是来自混合耦合器100#的输出信号/VI的输入。
[0129] 多个开关电路SW#分别并联耦合在节点Nd5和节点Nd6之间以及节点Nd7和节点Nd8之间。
[0130] 开关电路SW#1包括N沟道MOS晶体管NT#0至NT#3。N沟道MOS晶体管NT#0耦合在节点Nd5和节点Nd6之间，并且其栅极接收控制信号SWT1作为输入。N沟道MOS晶体管NT#1耦合在节点Nd5和节点Nd8之间，并且其栅极接收控制信号SWB1作为输入。N沟道MOS晶体管NT#2耦合在节点Nd7和节点Nd6之间，并且其栅极接收控制信号SWB1作为输入。N沟道MOS晶体管NT#3耦合在节点Nd7和节点Nd8之间，并且其栅极接收控制信号SWT1作为输入。
[0131] 其他开关电路SW#具有与开关电路SW#1相同的配置，包括四个N沟道MOS晶体管，并且分别接收控制信号SWT和SWB作为输入。
[0132] 相位控制单元101输出控制信号SWT和SWB，用于单独控制开关电路SW#来控制输出信号Voutp、Voutn的相位。根据开关电路SW#的接通/断开来调节流过驱动器106#的输出电流，并且可以调节从节点Nd6、Nd8输出的输出信号Voutp、Voutn的相位。
[0133] 图16A至图16B是示出根据第二实施例的混合耦合器100#的布线结构的图。
[0134] 参考图16A至图16B，图16A示出了混合耦合器100#的电路图。包括由虚线包围的区域的组件。
[0135] 混合耦合器100#包括电感器201、201#、202和202#。
[0136] 电感器201和电感器202彼此并联设置。输入信号VO输入到电感器201的一侧。电感器201的另一侧耦合到负载(Z)。输出信号VI从电感器201的另一侧输出到负载(Z)。
[0137] 电感器201利用互感耦合到电感器202。示出了耦合系数k。设置在电感器201和202之间的电容202是电感器201和202的布线之间的电容。电感器202的一侧耦合到负载(Z)。电感器202的另一侧接地。这里，电感器201和202的电感值被示出为L。布线之间的电容值被示出为C。
[0138] 输出信号VQ从电感器202的一侧输出到负载(Z)。混合耦合器100针对输入信号VO输出输出信号VI和VQ。
[0139] 电感器201#和电感器202#彼此并联设置。输入信号/VO输入到电感器201#的一端。电感器201#的另一侧耦合到负载(Z)。输出信号/VI从电感器201#的另一侧输出到负载(Z)。
[0140] 电感器201#利用互感耦合到电感器202#。示出了耦合系数k。在电感器201#和202#之间提供的电容202#是电感器201#和202#的布线之间的电容。电感器202#的一侧耦合到负载(Z)。电感器202#的另一侧接地。这里，电感器201#和202#的电感值被示出为L。布线之间的电容值被示出为C。
[0141] 输出信号/VQ从电感器202#的一侧输出到负载(Z)。混合耦合器100#针对输入信号/VO输出输出信号/VI和/VQ。
[0142] 图16B示出了从上方观察具有垂直结构的混合耦合器100#的图。
[0143] 参考图16B，混合耦合器100#被配置有相对于中心线LN的线对称折叠结构。混合耦合器100#的上部布线结构对应于用于针对输入信号VO输出输出信号VI和VQ的电路结构。混合耦合器100#的下部互连对应于用于针对输入信号/VO输出输出信号/VI和/VQ的电路配置。
[0144] 由于每个布线结构基本上与参照图11B描述的混合耦合器100的布线结构相同，将不再重复其详细描述。
[0145] 另外，提供下层中的布线350和布线360以围绕电感器201、201#、202和202#。布线350和360耦合到接地线并执行屏蔽功能。
[0146] 图17A至图17B是示出根据第二实施例的混合耦合器100#的布线结构的另一图。
[0147] 参考图17A至图17B，图17A示出了混合耦合器100#的电路图。包括由虚线包围的区域的组件。
[0148] 混合耦合器100#包括电感器201、201#、202和202#。由于电路图与参考图16描述的电路图相同，将不再重复其详细描述。
[0149] 图17B示出了从上方观察具有横向结构的混合耦合器100#的情况。
[0150] 参考图17B，混合耦合器100#被配置有相对于中心线LN的线对称折叠结构。混合耦合器100#的上部布线结构对应于用于针对输入信号VO输出输出信号VI和VQ的电路结构。混合耦合器100#的下部互连对应于用于针对输入信号/VO输出输出信号/VI和/VQ的电路配置。
[0151] 由于每个布线结构基本上与参照图12B描述的混合耦合器100的布线结构相同，将不再重复其详细描述。
[0152] 图18是示出根据第二实施例的混合耦合器100#与匹配电路102#和104#之间的连接的图。
[0153] 参考图18，示出了与混合耦合器100#的布线关系。由于差分配置，差分信号的布线和第一匹配电路102#和104#彼此耦合。
[0154] 更具体地，第一匹配电路102#(MC1)耦合到I侧输出信号VI和/VI。第一匹配电路104#(MC1)耦合到Q侧输出信号VQ和/VQ。
[0155] 图19是根据第二实施例的第一匹配电路102#的电路图。参考图19，第一匹配电路102#与第一匹配电路102的不同之处在于还增加了电阻元件218和电感220。由于其他配置相同，因此不再重复其详细描述。
[0156] 电阻元件210、电容元件212和电阻元件218串联耦合在具有差分配置的信号线之间。另外，电感216在具有差分配置的信号线之间与电阻元件210并联耦合，并且电阻元件214和电感220与电感216串联耦合。由于匹配电路104#具有与匹配电路102#相同的配置，因此将不重复其详细描述。电阻元件210、218和214的电阻值分别被示出为R1、R1和R2。电感
216和220的电感值被示出为L1。电容元件212的电容值被示出为C1。
216和220的电感值被示出为L1。电容元件212的电容值被示出为C1。
[0157] 图20A至图20B是示出根据第二实施例的第一匹配电路102#和104#的布线结构的图。
[0158] 图20A示出了第一匹配电路102#的电路图。如图20A所示，第一匹配电路102#包括两个电阻元件R1、R2、电容元件C1和两个电感器L1。
[0159] 图20B示出了从上方观察第一匹配电路102#的情况。参考图20B，输出信号VI从布线500的一端输入。
[0160] 从布线516的一端输入输出信号/VI。布线500通过过孔V30耦合到设置在下层中的电阻器元件210。电阻元件210通过过孔V31耦合到布线512。布线514设置在布线512下方，并且电容元件C1由布线512和布线514形成。
[0161] 电容元件C1包括布线之间的电容。布线514经由过孔V32耦合到电阻元件218。电阻元件218通过过孔V33耦合到布线516。
[0162] 布线500通过过孔V44耦合到下层中的布线542。布线542通过过孔V43耦合到布线540。布线540通过过孔V42耦合到下层中的布线539。布线539通过过孔V41被耦合到上层中的布线538。上层中的布线538耦合到作为负载的驱动器106#的一侧上的输入端子。
[0163] 布线516通过过孔V34耦合到下层中的布线518。布线518通过过孔V35耦合到上层中的布线520。布线520耦合到作为负载的驱动器106#的另一侧上的输入端子。
[0164] 布线538以环形设置以耦合到另一布线以形成电感器L1。布线538通过过孔V37耦合到下层中的布线536。布线536通过过孔V36耦合到上层中的布线534。布线534通过过孔V35耦合到下层中的布线532。布线532通过过孔V40耦合到上层中的布线530。布线530、532、534和538以环形设置。布线530通过过孔V39耦合到电阻元件214。电阻元件214通过过孔V38耦合到上层中的布线524。布线524通过过孔V37耦合到布线522。布线522通过过孔V36耦合到布线520。
[0165] 布线524、522和520以环形设置。在该示例中，已经描述了第一匹配电路102#的配置，但是这同样适用于第一匹配电路104#。
[0166] 在Q侧还提供相同的第一匹配电路104#。由于电感器之间的相互干扰很大，因此可以设计电感器，使得I侧和Q侧的匹配电感器的干扰被差分地抵消。
[0167] 关于第二实施例中的混合耦合器100#参考图15描述的布线和第一匹配电路102#的布线使用同一金属布线层形成。
[0168] 通过使用同一层的金属布线层，可以使混合耦合器100#的布线之间的电容变化与第一匹配电路102#的布线之间的电容变化相关联，从而有可能提高鲁邦性。也就是说，可以相对于电容值C(布线之间的电容)的变化来补偿混合耦合器100#的性能。
[0169] (第三实施例)在上述第一实施例和第二实施例中，已经描述了雷达系统1中的移相器12作为示例，但是移相器12不仅用于雷达系统1，而是也可以应用到其他系统。
[0170] 例如，本发明可以应用于在计算机等的总线中将串行信号转换为并行信号的电路(串行器/解串行器)。
[0171] 图21是示出根据第三实施例的转换电路1000的配置的框图。参考图21，转换电路1000包括放大器602、数据采样单元604、相位比较单元600、相位控制单元608、PLL电路610和移相器612。
[0172] 转换电路1000是串并转换电路，其接收串行数据并输出并行数据和同步时钟。
[0173] 放大器602放大串行数据的信号并将放大的信号输出到数据采样单元604。
[0174] 数据采样单元604基于预定时钟信号获取作为采样数据的串行数据，并将并行数据和同步时钟信号输出到外部。
[0175] PLL电路610产生预定时钟信号并将其输出到移相器612。相位比较单元600比较预定时钟信号是否在适当的相位定时对串行数据进行采样。
[0176] 相位比较单元600将比较结果输出到相位控制单元608。相位控制单元608基于来自相位比较单元600的比较结果指示移相器612调节预定时钟信号的相位。
[0177] 移相器612根据来自相位控制单元608的指令调节预定时钟信号的相位，并将调节后的时钟信号输出到数据采样单元604。
[0178] 图22是根据第三实施例的移相器612的电路框图。参考图22，移相器612也可以通过与参考图3的移相器12描述的配置相同的配置进行相位调节。与图3的配置相比，为驱动器106和108中的每一个、而不是合成器电路110，提供第二匹配电路。
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
移相器热门专利
QQ群二维码
意见反馈
意见反馈