一种执行模数转换的方法
阅读：1030发布：2020-05-18
专利汇可以提供一种执行模数转换的方法专利检索，专利查询，专利分析的服务。并且本公开涉及一种执行 模数转换 的方法。一种使用逐次逼近(SAR) 模数转换器 (ADC)执行模数转换的方法。基于先前数字输出的第一M位将先前数字输出与范围进行比较。如果先前数字输出在该范围内，在开始位试验之前，使用先前数字输出的第一M位预加载SAR ADC的 数模转换 器(DAC)。如果先前数字输出在该范围外，在执行位试验之前，将偏移施加到先前数字输出的第一M位并且基于M位和偏移预加载DAC。该方法降低下一个输入超出预加载限定的另一范围的可能性。，下面是一种执行模数转换的方法专利的具体信息内容。
1.一种使用逐次逼近寄存器(SAR)模数转换器(ADC)来执行模数转换的方法，包括：
使用SAR ADC的数模转换器(DAC)电路来执行位试验，以将模拟输入信号的第一样本转换为N位数字输出；
在对所述模拟输入信号的第二样本执行位试验之前，将所述N位数字输出与第一范围进行比较，所述第一范围基于所述N位数字输出；
当所述N位数字输出在所述第一范围内时，将所述N位数字输出的M位从所述第一样本预加载到DAC电路上；
当所述N位数字输出在所述第一范围之外时，从所述第一样本预加载所述N位数字输出的M位加上偏移到DAC电路上；和
在第二样本上执行位试验以确定剩余位数。
2.根据权利要求1所述的方法，其中所述N位数字输出限定第二范围，并且所述N位数字输出在所述第二范围内以及所述第一范围是所述第二范围的子范围。
3.根据权利要求2所述的方法，其中所述第二范围的宽度与所述N位数字输出的第M位相同。
4.根据权利要求3所述的方法，其中所述第二范围的下限是最高有效位(MSB)相对于所述N位数字输出的第M位的值，并且上限是所述下限的值加上第M位的值。
5.根据权利要求4所述的方法，其中所述第一范围的宽度与所述N位数字输出的第M+1位相同。
6.根据权利要求1所述的方法，其中所述偏移是所述第M位的一半。
7.根据权利要求6所述的方法，其中如果所述N位数字输出大于所述第一范围的上限，则将半位添加到所述第M位，并且如果所述N位数字输出低于下限，则从所述第M位减去半位。
8.根据权利要求7所述的方法，其中DAC包括每位至少一个电容器，并且对于MSB至第M位，DAC包括一对电容器，每个电容器具有单个电容器的值的一半。
9.根据权利要求8所述的方法，其中通过使用一对电容器中的一个来为第M位添加半位。
10.逐次逼近寄存器(SAR)模数转换器(ADC)，被配置为执行位试验以将模拟输入信号的第一样本转换为N位数字输出，该SAR ADC包括：
数模转换器(DAC)电路；和
控制电路，被配置为：
在对所述模拟输入信号的第二样本执行位置验证之前，将所述N位数字输出与第一范围进行比较，所述第一范围基于所述N位数字输出；
当所述N位数字输出在所述第一范围内时，指示DAC从所述第一样本将所述N位数字输出的M位预加载到DAC电路上；
当所述N位数字输出在所述第一范围之外时，指示DAC从所述第一样本预加载所述N位数字输出的M位加上偏移到DAC电路上；和
指示DAC在第二样本上执行位试验以确定剩余位数。
11.根据权利要求10所述的SAR ADC，其中所述DAC包括：
二进制加权电容器阵列，其中所述二进制加权电容器的一个或多个对应于DAC的每个位。
12.根据权利要求11所述的SAR ADC，其中DAC的一个或多个位在所述阵列中具有相应的一对二进制加权电容器，并且该对电容器中的每一个被配置为产生等于半位的模拟输出。
13.根据权利要求12所述的SAR ADC，其中所述阵列中的每对二进制加权电容器还被配置为产生等效于DAC的相应位的模拟输出。
14.根据权利要求12所述的SAR ADC，其中通过对一个电容器充电来实现半位值，并且通过对两个电容器充电来实现全位值。
15.根据权利要求10所述的SAR ADC，其中所述偏移是所述第M位的一半。
16.根据权利要求10所述的SAR ADC，其中所述第M位从最高有效位(MSB)开始计算。
17.一种预加载数模转换器(DAC)的方法，该数模转换器被布置为在模数转换器(ADC)中执行位试验，包括：
确定由ADC的前N位数字输出的先前M位限定的子范围，所述子范围具有中心部分和边缘部分；
确定所述子范围内先前数字输出的位置；
当所述先前数字输出在所述子范围的中心部分内时，将M位预加载到DAC上；
当所述先前数字输出在所述边缘部分内时，将M位加上偏移预加载到DAC上。
18.根据权利要求17所述的方法，其中所述偏移是半位。
19.根据权利要求17所述的方法，其中所述中心部分是范围的中间两个四等分、和所述边缘部分与所述子范围的外部两个四等分。
20.根据权利要求17所述的方法，其中当所述先前数字输出位于上边缘部分时，正偏移被添加到所述预加载，并且当所述先前数字输出位于下边缘部分时，负偏移被添加到所述预加载。
一种执行模数转换的方法
[0001] 要求优先权
[0002] 本专利申请要求2018年3月26日提交的美国临时专利申请62,648,225和2017年9月11日提交的美国申请序列号15/700,957的优先权，这些申请和出版物通过引用整体并入本文。
技术领域
[0003] 本公开涉及一种执行模数转换的方法。
背景技术
[0004] 模数转换器(ADC)将模拟输入信号转换为数字代码。一种类型的ADC是逐次逼近寄存器(SAR)ADC。SAR ADC基本上通过连续地将不同的数字代码与输入信号进行比较来猜测数字输出代码。为此，使用数模转换器(DAC)。DAC设置为特定值，DAC的模拟输出与模拟输入信号进行比较。例如，在4位DAC中，DAC可以设置为1,0,0,0，它在DAC范围的中点产生模拟信号。如果模拟输入信号高于此值，则SAR保持“1”，并移至下一位。如果模拟输入信号低于此值，则将该位设置为“0”。假设模拟输入高于数字信号，SAR将DAC设置为1,1,0,0，并执行相同的比较。这些比较中的每一个称为位试验，并且该过程继续直到SAR建立在数字代码上，该数字代码是模拟输入的近似值。
[0005] 当输入信号缓慢移动时，最高有效位(MSB)可能不会在转换之间发生变化。因此，为了加速过程并降低功率，可以预加载MSB。因此，不是对所有位执行位测试，而是仅针对后面的位执行位置验证。然而，当输入信号朝向位边界移动时，它变得越来越可能比下一个数字输出信号不共享MSB。因此，如果基于先前数字输出预加载MSB，则可能发生错误。发明内容
[0006] 一种使用逐次逼近寄存器(SAR)模数转换器(ADC)来执行模数转换的方法。基于先前数字输出的第一M位将先前数字输出与范围进行比较。如果先前数字输出在该范围内，在开始位试验之前，使用先前数字输出的第一M位预加载SAR ADC的数模转换器(DAC)。如果先前数字输出在该范围外，在执行位试验之前，将偏移施加到先前数字输出的第一M位并且基于M位和偏移预加载DAC。该方法降低下一个输入超出预加载限定的另一范围的可能性。
[0007] 在第一方面，本公开提供一种使用逐次逼近寄存器(SAR)模数转换器(ADC)来执行模数转换的方法，包括：使用SAR ADC的数模转换器(DAC)电路来执行位试验，以将模拟输入信号的第一样本转换为N位数字输出；在对所述模拟输入信号的第二样本执行位试验之前，将所述N位数字输出与第一范围进行比较，所述第一范围基于所述N位数字输出；当所述N位数字输出在所述第一范围内时，将所述N位数字输出的M位从所述第一样本预加载到DAC电路上；当所述N位数字输出在所述第一范围之外时，从所述第一样本预加载所述N位数字输出的M位加上偏移到DAC电路上；和在第二样本上执行位试验以确定剩余位数。
[0008] 在第二方面，本公开提供逐次逼近寄存器(SAR)模数转换器(ADC)，被配置为执行位试验以将模拟输入信号的第一样本转换为N位数字输出，该SAR ADC包括：数模转换器(DAC)电路；和控制电路，被配置为：在对所述模拟输入信号的第二样本执行位置验证之前，将所述N位数字输出与第一范围进行比较，所述第一范围基于所述N位数字输出；当所述N位数字输出在所述第一范围内时，指示DAC从所述第一样本将所述N位数字输出的M位预加载到DAC电路上；当所述N位数字输出在所述第一范围之外时，指示DAC从所述第一样本预加载所述N位数字输出的M位加上偏移到DAC电路上；和指示DAC在第二样本上执行位试验以确定剩余位数。
[0009] 在第三方面，本公开提供一种预加载数模转换器(DAC)的方法，该数模转换器被布置为在模数转换器(ADC)中执行位试验，包括：确定由ADC的前N位数字输出的先前M位限定的子范围，所述子范围具有中心部分和边缘部分；确定所述子范围内先前数字输出的位置；当所述先前数字输出在所述子范围的中心部分内时，将M位预加载到DAC上；当所述先前数字输出在所述边缘部分内时，将M位加上偏移预加载到DAC上。
[0011] 现在将仅通过示例并参考附图来描述本公开，其中：
[0012] 图1是根据本发明实施例的SAR ADC的示意电路图；
[0013] 图2显示了通过预加载M位定义的范围；
[0014] 图3显示了范围可以划分为四分之一的方式；
[0015] 图4示出了根据本公开的实施例如何将偏移添加到预加载；
[0016] 图5是根据本发明实施例的二进制加权电容DAC的示意电路图；
[0017] 图6是表示图1的SAR ADC的操作的流程图；
[0018] 图7是表示图1的SAR ADC的进一步操作的流程图；
[0019] 图8是根据本发明另一实施例的二进制加权电容DAC的示意电路图。
[0020] 图9是示出各种SAR ADC的平均位试验数与平均代码电荷的图表。
具体实施方式
[0021] 本公开提供了一种模数转换的方法，其中可以修改预加载的位以考虑先前数字输出接近位边界。它通过确定先前数字输出与位边界的接近程度来实现。如果它离边界足够远，则不修改预加载，并且预加载第一个或多个位，使得它们与先前数字输出的第一个位相同。如果先前数字输出接近边界，则将偏移添加到第一个或多个位，以便将先前数字输出置于由预加载定义的范围的中间。
[0022] 例如，如果先前数字输出接近顶部边界，则将半位添加到预加载。如果先前数字输出接近边界的底部，则从预加载中减去半位。可以通过在DAC中使用分离电容器来实现半位，从而可以将每个位设置为其值的一半。
[0023] 图1是根据本公开的实施例的逐次逼近寄存器(SAR)模数转换器(ADC)100的示意电路图。SAR ADC 100包括数模转换器(DAC)101和SAR逻辑102。DAC 101是二进制加权的电容DAC。这样，DAC 101对模拟输入信号VIN执行采样和保持操作。此外，DAC 101包括比较器，用于将位试验期间模拟输入信号VIN的样本与DAC产生的模拟信号进行比较。除了接收VIN作为DAC 101的输入之外，DAC还从SAR逻辑102接收控制信号103。控制信号103用于控制DAC 101内的开关以基于由SAR逻辑102生成的数字代码生成不同的电压电平。DAC 101的比较器产生输出104，SAR逻辑使用该输出确定数字输出信号DOUT，该数字输出信号DOUT是模拟输入信号VIN的近似值。下面提供DAC 101的结构和操作的进一步细节。
[0024] SAR ADC通过使用DAC 101执行位试验来操作，以确定作为模拟输入信号VIN的近似的数字输出信号DOUT。DAC 101包括多个二进制加权电容器，每个电容器代表一位(尽管一些位可以包括两个电容器，如下面将更详细描述的)。SAR逻辑102使用多个开关控制每个电容器，以产生等于由电容器表示的位的电压。比较器将这些电压与模拟输入信号VIN进行比较，以确定该位是应该设置为“1”还是“0”。SAR逻辑102通过从最高有效位(MSB)开始并且通过电容器移动到最低有效位(LSB)来实现这一点。该过程继续进行直到所有位试验完成，并且SAR逻辑102已确定数字输出信号DOUT。
[0025] SAR ADC 100还能够预加载DAC 101的一些位，以便降低SAR ADC100的功耗。例如，基于模拟输入信号VIN的先前样本的N位数字输出信号DOUT，DAC可以在对剩余位执行位试验之前预加载前M位。在此示例中，第一位是MSB，最后一位是LSB。因此，第M位是MSB加M位。从MSB到第M位的所有位都被预加载。当输入信号缓慢移动时，下一个数字输出可能与先前数字输出信号共享一定数量的位。假设前M个位在前一个和下一个数字输出之间是共同的，则不需要对前M个位执行位试验。因此，预加载这些位可以节省电力。
[0026] 为了确定预加载的位的值，SAR ADC 100包括预加载控制电路105。预加载控制电路105包括存储器106和偏移控制107。存储器106从先前转换的SAR逻辑102接收N位数字输出DOUT。存储器106通过连接108向前一个N位数字输出信号提供偏移控制107。偏移控制107确定预加载多少位，以及这些位的值应该是多少。一旦做出该确定，偏移控制107就通过连接109指示SAR逻辑102将必要的位预加载到DAC 101中。在该示例中，对于每次转换，预加载的位的数量是固定的。
[0027] 如下面将更详细描述的，一旦M位被预加载，模拟输入信号VIN的下一个样本必须具有数字值，其中前M个位与预加载的位相同。如果不是，则电路将产生错误信号，或者必须清除预加载的位，并对所有位进行位试验。虽然下一个数字输出很可能与预加载共享M位，但可能存在不会的情况。一个例子如图2所示。预加载的位基本上定义了下一个信号必须落在的范围内。在此示例中，使用6位DAC。先前的信号是101110(46)并且M＝2。因此，预加载的位将是1、0。下一个数字输出的可能范围是100000(32)到110000(48)。在这种情况下，101110(46)的先前数字输出非常接近范围的边缘。因此，模拟输入信号的下一个样本很容易超出此范围。在此示例中，下一个信号的数字等效值是110001(49)。在这种情况下，SAR ADC 100必须丢弃预加载的位并对所有位执行位试验，否则它将产生错误的输出。本质上，任何给定的二进制数可以落在具有由前M位定义的范围的任何地方。这意味着使用先前数字输出的前M位作为范围的基础，下一个输出必须落在该范围内，当先前数字输出朝向该范围的边缘时，容易出错。
[0028] 偏移控制107确定先前数字输出落在该输出的前M位定义的范围内的位置。如果先前输出落在该范围的中间部分内，则偏移控制107指示SAR逻辑102将先前数字输出的第一M位预加载到DAC 101中。然而，如果先前的数字信号朝向该范围的结束，则偏移控制107将偏移添加到预加载，以便向上或向下移动范围。通过这样做，可以移动范围，使得先前数字输出朝向范围的中间。这增加了下一个样本朝向范围的中间部分的可能性，并减少了出错的可能性。例如，偏移控制107可以确定先前的数字信号是在范围的中间区域内，还是在范围的外部区域内。如图3所示。
[0029] 图4示出了基于图3中所示的先前数字输出由偏移控制107施加的偏移的示例。在该示例中，为了确定先前数字输出是否在中间区域内，偏移控制107必须确定由中间部分定义的子范围的上限和下限。偏移控制107通过将第M位的四分之一加到M位来确定子范围的下限，并且上限将第M位的四分之三加到M位。对于M为2的6位数字信号，第M位相当于16。因此，将4位(000100)添加到M位以获得下限，并将12位(001100)添加到M位以获得上限。在上面给出的例子中，M位为1、0，因此下限为100100，上限为101100。先前数字输出为101110，位于此范围之外的上四分之一。这样，偏移控制107将偏移添加到预加载。在这个例子中，偏移量是第M位的一半；即0、1/2。因此，预加载变为1、1/2，然后范围变为101000(40)到111000(56)，如图4所示。因此，先前数字输出现在朝向范围的中间，并且在上面给出的例子中，下一个模拟输入信号也在该范围内。
[0030] 通过使用分离电容器布置提供半位。DAC 101的一些位由两个电容器表示，每个电容器具有单个等效电容器的值的一半。例如，在6位DAC中，表示16的第二位可以包括两个等效于第三位的电容，表示8。因此，通过使用两个电容，DAC输出等于16，而如果使用一个，输出相当于8。将参考图5更详细地描述该布置。
[0031] 图5是示出DAC 101的内部组件的示意图。如上所述，DAC 101是二进制加权的电容DAC。因此，它包括表示数字输入代码的不同位的多个电容器。在图5所示的示例中，DAC是一个6位DAC。DAC的每个位包括二进制加权电容器或一对分离电容器，每个电容器能够保持相当于相应位的电荷。位1是最高有效位(MSB)，表示二进制当量为32。在该示例中，位1由一对分离电容器110A和110B表示，每个分离电容器具有等于十六的值。位2表示16的二进制等效值，并包括一对分离电容器111A和111B。每个电容器的值都相当于8。位3表示8的数字等效物并且具有单个电容器112。位4具有表示数字4的单个电容器113。位5具有表示数字2的一个电容器114。位6是具有表示数字1的单个电容器115的最低有效位(LSB)。位7是虚位，其值等于115。
[0032] 位1的电容是C，因此每个电容器110A和110B的电容是C/2。其余位的电容如下：
[0033] 位2＝C/2
[0034] 位3＝C/4
[0035] 位4＝C/8
[0036] 位5＝C/16
[0037] 位6＝C/32
[0038] 位7＝C/32
[0039] 因此，剩余电容的值如下：
[0040] 111A＝C/4
[0041] 111B＝C/4
[0042] 112＝C/4
[0043] 113＝C/8
[0044] 114＝C/16
[0045] 115＝C/32
[0046] 116＝C/32
[0047] 阵列的总电容CTOTAL为2C。虚位(位7)用于确保总数为2C。每个电容器的上极板连接到公共节点117，公共节点117连接到比较器118的负输入端。公共节点117也通过开关119连接到地。每个电容器的底板是连接到相应的开关120A到120I。每个开关是三路开关，可以连接到模拟输入信号VIN、参考电压VREF和地。模拟输入信号VIN通过另一个开关121连接到开关。开关由来自SAR逻辑102的控制信号103控制。
[0048] 现在将参考图6描述SAR ADC 100的操作。在该示例中，M＝2并且因此，SAR ADC 100被配置为预加载位1和2。模拟输入信号VIN的第一样本在不预加载DAC 101的电容器的情况下被转换为数字输出信号(S600)。基于模拟输入信号的第一样本确定数字输出信号的过程在图7中示出。为了获取输入信号，开关119闭合以将公共端子117连接到地。开关121闭合，并且每个开关120A至120I连接到模拟输入信号VIN(S700)。在获取之后，打开开关121和
119，并且在电容器阵列上存储等效于VIN的电荷(S701)。
119，并且在电容器阵列上存储等效于VIN的电荷(S701)。
[0049] 然后，开关120A至120I接地，使公共端子117下降至-VIN。然后，位试验以最高有效位(MSB)开始(S702)。为此，电容器110A和110B连接到VREF，从而将相当于1/2×VREF的电压加到-VIN(S703)。因此，节点117处的公共电压是-VIN+1/2×VREF。然后，比较器118将公共节点上的电压与零进行比较(S704)。如果公共电压低于0(即，如果VIN大于1/2×VREF)，比较器118产生逻辑1。如果公共电压大于0(即，如果VIN小于VREF的1/2)，则比较器118产生逻辑0。如果比较器产生逻辑1，则SAR逻辑102保持电容器110A和110B连接到VREF并将逻辑1存储在存储器中(S705)。SAR逻辑确定是否还有任何位(S706)。如果是，则位试验然后移动到下一位，并且该过程继续。在这种情况下，电容器111A和111B然后连接到VREF，将等于VREF/4的电压加到公共节点117上的电压。同样，如果公共电压小于0，则比较器产生逻辑1，并且如果公共节点117处的电压大于0，则它产生逻辑0。在逻辑0的情况下，SAR逻辑将其存储在存储器中并将电容器111A和111B连接到地，从而从节点117去除VREF/4电压(S707)。这一直持续到所有的位置试验都已完成。然后将N位数字字存储在代表模拟输入信号VIN的第一样本的存储器106中(S708)。
[0050] 然后，偏移控制107确定要加载到DAC 101中以进行第二次转换的位的值。在该示例中，SAR ADC 100被布置为预加载DAC的前两位。如上所述，DAC的前两位包括分离电容器。前两位的值定义了后续位试验将在其中执行的范围。例如，如果前两位的值为1、0并且如果这些位是预加载的，则范围将是1、0、0、0、0、0和1、1、0、0、0、0。该范围可以进一步分为四个四分之一。偏移控制107的目的是确定先前数字输出是在中间的两个四分之一内还是在外部的四分之一内。这样，偏移控制107确定相当于内部两个四分之一的子范围。它通过将第二个(第M个)位的四分之一加到前两个位来确定下限(S601)。使用图2和图4所示的例子，下限为1、0、0、0、0、0(32)加上0、0、0、1、0、0(4)，其等于1、0、0、1、0、0(36)。然后，偏移控制107将前两位加三个四分之一以确定上限(S602)。在这个例子中，上限是1、0、0、0、0、0(32)加上
0、0、1、1、0、0(12)，其等于1、0、1、1、0、0(44)。
0、0、1、1、0、0(12)，其等于1、0、1、1、0、0(44)。
[0051] 然后，偏移控制107确定存储在存储器106中的先前数字输出是否在子范围内(S603)。如果它在子范围内，则偏移控制107指示SAR逻辑102将前两位预加载为与先前数字输出相同(S604)。在模拟输入信号的第二样本已经加载到节点117上之后这样做，通过将每个电容器110A、110B、111A、111B连接到VREF或地，取决于先前数字输出。在上面给出的例子中，预加载的位将是1、0，因此，电容器110A和110B将连接到VREF，电容器111A和111B将连接到地。然后，位试验以上述方式进行第3位(S605)。
[0052] 在此示例中，先前数字输出1、0、1、1、1、0在子范围之外。这样，偏移控制107接下来确定先前的数字值是在上四分之一还是下四分之一(S606)。在该示例中，它处于上四分之一，并且因此SAR逻辑102将偏移添加到第一M位(S607)。在该示例中，SAR逻辑102将半位添加到位2(第M位)。因此，预载荷将为1、1/2。这导致将进行进一步的位试验的范围向上移动第M位的一半，从而使先前数字输出在该范围的中间居中。这降低了下一个输入超出范围的可能性。在这个例子中，通过将电容器110A和110B连接到VREF来预加载电容器110A和110B，从而将位1设置为“1”；数字相当于32。通过将电容器111A连接到VREF来预加载电容器111A，而通过将111B连接到地不会预加载111B，从而将第2位设置为“1/2”；数字相当于8。然后，位试验以上述方式进行第3位(S605)。如果先前数字输出处于下四分之一，则偏移控制107将指示SAR逻辑107减去半位(S608)。因此，预载荷将为1/2、1/2。在该替代方案中，通过将电容器110A和111A连接到VREF来预加载电容器110A和111A，从而将位1设置为“1/2”；数字相当于16。电容器110B和111B不通过将它们连接到地而预加载，从而将位2设置为“1/2”；数字相当于8。这样，总预载为24。然后，位试验以上述方式进行第3位(S605)。
[0053] 在以上示例中，DAC是6位DAC，并且预加载位的数量是2。应当理解，本公开可以应用于具有不同位数和不同M值的DAC。
[0054] 以上示例是在单端输入的上下文中给出的。本公开还可以应用于差分SAR ADC。图8中示出了用于实现本公开的差分DAC 800的示例。图8的布置类似于图5中所示的布置，但是存在两个二进制加权电容器阵列；每个输入一个。
[0055] 在图8所示的示例中，DAC是一个6位差分DAC。每个输入连接到不同的电容器阵列。第一阵列801A连接到第一模拟输入VINP。第二阵列801B连接到第二模拟输入VINM。在该示例中，第一阵列的位1由一对分离电容器802A和802B表示，每个分离电容器具有等于十六的值。第一阵列的位2表示16的二进制等效值，并包括一对分离电容器803A和803B。每个电容器的值都相当于8。位3表示8的数字等效物并且具有单个电容器804。位4具有表示数字4的单个电容器805。位5具有表示数字2的单个电容器806。位6是具有表示数字1的单个电容器
807的最低有效位(LSB)。位7是虚位，其具有电容器808，其值等于807。
807的最低有效位(LSB)。位7是虚位，其具有电容器808，其值等于807。
[0056] 第二阵列包括一组电容器，其镜像第一阵列的电容器。在该示例中，第二阵列的位1由一对分离电容器809A和809B表示，每个分离电容器具有等于十六的值。第二阵列的位2表示二进制等效值16，并且包括一对分离电容器810A和810B。每个电容器的值都相当于8。
位3表示8的数字等效并且具有单个电容器811。位4具有表示数字4的单个电容器812。位5具有表示数字2的单个电容器813。位6是具有表示数字1的单个电容器814的最低有效位(LSB)。位7是具有电容器815的虚拟位，其值等于814。
位3表示8的数字等效并且具有单个电容器811。位4具有表示数字4的单个电容器812。位5具有表示数字2的单个电容器813。位6是具有表示数字1的单个电容器814的最低有效位(LSB)。位7是具有电容器815的虚拟位，其值等于814。
[0057] 位1的电容是C，因此每个电容器802A、802B、809A和809B的电容是C/2。其余位的电容如下：
[0058] 位2＝C/2
[0059] 位3＝C/4
[0060] 位4＝C/8
[0061] 位5＝C/16
[0062] 位6＝C/32
[0063] 位7＝C/32
[0064] 因此，剩余电容的值如下：
[0065] 803A＝C/4
[0066] 803B＝C/4
[0067] 810A＝C/4
[0068] 810B＝C/4
[0069] 804＝C/4
[0070] 811＝C/4
[0071] 805＝C/8
[0072] 812＝C/8
[0073] 806＝C/16
[0074] 813＝C/16
[0075] 807＝C/32
[0076] 814＝C/32
[0077] 808＝C/32
[0078] 815＝C/32
[0079] 阵列的总电容CTOTAL为2C。虚位(位7)用于确保总数为2C。
[0080] 第一阵列的每个电容器的上板连接到相应的开关816A到816I。每个开关都是一个三路开关，可以连接到模拟输入信号VINP、参考电压VREF和地。模拟输入信号VINP通过另一个开关817连接到开关。每个电容器的底板连接到公共节点818，公共节点818连接到比较器819的正输入。公共节点819也通过开关820接地。
[0081] 第二阵列的每个电容器的下板连接到相应的开关821A到821I。每个开关都是一个三路开关，可以连接到模拟输入信号VINM、参考电压VREF和地。模拟输入信号VINM通过另一个开关822连接到开关。每个电容器的上板连接到公共节点823，公共节点823连接到比较器819的负输入。公共节点823也通过开关824接地。
[0082] 开关由来自SAR逻辑的控制信号控制，如图5所示的DAC。除了上面提到的结构差异之外，图8中所示的DAC以与SAR ADC 100的操作相同的方式操作。
[0083] 图9是表示四个不同10位SAR ADC的平均位试验数与平均代码变化的关系图。无论每个样本的代码变化如何，传统的SAR总是进行10位试验，如预期的那样。随着平均代码变化的增加，LSB第一SAR执行超过10位的试验。随着平均代码变化的增加，没有偏移的自适应SAR通常在每个样本大约10位试验时平稳。使用偏移的本公开的SAR ADC在每个样本大约10位试验时也平稳，比不具有较低平均码变化的偏移的自适应SAR表现得更好。
[0084] 应当理解，本公开可以应用于具有除上述布置之外的布置的DAC。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 共模电压产生装置及逐次逼近寄存器型模数转换器 | 2020-05-12 | 240 |
| 集成电路和参考电压发生电路 | 2020-05-13 | 470 |
| 具有不确定的保持时间的采样和保持电路 | 2020-05-16 | 503 |
| 一种基于整数权重的非二进制逐次逼近型模数转换器 | 2020-05-12 | 873 |
| 用于X射线萤光的检测器 | 2020-05-08 | 503 |
| 用于在不具有附加有源电路的SAR ADC中启用宽输入共模范围的方法和装置 | 2020-05-08 | 103 |
| 具有可变电阻器电路的电流源 | 2020-05-14 | 214 |
| 图像传感器与图像读出方法 | 2020-05-17 | 291 |
| 一种高速低功耗逐次逼近型模数转换器 | 2020-05-08 | 438 |
| 一种用于模块化变流器的转换器模块 | 2020-05-08 | 991 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
逐次逼近寄存器热门专利
QQ群二维码
意见反馈
意见反馈