技术领域
[0001] 本
发明涉及模数转换技术领域，特别是涉及一种共模电压产生装置及逐次逼近寄存器型模数转换器。
背景技术
[0002] 逐次逼近寄存器型模数转换器(Successive Approximation Register Analog to Digital Converter，简称SAR ADC)具有低功耗，高
精度、较大的工作带宽及
电路设计简单等优点，被广泛应用于各种便携设备中。SAR ADC的工作原理为：使用一系列阶段将模拟电压转换成数字比特，其中每个阶段将一个模拟电压和一个参考电压进行比较，以产生一个数字比特。
[0003] 其中，比较器是SAR ADC中的关键模
块之一，它的性能决定着整个ADC的性能。比较器将
采样保持电路输出的模拟输入
信号与数/模转换器(Digital to analog converter，简称DAC)提供的参考电压进行比较，得出相应的高电平或低电平，并发送至逐次逼近寄存器。并且，比较器需要一个共模电压(VCM)方能正常工作，该共模电压用于设置比较器内各级放大电路的静态工作点，从而使比较器内部的各级放大电路在没有
输入信号前处于最佳的工作状态。
[0004] 在传统的SAR ADC共模电压的处理方法中，通常要利用带隙基准电压产生电路产生一个高精准的带隙电压，并经过
放大器或者
缓冲器后再提供至比较器使用。其中，带隙基准电压产生电路通常比较复杂，有时还需要用到trimming技术，占用面积比较大，功耗较大。另外，由于带隙电压一般是高阻输出，几乎没有任何驱
动能力，不能直接为SAR ADC内的比较器提供所需的共模电压，因此放大器或缓冲器是必不可少的。而且，由于比较器的性能对整个SAR ADC来说都是至关重要的，因此，对共模电压的要求也较高：首先，共模电压要稳定，否则会恶化SAR ADC的性能；其次，共模电压要有足够快的响应速度，并且，共模电压必须在比较器开始进行比较前足够稳定；再次，共模电压要有较小的噪声。基于共模电压的这些特点，对于上述放大器或者缓冲器也提出了较高的要求，即需要具备稳定、低噪声、高增益和大带宽等特点，而具备这些特点的放大器或者缓冲器通常功耗大，芯片面积大，成本较高。因此，传统的SARADC共模电压的处理方法具有功耗大、芯片面积大、成本较高等
缺陷。
发明内容
[0005] 基于此，有必要针对传统的SAR ADC共模电压的处理方法功耗大的问题，提供一种共模电压产生装置及逐次逼近寄存器型模数转换器。
[0006] 一种共模电压产生装置，用来向逐次逼近寄存器型模数转换器内的比较器输出共模电压；包括：
开关电路及共模电压产生电路；所述开关电路的第一端接入电源；所述开关电路的第二端用于接收所述逐次逼近寄存器型模数转换器内用于控制采样保持电路在采样状态和保持状态之间进行切换的
控制信号；所述开关电路的第三端连接所述共模电压产生电路的输入端；所述共模电压产生电路的输出端用于连接所述比较器；
[0007] 所述开关电路在所述控制信号为将要控制所述采样保持电路切换至采样状态对应的命令时，接通所述电源对所述共模电压产生电路的供电电路；并且，所述开关电路在所述控制信号为将要控制所述采样保持电路切换至保持状态对应的命令时，断开所述电源对所述共模电压产生电路的供电电路；所述共模电压产生电路在通过所述开关电路接入所述电源后向所述比较器输出所述共模电压。
[0008] 在其中一个
实施例中，所述开关电路在所述控制信号为低电平时，接通所述电源对所述共模电压产生电路的供电电路；并且，所述开关电路在所述控制信号为高电平时，断开所述电源对所述共模电压产生电路的供电电路；其中，所述低电平对应的电压值低于所述高电平对应的电压值。
[0009] 在其中一个实施例中，所述开关电路包括PMOS管；所述PMOS管的源极、栅极、漏极分别为所述第一端、所述第二端、所述第三端。
[0010] 在其中一个实施例中，所述共模电压产生电路为分压电路；并且，所述共模电压产生电路在通过所述开关电路接入所述电源后，对所述电源进行分压得到所述共模电压，并向所述比较器输出所述共模电压。
[0011] 在其中一个实施例中，所述分压电路包括第一
电阻和第二电阻；所述第一电阻的一端连接所述开关电路的第三端，所述第一电阻的另一端通过所述第二电阻接地；所述第一电阻与所述第二电阻的公共端用于与所述比较器连接；并且，所述第一电阻和所述第二电阻的阻值均大于所述开关电路导通后的阻值。
[0012] 一种逐次逼近寄存器型模数转换器，包括共模电压产生装置；所述共模电压产生装置用来向所述逐次逼近寄存器型模数转换器内的比较器输出共模电压；所述共模电压产生装置包括：开关电路及共模电压产生电路；所述开关电路的第一端接入电源；所述开关电路的第二端用于接收所述逐次逼近寄存器型模数转换器内用于控制采样保持电路在采样状态和保持状态之间进行切换的控制信号；所述开关电路的第三端连接所述共模电压产生电路的输入端；所述共模电压产生电路的输出端用于连接所述比较器；
[0013] 所述开关电路在所述控制信号为将要控制所述采样保持电路切换至采样状态对应的命令时，接通所述电源对所述共模电压产生电路的供电电路；并且，所述开关电路在所述控制信号为将要控制所述采样保持电路切换至保持状态对应的命令时，断开所述电源对所述共模电压产生电路的供电电路；所述共模电压产生电路在通过所述开关电路接入所述电源后向所述比较器输出所述共模电压。
[0014] 在其中一个实施例中，所述开关电路在所述控制信号为低电平时，接通所述电源对所述共模电压产生电路的供电电路；并且，所述开关电路在所述控制信号为高电平时，断开所述电源对所述共模电压产生电路的供电电路；其中，所述低电平对应的电压值低于所述高电平对应的电压值。
[0015] 在其中一个实施例中，所述开关电路包括PMOS管；所述PMOS管的源极、栅极、漏极分别为所述第一端、所述第二端、所述第三端。
[0016] 在其中一个实施例中，所述共模电压产生电路为分压电路；并且，所述共模电压产生电路在通过所述开关电路接入所述电源后，对所述电源进行分压得到所述共模电压，并向所述比较器输出所述共模电压。
[0017] 在其中一个实施例中，所述分压电路包括第一电阻和第二电阻；所述第一电阻的一端连接所述开关电路的第三端，所述第一电阻的另一端通过所述第二电阻接地；所述第一电阻与所述第二电阻的公共端用于与所述比较器连接；并且，所述第一电阻和所述第二电阻的阻值均大于所述开关电路导通后的阻值。
[0018] 上述共模电压产生装置及逐次逼近寄存器型模数转换器具有的有益效果为：共模电压产生装置包括开关电路及共模电压产生电路，其中，开关电路在在控制信号为将要控制采样保持电路切换至采样状态对应的命令时，接通电源对共模电压产生电路的供电电路，这时共模电压产生电路即可向比较器输出共模电压；并且，开关电路在控制信号为将要控制采样保持电路切换至保持状态对应的命令时，断开电源对共模电压产生电路的供电电路，这时共模电压产生电路停止运行。因此，该共模电压产生装置及逐次逼近寄存器型模数转换器，在开关电路的控制下，使得共模电压产生电路只有在SAR ADC采样期间才向比较器输出共模电压，而在其余时间是停止运行的，而且由于采样时间仅占用SARADC整个工作时间的较少部分，因此降低了功耗。
附图说明
[0019] 为了更清楚地说明本发明实施例或
现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
[0020] 图1为一实施例提供的共模电压产生装置的组成
框图；
[0021] 图2为逐次逼近寄存器型模数转换器的其中一种组成框图；
[0022] 图3为图1所示实施例的共模电压产生装置的其中一种具体电路图。
具体实施方式
[0023] 为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
[0024] 除非另有定义，本文所使用的所有的技术和科学术语与属于发明的技术领域的技术人员通常理解的含义相同。本文中在发明的
说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0025] 请参考图1，一实施例提供了一种共模电压产生装置，用来向逐次逼近寄存器型模数转换器(SAR ADC)内的比较器200输出共模电压。其中，共模电压用于设置比较器200内各级放大电路的静态工作点，从而使比较器200内部的各级放大电路在没有输入信号前处于最佳的工作状态。
[0026] 逐次逼近寄存器型模数转换器通常包括采样保持电路300、比较器200、逐次逼近寄存器400、数/模转换器500及逻辑控制单元600，请参考图2。采样保持电路300的输出端连接比较器200的同相输入端。比较器200的输出端连接逐次逼近寄存器400。逐次逼近寄存器400还分别与数/模转换器500、逻辑控制单元600连接。数/模转换器500的输出端连接比较器200的
反相输入端。
[0027] 其中，模拟输入电压VIN由采样保持电路300保持。为实现二进制搜索
算法，逻辑控制单元600首先控制逐次逼近寄存器400的最高有效位为“1”电平，而其余位均为“0”电平。此时，数/模转换器500的
输出电压VDAC为VREF/2，其中，VREF是基准电压。然后，比较判断VIN与VDAC，若VIN>VDAC，则比较器200输出“1”电平，逐次逼近寄存器400的最高有效位保持“1”电平；
反之，若VIN
数字量的转换，转换结果储存在逐次逼近寄存器400内。
[0028] 本发明实施例中，请继续参考图1，共模电压产生装置包括开关电路110及共模电压产生电路120。开关电路110的第一端(1)接入电源(VDD)。开关电路110的第二端(2)用于接收逐次逼近寄存器型模数转换器内用于控制采样保持电路300在采样状态和保持状态之间进行切换的控制信号。其中，当处于采样状态时，采样保持电路300的
输出信号跟随输入信号变化而变化；当处于保持状态时，采样保持电路300的输出信号保持为接到保持命令的瞬间的输入信号电平值。另外，开关电路110的第三端(3)连接共模电压产生电路120的输入端。共模电压产生电路120的输出端用于连接比较器200。
[0029] 共模电压产生电路120在通过开关电路110接入电源后向比较器200输出共模电压。因此，共模电压产生电路120在接入电源后能够产生共模电压，例如可以通过电压转换的方式将
电源电压转换为共模电压。
[0030] 开关电路110具有断开和导通两种状态。本发明实施例中，开关电路110在控制信号为将要控制采样保持电路300切换至采样状态对应的命令时，接通电源(VDD)对共模电压产生电路120的供电电路。并且，开关电路110在控制信号为将要控制采样保持电路300切换至保持状态对应的命令时，断开电源(VDD)对共模电压产生电路120的供电电路。
[0031] 换言之，在逐次逼近寄存器型模数转换器内，控制信号同时输入至两个端口：一个端口为采样保持电路300的控制端，另一个端口为开关电路110的第二端。并且，控制信号可以由逻辑控制单元600或其他类型的
控制器输出。
[0032] 因此，本发明实施例中，开关电路110根据控制信号的不同状态而相应在断开状态和导通状态之间进行切换，使得共模电压产生电路120不是一直都处于工作状态的。具体为：当控制器输出的控制信号为采样状态对应的命令之后，采样保持电路300将会切换至采样状态，比较器200将会进行复位并需要共模电压以进入比较状态，与此同时，在共模电压产生装置内，开关电路110导通，使得电源能够对共模电压产生电路120进行供电，从而使得共模电压产生电路120向比较器200输出共模电压，以保证比较器200在进行比较前处于最佳的工作状态；当控制器输出的控制信号为保持状态对应的命令之后，采样保持电路300将会切换至保持状态，并且这时比较器200已经比较完毕将无需使用共模电压，与此同时，在共模电压产生装置内，开关电路110断开，这时电源无法对共模电压产生电路120进行供电，共模电压产生电路120则停止运行。
[0033] 综上所述，本发明实施例中，共模电压产生电路120只有在比较器200需要共模电压时才正常运行，而在比较器200不需要共模电压时则停止运行。并且，由于在逐次逼近寄存器型模数转换器的整个运行期间，采样时间只占整个工作时间的较少部分，因此可以有效降低功耗。
[0034] 具体地，控制信号为低电平时，采样保持电路300将切换至采样状态；而控制信号为高电平时，采样保持电路300将切换至保持状态。例如：采样保持电路300可以由模拟开关、存储元件和缓冲放大器组成。在采样时刻，加到模拟开关上的控制信号为低电平，此时模拟开关被接通，使存储元件两端的电压随着采样信号变化。当采样间隔终止时，控制信号则变为高电平，这时模拟开关断开，存储元件两端的电压则保持在断开瞬间的值不变。
[0035] 基于控制信号的上述控制方式，开关电路110在控制信号为低电平时，接通电源对共模电压产生电路120的供电电路。并且，开关电路110在控制信号为高电平时，断开电源对共模电压产生电路120的供电电路。其中，低电平对应的电压值低于高电平对应的电压值。例如：低电平对应的电压值可以为0V，高电平对应的电压值可以为5V。
[0036] 可以理解的是，开关电路110的运行方式不限于上述情况，如果控制信号更换了控制方式后，开关电路110的运行方式将会根据控制信号而发生相应的变化。例如：如果控制信号为高电平时，采样保持电路300将切换至保持状态；而控制信号为低电平时，采样保持电路300将切换至采样状态，那么此时，开关电路110则在控制信号为高电平时，接通电源对共模电压产生电路120的供电电路，在控制信号为低电平时，开关电路110断开电源对共模电压产生电路120的供电电路。
[0037] 具体地，请参考图3，开关电路110包括PMOS管。并且，PMOS管的源极、栅极、漏极分别为第一端、第二端、第三端。因此，当控制信号为低电平时，加在PMOS管栅极的电压为低电平，这时PMOS管导通；当控制信号为高电平时，加在PMOS管栅极的电压为高电平，这时PMOS管断开。
[0038] 另外，共模电压产生电路120为分压电路。其中，分压电路通过电阻分压原理得到共模电压。此时，共模电压产生电路120在通过开关电路110接入电源后，对电源进行分压得到共模电压，并向比较器200输出共模电压。另外，通过调节分压电路的分压比例，可以使得共模电压适用于不同型号的比较器200，从而扩大了该共模电压产生装置的应用范围。
[0039] 具体地，请参考图3，上述分压电路包括第一电阻R1和第二电阻R2。第一电阻R1的一端连接开关电路110的第三端，具体地，当开关电路110为PMOS管时，电阻R1的一端连接PMOS管的源极。第一电阻R1的另一端通过第二电阻R2接地。第一电阻R1与第二电阻R2的公共端为共模电压产生电路120的输出端，即用于与比较器200连接。并且，第一电阻R1和第二电阻R2的阻值均大于开关电路110导通后的阻值。
[0040] 其中，第一电阻R1和第二电阻R2的阻值可以介于2000欧姆至5000欧姆之间。这时，若开关电路110为PMOS管，PMOS管导通后其电阻较小，通常在几十欧姆的量级，因此，共模电压的值(记为VCM)和电源电压的值(VDD)之间具有如下关系：
[0041] VCM/VDD≈R2/(R1+R2)
[0042] 这时只要改变第一电阻R1和第二电阻R2的阻值，就可以得到不同的共模电压，从而适用于多种型号的比较器200。
[0043] 因此，本发明实施例提供的上述共模电压产生装置，通过选择合适的电阻，即可使得输出的共模电压能够直接应用到比较器200，而无需另外设置放大器，从而省去了传统复杂的带隙基准电压产生电路以及更为复杂的共模电压缓冲电路，电路结构简单，易于实现，芯片面积小，成本低，同时进一步降低了功耗低。
[0044] 在另一实施例中，提供了一种逐次逼近寄存器型模数转换器，包括共模电压产生装置。所述共模电压产生装置用来向所述逐次逼近寄存器型模数转换器内的比较器输出共模电压。所述共模电压产生装置包括：开关电路及共模电压产生电路。所述开关电路的第一端接入电源。所述开关电路的第二端用于接收所述逐次逼近寄存器型模数转换器内用于控制采样保持电路在采样状态和保持状态之间进行切换的控制信号。所述开关电路的第三端连接所述共模电压产生电路的输入端。所述共模电压产生电路的输出端用于连接所述比较器。
[0045] 所述开关电路在所述控制信号为将要控制所述采样保持电路切换至采样状态对应的命令时，接通所述电源对所述共模电压产生电路的供电电路。并且，所述开关电路在所述控制信号为将要控制所述采样保持电路切换至保持状态对应的命令时，断开所述电源对所述共模电压产生电路的供电电路。所述共模电压产生电路在通过所述开关电路接入所述电源后向所述比较器输出所述共模电压。
[0046] 在其中一个实施例中，所述开关电路在所述控制信号为低电平时，接通所述电源对所述共模电压产生电路的供电电路；并且，所述开关电路在所述控制信号为高电平时，断开所述电源对所述共模电压产生电路的供电电路；其中，所述低电平对应的电压值低于所述高电平对应的电压值。
[0047] 在其中一个实施例中，所述开关电路包括PMOS管；所述PMOS管的源极、栅极、漏极分别为所述第一端、所述第二端、所述第三端。
[0048] 在其中一个实施例中，所述共模电压产生电路为分压电路；并且，所述共模电压产生电路在通过所述开关电路接入所述电源后，对所述电源进行分压得到所述共模电压，并向所述比较器输出所述共模电压。
[0049] 在其中一个实施例中，所述分压电路包括第一电阻和第二电阻；所述第一电阻的一端连接所述开关电路的第三端，所述第一电阻的另一端通过所述第二电阻接地；所述第一电阻与所述第二电阻的公共端用于与所述比较器连接；并且，所述第一电阻和所述第二电阻的阻值均大于所述开关电路导通后的阻值。
[0050] 需要说明的是，上述逐次逼近寄存器型模数转换器的具体原理与上述实施例提供的共模电压产生装置相应结构的原理相同，这里就不再赘述。
[0051] 以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
[0052] 以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明
专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干
变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附
权利要求为准。
