【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は光学的記憶媒体、例えば、読み出し中のトラック上にレーザビームの正しい配列を保証するレーザディスク、のトラッキングシステムに関わるものである。 より特定的には、本発明はフォトセンサの信号処理用の回路に係わるものである。

【０００２】

【従来の技術】図１はレーザディスクに用いられる通常のトラッキングシステムの機能を示す。 レーザビームＬ
は半透明プレート１２により、光ディスク１０の表面に直角に当てられる。 サーボ機構１３はディスクの所要トラックに追従する様にレーザビームＬを変位させる。 ディスク１０によって反射されるレーザビームは、光センサ１４によって感応される。 回路１６は、光センサ１４
にレーザビームの位置を表示するトラッキング信号Ｔを発生するために、光センサ１４に生ずる信号を処理する。

【０００３】トラッキング信号Ｔは、トラッキング信号を所要の値に収斂させる様にサーボ機構１３を制御するサーボ制御回路用として準備される。

【０００４】図２は、例えば、レーザディスク、コンパクトディスク（ＣＤ）、ディジタルビデオディスク（Ｄ
ＶＤ）の様な、光学的蓄積媒体として用いられる光センサ１４の構成を、より詳細に示し、そして、レーザビームが正しく配列されている場合に、その様な光センサによって発生する信号を明示している。

【０００５】光センサ１４は四つの独立したセンサ領域Ａ，Ｂ，ＣとＤからなる正方マトリックスである。

【０００６】レーザビームが正しく配列されていると、
センサ１４の中央にスポットを生ずる。 レーザディスクの面は鏡層を持っており、窪みはディスクにディジタル情報を蓄積するために用いられる。 窪みの深さに依存して、レーザからの光は、光センサに対して焦点内、或いは焦点外に反射される。 焦点内反射はセンサに鮮明な点（スポット）を生ずる。 簡潔には、レーザディスク上のディジタル情報は、センサにスポット／非スポット信号を生ずるものであると云える。

【０００７】図２の左部は、レーザビームが非反射領域から反射領域へ通過している様子を機能的に示している。 そこでは、円Ｓは光で漸進的に満たされる。 円Ｓの非照射部分は点線で示されている。 センサ対Ａ／ＢとＣ
／Ｄとの間のインターフェースＩは読み出しトラックに対して並列であると仮定される。 従って、センサ１４に到着する成長スポットはインターフェースＩに沿って動く頭端Ｅを持っており、漸進的に円Ｓ内をセンサ１４で走査する（図２の左から右へ）。 図２の右側においては、レーザビームはディスクの反射領域から非反射領域へ通過する。 依って、後端ＥがインターフェースＩに沿って、円Ｓを走査する様にスポットは漸進的に消滅して行く。

【０００８】レーザビームが正しく配列されている時には、センサ領域ＡとＤは常に同量の光を受信する。 スポットが図２の左に現れる様に開始する時には、センサ領域ＡとＤによって発生される信号ＡとＢは、端Ｅがセンサ１４の中央に達するまで漸進的に立ち上がる。 従って、センサ領域ＢとＣによって発生される信号ＢとＣ
が、漸進的に立ち上がり始める間、信号ＡとＤは一定の最大値に留まっている。 スポットが満たされる時、即ち、端Ｅが円Ｓの右限界に達する時に信号ＢとＣは、その最大値に到達する。

【０００９】図２の右側において、スポットが消滅し始めるとき、信号ＡとＤは端Ｅがセンサ１４の中央に達するまで漸進的に減少する。 この点において、スポットが完全に消滅するまで信号ＢとＣは漸進的に減少し始める。 波形Ａ＋ＣとＢ＋Ｄは後述する。

【００１０】図３において、レーザビームが不正に配列され、そしてセンサ１４の非中央にスポットＳを生ずる。 そのスポットは配列誤差に依存して、上方、或いは下方に変位する。

【００１１】図３の例では、スポットは下方にシフトされる。 この場合、センサ領域Ｄによって受光される光強度は、領域Ａによって受光される光強度よりも早く、増加、或いは減少し始める。 しかるに領域Ｃによって受光される強度は、領域Ｂによって受光される強度よりも遅く増加、或いは減少し始める。 これは信号Ｄに対する信号Ａの波形によって図解される。 更に、信号ＡとＢの最大振幅は、信号ＣとＤのそれよりも低い。 と云うのは、
センサ領域ＡとＢは、領域ＣとＤよりも常に少ない光を受信しているからである。

【００１２】上述の説明は機能的であり、そして現実を幾らか簡略化して述べていることが理解される。

【００１３】レーザビームの誤配列は、センサ信号の振幅差と位相変位の双方に現れる。

【００１４】

【発明が解決しようとする課題】本発明の目的は、センサ信号からレーザビームの配列を示すトラッキング信号を生成するための、簡単で、信頼性のある回路を提供することである。

【００１５】

【課題を解決するための手段】その様なトラッキング信号回路は、センサ信号の振幅ではなく位相差を用いる。

【００１６】本発明は、より明確には、ディスクによって反射されるビームを受信する四つのセンサからなるマトリックスを有する光ディスク用のトラッキングシステムに着眼している。 その一つは、各センサ信号に対する処理チャンネル、センサ信号から２値信号を生成する包含手段、そして２値信号を操作する端調整遅延回路、その一つは、マトリックスの直交センサに対応するチャンネルの各対用の加算器、そして加算器の出力を比較する位相検出器である。

【００１７】本発明の一具体例によれば、２値信号を生成する手段としてはリミッタ（振幅制限回路）を有しており、データスライサへの入力としての出力信号として２値信号を出力する。

【００１８】本発明の一具体例としては、各端遅延回路は対応する２値信号が第１論理状態にスイッチする時に、一定の電流をキャパシタに充電する手段、２値信号が第２論理状態にスイッチする時に、該一定電流でキャパシタを放電する手段、キャパシタの両端に発生する電圧が、高閾値、或いは低閾値、そして２値信号の従続スイッチングを行う瞬間の間、キャパシタの充、放電を停止する手段、そしてキャパシタに発生する電圧が第１閾値と第２閾値との間の第３閾値に達する時、出力信号の状態をスイッチするために接続された第一比較器とを有している。

【００１９】本発明の一具体例によれば、充電、放電、
及び停止のための該手段は、第一給電端末に結合されている第１、第２の等定電流源；キャパシタの第１、第２
端末に対して選択的に結合される第一電流源用として、
２値信号によって制御される第一スイッチ；高閾値に達した時に第一状態に、低閾値に達した時に第二状態にセットするためのフリップフロップ；キャパシタの第１、
或いは第２端末に選択的に結合される第二電流源用のフリップフロップによって制御される第二スイッチ；第一、第二電流源の、それらと等しい値を持っている第三、第四の定電流源、各々は該キャパシタの夫々の端末に結合する第二給電端末を有している。

【００２０】本発明の一具体例によれば、可調整遅延回路は、キャパシタの第一端末における電圧と第一参照電圧を受信し、フリップフロップを第一状態にセットするための第二比較器；キャパシタの第二端末の電圧と該第一参照電圧を受信し、フリップフロップを第二状態にセットするための第三比較器とを有している。

【００２１】本発明の一実施例によれば、そのシステムは、位相検出器が位相遅延を表示している時には、ディスクトラックの直角方向にビームを変位し、そして位相検出器が位相進みを表示している時には、反対方向にビームを変位するためのサーボ制御システムを有している。

【００２２】本発明の前述の、そして、その他の目的、
特徴、特色や長所は、図示された、そして、その参照図面のみに限定するものではないが、実施例について、以下の詳細な説明から明らかになる。

【００２３】

【発明の実施の形態】前述の様に、センサ１４によって用意されるセンサ信号Ａ，Ｂ，ＣとＤを処理するための本発明による回路は、トラッキング信号を生成するために、これら信号間の位相差を用いている。 この方法は、
規制ループにおいて、初期には簡単なディジタル回路を使用することになるであろう。 ディジタル回路は信頼性がアナログ回路に比して処理に少依存であり、そして、
通常、小占有面積となるので好ましいものである。

【００２４】四つのセンサ信号間で測定される位相差は、殊に小さく、そして四信号の一つにおける任意の位相オフセット誤差は、結果的なトラッキング信号に本質的な誤差を生ずることになる。 その様な不要な位相オフセットは、ＤＶＤ装置の様な高転送率で動作する装置においては重要な問題となる。

【００２５】これらの位相オフセットを訂正する方法は、センサ信号路の夫々に可調整遅延回路を挿入する事である。 従って、最大位相遅延を持っている信号用遅延回路は、最小値まで調整されるが、最大位相進みを持っている信号用遅延回路は最高値まで調整される。 システムの校正中、トラッキングループは開かれている。 レーザディスクは中心の回りを正確に回転しない。 この場合、レーザはトラックの上限から下限までに及び、そしてセンサからの出力信号の振幅は変化する。 平均化技術を用いて、すべて同じ平均値を与える様に遅延を調整する。

【００２６】問題は、遅延回路の選択と、処理回路が高周波で動作し、最小表面を占有する様な、各信号路に包含される素子の選択にある。 高周波における動作は、Ｄ
ＶＤ装置では特に重要である。 この選択は本発明の一側面である。

【００２７】図４は、本発明によるトラッキング信号回路１６の一実施例を示す。 夫々のセンサ信号Ａ，Ｂ，Ｃ
とＤはセンサ信号を２値信号に変換するための回路２
０，２１に対して準備される。 回路２０は、その信号の傾斜が垂直になり、その振幅が回路の電源電圧に達する様に、対応するセンサ信号の振幅を拡大するリミッタ（振幅制限回路）である。 実際に、図２、３に示す様に、センサ信号の傾斜は漸増的である。 付言すると、その傾斜は簡単のために直線として示されている。 現実には、直線ではなく、利用するには難点がある。

【００２８】回路２１はデータスライサ、或いはゼロクロッシング（零交差）検出器である。 可調整遅延回路はデータスライサ２１の後に置かれる。 かくして、可調整遅延回路は２値信号で動作する。 従って、センサ信号の振幅差は利用されないので、振幅情報の変化を取り出さないアナログ遅延回路の使用は不必要である。

【００２９】本発明用の速い遅延回路は、速いアナログ遅延回路よりは設計容易である。 それは、信号の形ではなく、遅延信号端のみを必要とするからである。 特に進歩した端遅延回路の一例を後述する。

【００３０】殊に、以下に述べる様な、準線形端遅延回路の利点は、バイアス電流、参照レベル、或いはキャパシタ（容量）値を変える事によって、システムの動作周波数に容易に適応できる事である。

【００３１】転送率を増すために、殊にデータ蓄積媒体として、例えばコンピュータに接続されたディスクを用いる場合には、そこでは最大可能データ転送率を増加するには、ディスクの回転速度を増すことが望まれる。 アナログシステムの群遅延は、正しい動作のためには、全動作周波数範囲に跨って一様でなければならない。 アナログ遅延線をもったシステムの動作周波数の増加は、一様な群遅延を保証されたアナログ回路のより高帯域幅化を意味する。 より大きな帯域幅に対する需要の充足は極めて困難であり、より多くの電力を消費する事になるであろう。

【００３２】多標準システムにおいては、アナログ遅延線は最高動作周波数用として設計されねばならない。 稼動周波数の変化はバイアス電流を変えることによって行う。 異なる標準間の動作周波数の大きな相異により、低動作周波数用の遅延線を採用することは困難となる：即ち、バイアス電流のみが変化され、そして、それは低周波数では非常に小さくなり、誤りに対して非常に敏感になるからである。

【００３３】加算器２５は、二つの可調整遅延回路２３
の出力信号ＡとＣを加算する。 その間、加算器２７は、
二つの可調整遅延回路２３の出力信号ＢとＤを加算する。 実際には、加算器２５と２７は都合よく論理和ゲイトである。 加算器２５と２７の出力は、レーザビームの配列を表示するトラッキング信号Ｔを発生する位相検出器に印加される。

【００３４】加算器２５と２７によって、夫々発生する信号Ａ＋ＣとＢ＋Ｄは図２と３に示されている。 図２において、信号Ａ＋ＣとＢ＋Ｄは同相であり、レーザビームの配列が正しいことを示している。 これらの信号は、
信号ＡとＤが半立ち上がりとなるや、否や、直ちに立ち上がり、信号ＢとＣが半立ち下がりとなると、立ち下がる。

【００３５】図３に示されている様に、レーザビームの誤配列により、信号Ａ＋Ｃは信号Ｂ＋Ｄより僅かに進み位相となる。 信号Ａ＋Ｃは、信号Ａが半立ち上がりの時に立ち上がり、信号Ｃが半立ち下がりの時に立ち下がる。 信号Ｂ＋Ｄは、信号Ｄが半立ち上がり時に立ち上がり、信号Ｂが半立ち下がり時に立ち下がる。

【００３６】図３の例において、信号Ａ＋Ｃの進み位相は、センサ１４においてスポットが余りにも低いことを示している。 若し、スポットが十分高ければ、これは信号Ｂ＋Ｄの進み位相を示している。

【００３７】遅延線は光学的システムや種々の電気回路における誤りを訂正するために用いられる。 誤りは原理的にはランダムに分布するので、四つの遅延線は全て必要とされる。

【００３８】制限器２０は、一入力として対応するセンサ信号を受け、他の入力として参照電圧を受ける高利得比較器を有している。 この参照信号は、例えば抵抗と容量ネットワークにより、センサ信号の平均値に調整されている。 この様な制限器の出力信号は、可調整遅延回路２３によって利用出来る２値信号を構成するために、十分な先鋭端を持っている。

【００３９】データスライサ２１は、より先鋭端を得るためのものである。 それは、例えば、一入力と一定の参照電圧が印加される他の入力とを持っている制限器２０
の出力信号を受信する比較器を有している。 参照電圧は回路に供給される二つの電圧間の半値である。

【００４０】図５は２値信号で動作する可調整端遅延回路の有益な実施例を示している。 それは、二つの定電流源５０と５１を有しており、夫々は容量Ｃの端子と電源電圧Ｖccに結合されている。 定電流源５２は対地ＧＮＤ
に接続されている端子と、スイッチＳ１を通して容量Ｃ
の２端子の一つに選択的に接続される他の端子を持っている。 スイッチＳ１は、遅延Ｖinに印加される入力信号によって制御される。 定電流源５３は、５２の様に、対地ＧＮＤに接続され、そしてスイッチ５２を通して容量Ｃの、いずれか一方の端子に接続される。 スイッチＳ２
はフリップフロップ５５、例えばＲＳフリップフロップ、の出力によって制御される。 電流源５０と５１は同一の定電流Ｉを分配し、電流源５２と５３は、この同一電流Ｉを吸収する。

【００４１】容量Ｃの第１端子は、その出力が、フリップフロップ５５のセット入力Ｓに接続されている比較器５７の非反転入力に接続される。 比較器５７の反転入力としては、一定の参照電圧Ｖｒを受信する。 同様に、容量Ｃの第２端子は、比較器５８の非反転入力に接続される。 比較器５８の出力は、フリップフロップ５５のリセット入力Ｒに接続される。 比較器５８の反転入力としては、比較器５７と同じ参照電圧Ｖｒを受信する。

【００４２】遅延信号Ｖout は、反転入力が容量Ｃの第１端子に接続され、非反転入力が容量Ｃの第２端子に接続されている比較器６０で用意される。

【００４３】容量Ｃの両端子は高インピーダンス素子にのみ接続されるので、それらの共通モードは浮動する。
これを避けるため、容量Ｃを、点線で示されている２個の直列接続されたＣ'で置き換えることが好ましい。 これらの容量Ｃ'間の接続節点は固定共通モード電圧Ｖc
m、これは供給電圧の一つ、に結合されている。 その様な接続は回路の動作原理を変えるものではない。

【００４４】図６には、入力信号Ｖin、容量Ｃの電流Ｉ
ｃ、容量Ｃの両端に発生する電圧Ｖｃ、及び出力信号Ｖ
out 、を示している。

【００４５】電圧Ｖｃと電流Ｉｃの極性は図５に指示されている。 即ち、Ｉｃは容量Ｃに右から左に流れる時に正極であり、Ｖｃは比較器６０の非反転入力と反転入力間の電圧である。

【００４６】初期には、入力信号Ｖinは低く、容量Ｃの電流Ｉｃは零である。 それは、電圧Ｖｃが一定であり、
ここでは、例えば、低閾値−２Ｖｒに等しいことを意味している。

【００４７】信号Ｖout は低い。 それは、スイッチＳ１
が２の位置にあり、スイッチＳ２が１の位置にあるものと仮定されている。 フリップフロップ１５はセット状態にある。

【００４８】この初期状態においては、電源５０によって供給される電流はスイッチＳ２を通って、全部、電源５３に流入する。 ところが一方、電源５１によって供給される電流は、スイッチＳ１を通って電源５２に全部流入する。 容量Ｃに流れ込む電流はない。

【００４９】信号Ｖinが高くなる時、スイッチＳ１は指示位置１にあると仮定される。 従って、電源５０によって供給される電流は、電源５２と５３に直接流入する。
ところで、電源５１によって供給される電流Ｉは容量Ｃ
を通して電源５２と５３に流入する。

【００５０】容量Ｃの電流は、かくして、正値Ｉに切り替わる。 結果として、この容量の両端に発生する電圧Ｖ
ｃは、その初期値−２Ｖr から出発して直線的に増加する。 電圧Ｖｃが増加を始めるや、否や直ちに比較器５７
の出力は低くなる。

【００５１】容量Ｃの電圧Ｖｃが零になる時、比較器６
０はスイッチし、それにより信号Ｖout は高くなる。 信号Ｖout の立ち上がり端は、信号Ｖinの立ち上がり端から、τ＝２Ｖr ・Ｃ／Ｉだけ遅れる。

【００５２】比較器５８の非反転入力の電圧がＶｒとなる時、容量Ｃの電圧Ｖｃの値は２Ｖｒとなる。 比較器５
８の出力は高くなり、そしてフリップフロップ５５をリセットする。 それからスイッチＳ２が２の位置にあれば、電源５１の電流が電源５３に直接流入する。 ところが一方、電源５０の電流は、スイッチＳ１を通して、
尚、電源５２に流入している。 容量Ｃに流入する電流はなく、そこでは、電圧Ｖｃは一定となっている。

【００５３】信号Ｖinが再び低くなると、Ｓ１は２の位置に切り戻される。 そこでは、電源５１の電流は電源５
２と５３に直接配分されるが、電源５０の電流は容量Ｃ
を通して電源５２と５３に分流される。 従って、一定負電流−Ｉは、容量Ｃを通して流れ、そこでは、電圧Ｖｃ
は値２Ｖｒから直線的に減少する。 電圧Ｖｃが減少し始めると、直ちに比較器５８の出力は低くなる。

【００５４】電圧Ｖｃが再び零になると、比較器６０は切り替わり、信号Ｖout は低くなる。

【００５５】最後に、比較器５７の非反転入力に対する電圧が値、Ｖｒになる時、電圧Ｖｃは値、−２Ｖｒとなり、比較器５７の出力は高くなって、フリップフロップ５５をセットする。 スイッチＳ２は１の位置に切り戻され、そして、その回路は初期状態に帰る。

【００５６】電圧Ｖｃが−２Ｖｒと２Ｖｒ間の半値になると、比較器６０は切り替わり、そして電圧Ｖｃの立ち上がりと、立ち下がりの傾斜を決定する充、放電、電流±Ｉが同じであり、信号Ｖinの立ち上がり端、立ち下がり端に対して、同一遅延τが得られ、それは好ましいものである、と云うことが銘記されよう。

【００５７】上述の遅延τの表現で示された様に、この遅延は電圧Ｖｒに比例し、値Ｉに反比例する。 かくして、ＶｒとＩは遅延を調整するために用いられる。 Ｖｒ
の使用は、それを比例的に調整できるので好ましいものである。 遅延は又、値Ｃにも依存するが、この値の調整は、より複雑である。

【００５８】図６の右部分は、限定動作状態を示す。 電圧Ｖｃの立ち上がり端と、−２Ｖｒから２Ｖｒに増加する信号Ｖinの次の立ち下がり端との間に、完全な時間幅をとる値になるまで電流Ｉは減少される。 これは、最大遅延設定に対応するものである。 実際に、充放電電流が更に減少されると、この例において、電圧Ｖｃは、それが再び減少を開始するまえに、２Ｖｒにはならないであろう。 換言すれば、４Ｖｒ・Ｃ／Ｉは、入力信号Ｖinの二つの連続した端を分ける最小時間間隔よりも、小さく成る筈である。

【００５９】最大取得遅延（図６の右側にみられる）
は、この時間間隔の半分である。 より大きな遅延を得るためには、比較器６０は、高閾値が閾値２Ｖｒより僅かに下がり、低閾値が閾値−２Ｖｒより僅かに上がる様な、ヒステリシス周期を持つと良い。 そうすると、最大遅延は４Ｖｒ・Ｃ／Ｉに近くなる。 ヒステリシス周期は、入力信号の正確な、しかし遅延したコピーを得るために対称的でなければならない。 尚、より大きな遅延が必要とされる場合には、数個の遅延回路を縦続接続する。

【００６０】既知の方式と、本発明による新しい方式との間の主要相異は、開発されるエレクトロニクスシステムの構成法にある。 主要点は、センサＡ，Ｂ，Ｃ，Ｄよりの四つの信号は制限器と遅延線によって別々に取扱われる事である。 二つの加算器は単一の位相検出器用に二つの入力信号を発生するために用いられる。 センサからの信号は直接制限される。 これは、適切な情報が、その振幅ではなく信号の位相に現されるからである。 準線形遅延線は制限器の後に導入される。 この様な方式はアナログ遅延線では不可能である。 アナログ遅延線では、群遅延が主パラメータとなる。 若し、群遅延が信号帯域を変えるならば、信号の零交叉は、トラッキングにオフセット（ずれ）を生ずる様に影響される。 準線形遅延線では、振幅と結果としての群遅延は如何なる役割も果たさない。

【００６１】ディスクの速度変化はアナログ遅延線の帯域幅の変化を齎す。 これは群遅延が安定である拡張された範囲の理解を意味する。 光学的記録媒体の高速化のためには、高広帯域幅が要求される。 準線形遅延線においては、速度の変化は、バイアス電流、或いは参照電圧を変化させることにより容易に行うことが出来る。 遅延線は、光学的や電気的システムにおいて誤りを訂正するために用いられる。 信号Ａ，Ｃ及びＢ，Ｄは位相検出器の直前で加算される。 検出器の信号Ａ＋ＣとＢ＋Ｄ間の位相差を決定するためには、単一の位相検出器のみが必要とされる。

【図面の簡単な説明】

【図１】レーザディスクのトラッキングシステムの機能図である。

【図２】図１に示したシステムで用いられる特定センサの機能図であり、レーザビームが正しく配列されている時に生ずる信号を図示したものである。

【図３】レーザビームが正しく配列されていない時に、
図２のセンサによって生ずる信号の機能的表示である。

【図４】センサによって分配される信号処理のための本発明による回路の一実施例の機能図である。

【図５】図４の回路において利用される可調整遅延回路の進んだ実施例である。

【図６】図５の遅延回路の動作を示すための過時間信号を示す。

【符号の説明】

１０ 光ディスク １２ 半透明プレート １３ サーボ機構 １４ 光センサ １６ 処理回路