本发明一般涉及从半导体结的光发射，且具体地，当这些结操作 在雪崩模式下，作为雪崩发光二极管(ALED)的有源区时，由此能够 产生从间接带隙材料中的发光。其涉及适合于ALED与亚-微米和亚 -100nm CMOS技术的单片集成，形成“发光元件”(下文称为LIXEL) 的器件层和版图设计的设计以及制作方法。LIXEL可以在体硅衬底上， 厚膜绝缘体上硅(SOI)衬底上，或者超薄膜SOI衬底上，以及体锗衬 底上或者超薄膜绝缘体上锗(GOI)衬底上实现。薄膜GOI衬底是用于 亚-45nm CMOS技术中的好的候选。

在半导体技术早期，注意到操作在雪崩模式下的硅结会发射白光。 事实上，光发射好像发生在一个大的电磁波谱区域里，从长波红外 (LWIR)到紫外(UV)。如此宽的光子能量间隔表明有不同的物理机 制(具有不同的几率和效率)对光子发射起作用。关于这个题目的最近 综述可以参阅：N.Akil，S.E.Kerns，D.V.Kerns，Jr.，A.Hoffmann， J.-P.Charles，“A Multimechanism Model for Photon Generation by Silicon Junctions in Avalanche Breakdown”，IEEE Trans.On Elect.Dev.，第46卷，第5期，1999年5月，1022-1028页，和M. de la Bardonnie，D.Jiang，S.E.Kerns，D.V.Kerns，Jr.，P. Mialhe，J.-P.Charles，A.Hoffman，“On the Aging of Avalanche Light Emission from Silicon Junctions”，IEEE Trans.on Elect. Dev.，第46卷，第6期，1999年6月，第1234-1239页。

据认为这些机制中的一些是：(1)带间跃迁，发生在(1a)超热 (hot)电子和热(thermal)空穴之间(1b)超热空穴和热电子之间， (1c)超热电子和超热空穴之间；(2)带内跃迁，发生在(2a)导带 内，以及/或者(2b)价带内；(3)因离化杂质对超热载流子的散射 而产生的Brehmstrahlung。

尽管自20世纪50年代以来存在丰富的实验证据表明硅能够发光， 但效率一直非常低：跨带隙的107次复合中大概只有1次可以发光。 这种低效率与硅的能带结构细节(即在1.1eV的最小带隙是间接的) 器件设计/形状，以及工艺结构紧密相关。

传统的雪崩发光器件是通过向体衬底中离子注入以制作横向或者 竖向pn结来制造。在任一情况下，发光位置都离衬底表面几百纳米， 结果能量大于衬底最小带隙的光子被吸收，由此严重降低了外部功率 效率。

由于上述所有原因，能带结构，器件设计，以及工艺结构，不可 能利用操作在雪崩模式下的硅结的光发射用于实际应用。另一方面， 传统的CMOS技术不适合为了调节pn结带隙而集成其它半导体材料。 由于这个原因，有效发光器件与CMOS的完全单片集成一直是不可能 的。

本发明基于WO 2002/33755和WO 2004/027879中所公开的器件和 工艺结构，以及共同待决申请中公开的新版图设计，提出一种能将 ALED与先进CMOS(包括亚-100nm技术)单片集成的新制造方法，器 件层，以及版图设计，其中光发射区可以由不同于半导体衬底(例如 硅或者锗)的材料制成。本发明还公开了为提高光发射效率目的而优 化的掺杂和异质结分布，以及为光发射在一定的波长范围内(即1.3 微米至1.55微米范围内)的目的而优化的分布。

在一个示例性的实施中，相对于考虑的CMOS技术所需要的掩模 数，ALED与先进CMOS技术的单片集成只需要三个附加掩模。已经实 验证明，WO 2002/33755和WO 2004/027879中描述的具有共同待决申 请中所述版图设计之一的雪崩光二极管，在特定的操作条件下的确可 以发光。

发明简述

本发明的一个目的是用于制作与亚-微米和亚-100nm CMOS技术 兼容并且提高通过雪崩结发光的内在和外在效率的光子器件的新工艺 结构。

1.衬底可以是体Si或者SOI，体Ge或者GOI，(体硅或者绝缘 体上的)SiGe虚拟衬底，等等。所采用的衬底类型与器件要与之单片 集成的CMOS技术的要求有关。

2.对于体衬底上的淀积膜，加速区(高电场区)可以处在衬底 内部。在这种情形中，淀积膜可以只包括碰撞离化区，或者其还可以 包括“能量过滤”区。

3.在淀积膜中，所设计的使碰撞离化最大的区域可以具有n型 或者p型导电性。

4.对于淀积在薄膜或者超薄膜SOI或者GOI衬底上的膜，可以 为正面光发射，或者背面光发射，或者为它们二者，优化淀积膜的掺 杂和异质结分布。

5.对于淀积在薄膜或者超薄膜SOI或者GOI衬底上的膜产生的 正面光发射，这些膜包括“加速区”，可选包括能量过滤区，该区域 中发生光发射，其同时是一个电极。

6.对于淀积在薄膜或者超薄膜SOI或者GOI衬底上的膜产生的 背面光发射，这些膜包括可选的能量过滤区，加速区和与其中发生光 发射的电极相对的电极。

7.对于淀积在薄膜或者超薄膜SOI或者GOI衬底上的膜产生的 正面光发射，这些膜包括加速区和顶电极。顶电极和底电极必须适合 于光发射，且加速区必须适合于其两端上的光发射。可选的能量过滤 区必须处在加速区的两端或者仅在一端。

8.无论采用何种衬底，加速区应该是单晶的，因为电荷载流子 的迁移率应该尽可能高。

9.无论采用何种衬底，其中发生光发射的区域应该尽可能薄， 以使通过侧壁的横向光发射最小。

10.可以对其中发生光发射的区域进行能带调节，使得发出的光 的光子能量可以低于衬底中带间吸收的阈值。

本发明的另一个目的是与亚-微米和亚-100nm CMOS技术兼容的 新器件结构，这些技术可提高通过雪崩结的光发射的内在和外在效率。

1.发生雪崩光发射的区域是淀积在有源区上的薄膜；

2.电场和雪崩电流垂直于衬底表面；

3.发生雪崩光发射的淀积膜可以是纯净材料，随机合金或者短 周期超晶格。

4.可以调节光发射膜的淀积来形成赝晶膜，多晶膜，或者非晶 膜。其还可以具有不同材料膜的组合。例如，赝晶然后多晶，或者赝 晶然后非晶，或者赝晶然后多晶然后非晶。另外，也可以淀积晶体膜， 然后采用合适的处理使其形成纳米晶或者多孔。

5.在淀积处理过程中，由于光发射中所涉及的一种或者多种物 理机制，为了最大化一个或多个光发射过程的内在效率，可以对异质 结和掺杂分布进行优化。

6.可以优化一个或多个淀积膜的异质结和掺杂分布，以获得特 定波长范围内的有效光发射。

7.可以设计一个或多个淀积膜的异质结和掺杂分布，使得淀积 膜只能用作碰撞离化位置。

8.除了碰撞离化位置外，一个或多个淀积膜的异质结和掺杂分 布还可以包括起作“能量过滤”作用的区域，即，只允许具有特定能 量范围的电荷载流子移动到发生碰撞离化(即雪崩)区域中的区域。

9.除了碰撞离化位置外，淀积膜的异质结和掺杂分布还包括电 荷载流子在其中加速的区域。

10.除了碰撞离化位置外，淀积膜的异质结和掺杂分布还包括起 作“能量过滤”的区域和电荷载流子在其中加速的区域。

11.相同的器件，当偏压高于击穿电压时发射光，而当偏压低于 击穿电压时可以作为雪崩光二极管。

本发明的又一个目的是与亚-微米和亚-100nm CMOS技术兼容的 新版图设计结构，这些技术可提高通过雪崩结的光发射的内在和外在 效率。

1.对于BiCMOS工艺中与竖直双极器件的的单片集成，典型为 SiGe(或者SiGeC)BiCMOS工艺技术，光发射极的有源区可以是CMOS 有源区或者双极有源区。

2.对于纯CMOS工艺中的单片集成，有源区是标准的CMOS有源 区。

3.对于在体晶片上或者厚膜SOI晶片上与纯CMOS工艺的单片集 成，到光发射器件底电极上的导电通路可以通过阱注入来实现。

3a.对于p型淀积膜，有源区是n型的，在p型衬底上。到n型 有源区的导电通路通过n阱注入实现，其与包围n型有源区的一部分 浅沟槽隔离的两侧交迭。

3b.对于n型淀积膜，有源区是p型的，在n型衬底上，或者p 衬底技术上的三阱上的n阱上。到p型有源区的导电通路通过p阱注 入实现，其与包围p型有源区的浅沟槽隔离的两侧交迭。

3c.对于n型有源区，n阱注入还可以与相邻有源区上的N-MOSFET 的源/漏区交迭，由此提供与开关元件耦合的非常紧凑的光发射器件的 排列。

3d.对于p型有源区，p阱注入还可以与相邻有源区上的P-MOSFET 的源/漏区交迭，由此提供与开关元件耦合的非常紧凑的光发射器件的 排列。

4.对于在薄膜SOI或者GOI衬底上与纯CMOS工艺的单片集成， 通过用隔离不完全包围有源区来提供到底电极的横向接触。

附图简述

图1A给出一个单片集成结构，显示一个N-MOSFET连接在一个光 子器件的底电极上，其中“加速”区是n型并且在体材料中，而p型 外延层是其中通过碰撞离化发生光发射的区域。到底电极的接触通过 n阱注入制作在有源区的外侧。

图1B给出与图1A中所示不同的结构，其中，将“加速”区外延 淀积在高n型掺杂的表面上。该“加速”区可以是未掺杂的或者低掺 杂的。

图1C给出与图1B中所示不同的结构，其中，将“加速”区外延 淀积在高n型掺杂的表面上，可选的“能量过滤”区位于“加速”区 和通过碰撞离化产生光发射的区域之间。该“加速”和“过滤”区可 以是未掺杂的或者低掺杂的。

图2A给出一种制作在体衬底上的结构，其可以与CMOS单片集成 或者可以不与其单片集成，显示了一个光子器件和到顶电极以及底电 极的接触，其中，“加速”区是p型的并且在体材料中，而n型外延 层是通过碰撞离化发生光发射的区域。到底电极的接触通过p阱注入 制作在有源区的外侧。

图2B显示了与图2A中所示不同的结构，其中，将“加速”区外 延淀积在高n型掺杂的表面上。该“加速”区可以是未掺杂的或者低 掺杂的。

图2C显示了与图2B中所示不同的结构，其中，将“加速”区外 延淀积在高n型掺杂的表面上，可选的“能量过滤”区位于“加速” 区和其中通过碰撞离化发生光发射的区域之间。“加速”区和“过滤” 区可以是未掺杂或者低掺杂的。

图3A给出一种用于正面光发射且没有“过滤层”区的超薄膜SOI 或者GOI衬底上的单片集成结构，显示了一个N-MOSFET连接到一个光 子器件的底电极上。“加速层”区可以是未掺杂的，可以将其直接淀 积在n型有源区域上，然后淀积通过碰撞离化光发射的p型膜。

图3B给出一种用于正面光发射且具有“过滤器”区的超薄膜SOI 或者GOI衬底上的单片集成结构，显示了一个N-MOSFET连接到一个光 子器件的底电极上。“加速层”区可以是未掺杂的，可以将其直接淀 积在n型有源区域上，然后是“过滤层”层，并淀积通过碰撞离化光 发射的p型膜。

图3C给出一种用于背面光发射且没有“过滤层”区的超薄膜SOI 或者GOI衬底上的单片集成结构，显示了一个N-MOSFET连接到一个光 子器件的底电极上。“加速层”区可以是未掺杂的，可以将其直接淀 积在n型有源区域上，然后淀积通过碰撞离化光发射的p型膜。

图3D给出一种用于背面光发射且具有“过滤层”区的超薄膜SOI 或者GOI衬底上的单片集成结构，显示了一个N-MOSFET连接到一个光 子器件的底电极上。“加速层”区可以是未掺杂的，可以将其直接淀 积在n型有源区域上，然后是“过滤层”层，并淀积通过碰撞离化光 发射的p型膜。

图4A给出一种用于正面光发射且没有“过滤层”区的制作在超薄 膜SOI或者GOI衬底上的结构，其可以与CMOS单片集成或者可以不与 其单片集成，显示了一个光子器件和到顶电极以及底电极的接触。“加 速层”区可以是未掺杂的，可以将其直接淀积在n型有源区域上，然 后淀积通过碰撞离化光发射的p型膜。

图4B给出一种用于正面光发射且具有“过滤层”区的制作在超薄 膜SOI或者GOI衬底上的结构，其可以与CMOS单片集成或者可以不与 其单片集成，显示了一个光子器件和到顶电极以及底电极的接触。“加 速器”区可以是未掺杂的，可以将其直接淀积在n型有源区域上，然 后是“过滤器”层，并淀积通过碰撞离化光发射的p型膜。

图4C给出一种用于背面光发射且没有“过滤层”区的制作在超薄 膜SOI或者GOI衬底上的结构，其可以与CMOS单片集成或者可以不与 其单片集成，显示了一个光子器件和到顶电极以及底电极的接触。“加 速层”区可以是未掺杂的，可以将其直接淀积在n型有源区域上，然 后淀积通过碰撞离化光发射的p型膜。

图4D给出一种用于背面光发射且具有“过滤层”区的制作在超薄 膜SOI或者GOI衬底上的结构，其可以与CMOS单片集成或者可以不与 其单片集成，显示了一个光子器件和到顶电极以及底电极的接触。“加 速层”区可以是未掺杂的，可以将其直接淀积在n型有源区域上，然 后是“过滤层”层，并淀积通过碰撞离化光发射的p型膜。

图5显示了具有p型硅底电极未掺杂的硅“加速器”区以及被也 为n型掺杂的薄硅层覆盖的n型掺杂Ge层的器件的示例性定性能带 图。

图6显示了具有p型硅底电极未掺杂的硅“加速器”区以及被也 为n型掺杂的薄硅层覆盖的n型掺杂(SiC)-(GeC)超晶格层的器件的示 例性定性能带图。

图7显示了具有p型硅底电极未掺杂的SiGe或者SiGeC“加速器” 区，以及被也为n型掺杂的薄硅层覆盖的n型掺杂Ge层的器件的示例 性定性能带图。在“加速器”区与n型掺杂光发射层的界面上存在导 带偏移。这个偏移可以用作能量过滤器，即只有动能(沿垂直于衬底 的方向)大于这个势垒的载流子才能到达n型掺杂层。该势垒应该足 够薄，以使载流子可以跨过而不发生散射，但应足够厚以防止隧穿。 这个势垒应该防止热载流子到达n型掺杂层，由此抑制那些不会在n 型掺杂层中引起碰撞离化的大部分电流。

图8显示了正偏压下，而非反向雪崩偏压下器件的示例性定性能 带图。这个器件表明，有了n型掺杂光发射器和中间层(此时不是真 正的“加速器”层)处的导带势垒，其可以保持阻止电子往衬底移动， 但会向n型层中注入电子。图9的器件意味着具有直接带隙的n型层， 因为在该层中的复合发生在热电子和热空穴之间。

图9A至9H显示了工艺流程#1的最相关的步骤/模块。

图10A至10E显示了工艺流程#2的最相关的步骤/模块。

图11A至11F显示了工艺流程#3的最相关的步骤/模块。

图12A至12H显示了工艺流程#4的最相关的步骤/模块。

发明详述

1.制作方法

本发明采用WO 2002/33755中公开的制作结构和工艺流程，其包 括制造具有外延生长的有源层的雪崩光二极管(APD)，其与体CMOS 器件单片集成。这种制作结构的基本优点是APD的一些有源层是外延 淀积在CMOS有源区上，与MOSFET直接相邻，由此产生与CMOS的非常 紧凑的单片集成。因为有源层中的一些是淀积在硅表面(有源区)上 的外延层，除了硅自身外，其可以具有与硅外延兼容的材料。

与WO 2002/33755和WO 2004/027879相似，本发明的制作方法按 照标准CMOS工艺进行直到形成硅化物层。理想地，外延淀积发生在已 进行全部的高温步骤之后，比如离子注入和源/漏CMOS结的退火，因 此“淀积状态”的异质结和掺杂分布不会因温度导致的扩散和/或应变 松弛而改变。在亚-100nm CMOS中，后续的处理步骤，比如硅化物形 成，和所有的金属化步骤，可以在低于外延生长所采用的温度的温度 下进行。

本发明的制作方法使得APD/ALED能与先进CMOS非常紧凑的单片 集成，形成像素(Pixel)/Lixel的“有源矩阵”，其中，APD/ALED 包括具有复杂掺杂和异质结分布设计(engineering)的外延生长的有 源层。这使得可以制作具有深度调节的能带结构的有源区，导致相对 于衬底(硅或者锗，或者弛豫的SiGe缓冲层)的大大提高的光电性能。 必须强调的是，这种复杂的掺杂和异质结分布设计在没有外延生长这 些层的器件中是不可能的。

WO 2002/33755提供了在体衬底和厚膜SOI上的制作方法。WO 2004/027879提供了在薄膜SOI或者GOI衬底上的制作方法，用于正 面和/或者背面照射。本公开适合用于体衬底，厚膜和薄膜SOI或者 GOI衬底。

需要注意的是，最理想的光发射器件层也可以制作在没有CMOS 器件的衬底上，结果是工艺流程更简单且成本更低。一些应用，比如 固态照明(SSL)，不需要这些先进外延层和CMOS的单片集成。在该 情形中，有三种选择：(1)制作单个的大的ALED/Lixel器件，(2) 制作平行接触的ALED/Lixel器件的2维阵列，(3)制作通过“无源 矩阵寻址”单个接触的ALED/Lixel器件的2维阵列。

WO 2002/33755中公开的工艺流程是这样一个实例，其中假设， 对于深亚微米(例如0.18微米)CMOS技术，在形成高掺杂的源/漏区 之后进行的SiGeC层的外延淀积所需要的热消耗是足够低的。低温外 延淀积工艺(包括外延前表面的准备)已经被证实。然而，为了得到 所需要的膜，生产中最常用的工艺仍然需要稍微更大的热预算。

如果外延淀积SiGeC膜的热预算被认为太高，那么可以将这个淀 积步骤插入源/漏结形成之前。外延淀积SiGeC膜的热预算随时间而降 低。对此和许多其它的工艺步骤，普遍认为存在朝向更低热预算的趋 势。可以合理地认为，在不久的将来的某个时候，生产级设备和制法 将与源/漏区形成之后的外延淀积步骤的插入相容。对于低于45nm 的CMOS技术，将衬底从硅改变为锗将进一步帮助降低热预算，因为与 非常稳定的氧化硅相比，锗的自生氧化物非常容易被去除(其是水溶 性的)。所以，希望锗衬底/表面在不影响先前存在的掺杂/异质结分 布的情况下，能够进行多个外延淀积步骤。

在下面描述的工艺流程中，“隔离模块”可以是传统的LOCOS或 者STI技术，但STI是优选的。而且，“离子注入模块”以及“硅化 物模块”涉及各自的传统工艺模块/步骤/制法。

在下面的工艺流程中，没有显示材料掺杂和异质结分布的细节， 因为它们对于工艺流程的描述是不需要的，并且因为如果这些层的细 节改变，而工艺流程不变。

下面是附图中标注的层/材料的列表：

100-p型衬底

101-有源

102-STI

103-p阱

104-n阱

105-p型掺杂区(105)，隔离相邻的光二极管有源区

106-n型掺杂有源区，用于APD/ALED的外延层

107-MOSFET的栅绝缘层

108-NMOS LDD

109-高n型掺杂区，如NMOS源/漏区(HDD)

110-薄膜SOI的场隔离

111-栅电极

112-氮化物间隔层

113-深沟槽隔离(DTI)

114-作为外延硬掩模的氮化物膜

115-硅化物

116-金属前电介质

117-外延淀积膜-有源区上的单晶材料

118-外延淀积膜-场隔离区上的非晶/多晶材料

119-向APD有源区内的N型注入

120-SOI衬底的埋层氧化物

121-SOI机械衬底

126-光阻挡层

127-红色过滤层

128-绿色过滤层

129-蓝色过滤层

130-接触

131-金属-1

150-透明衬底

151-N型硅衬底

152-背面金属化

160-P型电极和光发射层

161-N型电极光发射层

162-用于正面光发射的加速区

163-用于背面光发射的加速区

164-用于正面光发射的过滤区

165-用于背面光发射的过滤区

166-P型电极

167-N型电极

示例工艺流程#1

制备通过“有源矩阵寻址”单个接触的多个ALED/Lixel器件，采 用与CMOS器件单片集成的工艺流程制造在体衬底上。这个示例工艺流 程在p衬底硅晶片上采用了双阱工艺。下面描述的流程仅仅说明了最 重要的工艺模块。

工艺模块次序(图9A至9H)

“隔离模块”

“P阱注入模块”

“N阱注入模块”(图9A)

“多栅模块”(图9B)

“NMOS LDD注入模块”

“PMOS LDD注入模块”

“Lixel注入模块”(图9C)

“氮化物间隔层模块”

“NMOS HDD注入模块”

“NMOS HDD注入模块”(图9D)

“外延前模块”(图9E)

A.淀积用作外延硬掩模的Si3N4；

B.光刻限定出要生长外延膜的窗口；

C.在要生长外延层的有源区上刻蚀开窗口；

D.光刻胶剥离并清洗；

“外延模块”(图9F)

A.外延前清洗；

B.外延生长具有优化掺杂和异质结分布的层。该外延生长可以 是选择性的或者非选择性的。图中显示了非选择性生长；

C.光刻限定出需要去除的外延膜；

D.刻蚀去除外延层，在下面的Si3N4膜上停止；

E.光刻胶剥离并清洗；

“硅化物模块”(图9G)

用传统的方法/制法形成硅化物：

A.淀积用作硅化物形成硬掩模的Si3N4；

B.光刻限定出要形成硅化物的窗口；

C.在将形成硅化物的有源区上刻蚀开窗口；

D.光刻胶剥离并清洗；

E.淀积(例如通过溅射)金属膜；

F.热退火以形成硅化物

G.去除(例如，选择性湿法刻蚀)未反应的金属；

“金属化模块”(图9H)

所采用的金属化技术可以与标准CMOS技术中所采用的相同。

如果外延层的厚度超过了给定CMOS技术中的多晶硅栅的典型厚 度，则在形成接触和金属-1线之前，可能需要对平整度进行一些精细 调整。

示例工艺流程#2

制备通过“无源矩阵寻址”单个接触的多个ALED/Lixel器件，采 用比与CMOS器件单片集成所需要的流程简单的工艺流程在体衬底上 制造。这个示例工艺流程采用了p衬底硅晶片，并略去了许多制作标 准CMOS器件所采用的步骤。

工艺模块次序(图10A至10E)

“隔离模块”

“离子注入模块”(图10A)

这个模块限定有待使用n型掺杂剂进行离子注入的位置。

在优选实施方案中，有三个分别图形化的离子注入步骤。

-第一步注入是在CMOS工艺中的标准N阱注入，使有源区和 隔离区交迭。

-第二步是向有源区中的注入，将产生与在BiCMOS工艺中的 高速HBT器件集极区中所采用的相似的掺杂程度。这第二步注入沿预 定的区域与N阱注入交迭。

-第三步注入沿预定的区域与N阱注入交迭，并在预定的表面 区域上提供高的掺杂浓度。

“外延前模块”(图10B)

A.淀积有待用作外延硬掩模的Si3N4；

B.光刻限定出要生长外延膜的窗口；

C.在要生长外延层的有源区上刻蚀开窗口；

D.光刻胶剥离并清洗；

“外延模块”(图10C)

A.外延前清洗；

B.外延生长具有优化的掺杂和异质结分布的层。该外延生长可 以是选择性的或者非选择性的。图中显示的是非选择性生长；

C.光刻限定出需要去除的外延膜；

D.刻蚀去除外延层，在下面的Si3N4膜上停止；

E.光刻胶剥离并清洗；

“硅化物模块”(图10D)

用传统的方法/制法形成硅化物：

A.淀积在硅化物形成中用作硬掩模的Si3N4；

B.光刻限定出要形成硅化物的窗口；

C.在要形成硅化物的有源区上刻蚀开窗口；

D.光刻胶剥离并清洗；

E.淀积(例如通过溅射)金属膜；

F.热退火形成硅化物

G.去除(例如选择性湿法刻蚀)未反应的金属；

“金属化模块”(图10E)

所采用的金属化技术可以与标准CMOS技术中所采用的相同。

如果外延层的厚度超过了给定的CMOS技术中的多晶硅栅的典型 厚度，则在形成接触和金属-1线之前，可能需要对平整度进行一些精 细调整。

示例工艺流程#3

制备全部同时平行接触的多个ALED/Lixel器件，采用比与CMOS 器件单片集成所需要的流程简单的工艺流程在体衬底上制造。这个示 例工艺流程采用了n衬底硅晶片，并略去了许多制作标准CMOS器件所 采用的步骤。采用这个流程，到底电极的接触通过衬底的背面形成，

这是采用n型衬底的原因。

工艺模块次序(图11A至11F)

“隔离模块”

“离子注入模块”(图11A)

采用n型衬底，到底电极的接触通过(减薄的)晶片的背面制备， 不需要N阱注入，也不需要在晶片表面附近产生高n型掺杂浓度的注 入。

-向有源区中注入，以产生与在BiCMOS工艺中的高速HBT器件 集极区中所采用的相似的掺杂程度。为了在隔离区周围留下较低掺杂 的区域，该图形化注入的掩模与有源区交迭。

“外延前模块”(图11B)

A.淀积有待用作外延硬掩模的Si3N4；

B.光刻限定出要生长外延膜的窗口；

C.在要生长外延层的有源区上刻蚀开窗口；

D.光刻胶剥离并清洗；

“外延模块”(图11C)

A.外延前清洗；

B.外延生长具有优化的掺杂和异质结分布的层。外延生长可以 是选择性的或者非选择性的。图中显示的是非选择性生长；

C.光刻限定出需要去除的外延膜；

D.刻蚀去除外延层，在下面的Si3N4膜上停止；

E.光刻胶剥离并清洗；

“硅化物模块”(图11D)

用传统的方法/制法形成硅化物：

A.淀积在硅化物形成中用作硬掩模的Si3N4；

B.光刻限定出要形成硅化物的窗口；

C.在要形成硅化物的有源区上刻蚀开窗口；

D.光刻胶剥离并清洗；

E.淀积(例如通过溅射)金属膜；

F.热退火形成硅化物

G.去除(例如选择性湿法刻蚀)未反应的金属；

“金属化模块”(图11E)

所采用的金属化技术可以与标准CMOS技术中所采用的相同。

如果外延层的厚度超过了给定的CMOS技术中的多晶硅栅的典型 厚度，则在形成接触和金属-1线之前，需要对平整度进行一些精细调 整。在一个典型的应用中，金属化模块将只有一个金属层。

“背面模块“(图11F)

在晶片背面淀积金属(例如铝)并退火，以形成制备在晶片正面 上的到器件底电极上的接触。在背面淀积金属之前，要将晶片减薄以 便使与制备在正面的结构之间的串联电阻最小。

示例工艺流程#4

制备通过“有源矩阵寻址”单个接触的多个ALED/Lixel器件，采 用与CMOS器件单片集成的工艺流程在薄膜SOI(或者GOI)衬底上制 造。下面描述的流程仅说明了最重要的工艺模块。

工艺模块次序(图12A至12H)

“隔离模块”(图12A)

“多栅模块”和“NMOS S/D注入模块”(图12B)

“外延前模块”(图12C)

A.淀积有待用作外延硬掩模的Si3N4；

B.光刻限定出要生长外延膜的窗口；

C.在要生长外延层的有源区上刻蚀开窗口；

D.光刻胶剥离并清洗；

“外延模块”(图12D)

A.外延前清洗；

B.外延生长具有优化的掺杂和异质结分布的层。外延生长可以 是选择性的或者非选择性的。图中显示的是非选择性生长；

C.光刻限定出需要去除的外延膜；

D.刻蚀去除外延层，在下面的Si3N4膜上停止；

E.光刻胶剥离并清洗；

“硅化物模块”(图12E)

用传统的方法/制法形成硅化物：

A.淀积在硅化物制备中用作硬掩模的Si3N4；

B.光刻限定出要形成硅化物的窗口；

C.在要形成硅化物的有源区上刻蚀开窗口；

D.光刻胶剥离并清洗；

E.淀积(例如通过溅射)金属膜；

F.热退火形成硅化物

G.去除(例如选择性湿法刻蚀)未反应的金属；

“金属化模块”(图12F)

所采用的金属化技术可以与标准CMOS技术中所采用的相同。

如果外延层的厚度超过了给定的CMOS技术中的多晶硅栅的典型 厚度，则在形成接触和金属-1线之前，需要对平整度进行一些精细调 整。

可选的“背面处理模块”(图12G)

在衬底正面上进行完所有的处理之后，一种选择是去除衬底的背 面。埋层氧化物为去除背面所应用的任何方法提供了掩模层。然后将 经过完整处理的SOI(或者GOI)层进行如下之一的处理：

(1)直接键合到新衬底上，该新衬底可以是光透明的或者不 透明的，并且可以是绝缘体或者导体；

(2)在埋层氧化物新暴露的表面上进行处理，然后键合到新 衬底上。

在埋层氧化物的新暴露表面上进行处理可以用于如下目的：

(A)电连接制作在晶片正面上的结构；

(B)制作另外的电学和/或电子和/或光学光电子器件。

这些器件的实例可以是天线，竖直和/或水平的光学(半-)腔，表面 等离子体激元-极化声子(SPP)结构，例如“光漏斗”(WO 2004/027879) 等。需要注意的是，在背面制作光学半腔可以与在正面制作半腔相容， 可以在“外延模块”之后，“硅化物模块”之前立即进行。

2.衬底和外延层的类型

本发明的制造方法可以实现在不同的衬底材料(例如体硅或者锗， 厚膜SOI或者GOI，薄膜SOI或者GOI)以及不同的取向(<100>，<111> 等)上。在不同材料和取向上生长的外延膜自然存在不同，结果光电 性质不同，所以性能和功用也不同。

正如S.Tanaka，G.C.Umbach，J.M.Blakely，R.M.Tromp，M. Mankos，“Fabrication of arrays of large step-free regions on Si(001)”，Appl.Phys.Lett，第69卷，第9期，第1235页，1996 年8月26日，以及D.Lee，J.Blakey，“Formation and stability of large step-free areas on Si(001)and Si(111)”，Surf.Sci.， 第445卷，第32页，2000年所证实，已经证明硅衬底的图形化区域 可以进行处理得到单层的平整度；这是外延生长高质量的赝晶随机合 金和短周期超晶格的理想表面。产生单层平整的有源区所需要的处理 与WO 2002/33755和WO 2004/027879中的工艺流程，以及共同待决 申请中的版图设计相兼容的，因此本公开的器件的光子有源层可以制 作在这样的表面上。

与衬底的材料和取向无关，ALED需要来自以下有源层的特定功 能：第一个电极，“加速”区，可选的“能量过滤”区，以及“碰撞 离化”或者“雪崩”区，其也可以是第二个电极。例如，对于制作在 p衬底上的n阱上的器件，底电极是n型的，而顶电极是p型的。“加 速”区和“能量过滤”区可以是未掺杂的。

从这些要求立即可以推出，制作在薄膜SOI或者GOI上的器件必 须使“加速”区成为外延叠层的一部分，而对于制作在体或者厚膜SOI 衬底上的器件，载流子可以在衬底中加速。对于体或者厚膜SOI衬底， “加速”区也可以是外延生长的，这使得能够通过仔细设计异质结分 布进行能带设计，这与用单一的均匀材料制作的“加速”区相比具有 许多潜在的好处。

电子和/或空穴的“能量过滤”区可以用超晶格制成，如J. Martorell，D.W.L.Sprung和G.V.Morozov，“Design of electron band pass filters for electrically biased finite superlattices”， Phys.Rev.B 69，115309，2004中所示。就在形成“雪崩”区(顶 电极)之前，在外延叠层中构建这些层的目的是将进入“雪崩”层的 载流子流动限制到只有那些能量在特定范围内的载流子。选择能量范 围使其可以提供在“雪崩”区中产生辐射跃迁的最大几率。结果，能 量在这个理想范围之外的载流子流动被抑制，由此大大降低了总电流， 因而降低了总功率损耗，所以显著提高总功率效率。

理想地，“能量过滤”区以这样的方式起作用，可以通过它的每 个单载流子会引起导致发射光子的碰撞离化事件。在这种情形中，间 接带隙材料的雪崩光发射效率将接近在直接带隙材料中热载流子复合 的光发射效率。

薄膜SOI或者GOI衬底允许设计背面发射能量大于衬底(例如硅 或者锗)带隙的光子的ALED。埋层氧化物层对于去除硅或者锗机械衬 底是优异的掩模层，因而可以直接在埋层氧化物背面上进行处理，然 后键合到透明衬底上。背面处理得到的许多可能之一是制作光学腔。 这对于竖直腔发射器件是尤其有用的。

传统的谐振光学腔典型需要在光发射层的正面制作半腔，在背面 制作另一个半腔。采用表面等离子体激元极化声子(SPP)的较新概念 (其需要制作图形化的贵金属薄膜，这与传统的CMOS版图设计和/或 工艺不兼容)当在正面完成了所有与CMOS兼容的处理之后，可以方便 的实施在这些衬底的背面上，如WO 2004/027879所公开。

图1A给出一个单片集成结构，显示一个N-MOSFET连接在一个光 子器件的底电极上，其中“加速”区是n型并且在体材料中，而p型 外延层是其中通过碰撞离化发生光发射的区域。到底电极的接触通过 n阱注入制作在有源区的外侧。

图1B给出与图1A中所示不同的结构，其中，将“加速”区外延 淀积在高n型掺杂的表面上。该“加速”区可以是未掺杂的或者低掺 杂的。

图1C给出与图1B中所示不同的结构，其中，将“加速”区外延 淀积在高n型掺杂的表面上，可选的“能量过滤”区位于“加速”区 和通过碰撞离化产生光发射的区域之间。该“加速”和“过滤”区可 以是未掺杂的或者低掺杂的。

图2A给出一种制作在体衬底上的结构，其可以与CMOS单片集成 或者可以不与其单片集成，显示了一个光子器件和到顶电极以及底电 极的接触，其中，“加速”区是p型的并且在体材料中，而n型外延 层是通过碰撞离化发生光发射的区域。到底电极的接触通过p阱注入 制作在有源区的外侧。

图2B显示了与图2A中所示不同的结构，其中，将“加速”区外 延淀积在高n型掺杂的表面上。该“加速”区可以是未掺杂的或者低 掺杂的。

图2C显示了与图2B中所示不同的结构，其中，将“加速”区外 延淀积在高n型掺杂的表面上，可选的“能量过滤”区位于“加速” 区和其中通过碰撞离化发生光发射的区域之间。“加速”区和“过滤” 区可以是未掺杂或者低掺杂的。

图3A给出一种用于正面光发射且没有“过滤层”区的超薄膜SOI 或者GOI衬底上的单片集成结构，显示了一个N-MOSFET连接到一个光 子器件的底电极上。“加速层”区可以是未掺杂的，可以将其直接淀 积在n型有源区域上，然后淀积通过碰撞离化光发射的p型膜。

图3B给出一种用于正面光发射且具有“过滤器”区的超薄膜SOI 或者GOI衬底上的单片集成结构，显示了一个N-MOSFET连接到一个光 子器件的底电极上。“加速层”区可以是未掺杂的，可以将其直接淀 积在n型有源区域上，然后是“过滤层”层，并淀积通过碰撞离化光 发射的p型膜。

图3C给出一种用于背面光发射且没有“过滤层”区的超薄膜SOI 或者GOI衬底上的单片集成结构，显示了一个N-MOSFET连接到一个光 子器件的底电极上。“加速层”区可以是未掺杂的，可以将其直接淀 积在n型有源区域上，然后淀积通过碰撞离化光发射的p型膜。

图3D给出一种用于背面光发射且具有“过滤层”区的超薄膜SOI 或者GOI衬底上的单片集成结构，显示了一个N-MOSFET连接到一个光 子器件的底电极上。“加速层”区可以是未掺杂的，可以将其直接淀 积在n型有源区域上，然后是“过滤层”层，并淀积通过碰撞离化光 发射的p型膜。

图4A给出一种用于正面光发射且没有“过滤层”区的制作在超薄 膜SOI或者GOI衬底上的结构，其可以与CMOS单片集成或者可以不与 其单片集成，显示了一个光子器件和到顶电极以及底电极的接触。“加 速层”区可以是未掺杂的，可以将其直接淀积在n型有源区域上，然 后淀积通过碰撞离化光发射的p型膜。

图4B给出一种用于正面光发射且具有“过滤层”区的制作在超薄 膜SOI或者GOI衬底上的结构，其可以与CMOS单片集成或者可以不与 其单片集成，显示了一个光子器件和到顶电极以及底电极的接触。“加 速器”区可以是未掺杂的，可以将其直接淀积在n型有源区域上，然 后是“过滤器”层，并淀积通过碰撞离化光发射的p型膜。

图4C给出一种用于背面光发射且没有“过滤层”区的制作在超薄 膜SOI或者GOI衬底上的结构，其可以与CMOS单片集成或者可以不与 其单片集成，显示了一个光子器件和到顶电极以及底电极的接触。“加 速层”区可以是未掺杂的，可以将其直接淀积在n型有源区域上，然 后淀积通过碰撞离化光发射的p型膜。

图4D给出一种用于背面光发射且具有“过滤层”区的制作在超薄 膜SOI或者GOI衬底上的结构，其可以与CMOS单片集成或者可以不与 其单片集成，显示了一个光子器件和到顶电极以及底电极的接触。“加 速层”区可以是未掺杂的，可以将其直接淀积在n型有源区域上，然 后是“过滤层”层，并淀积通过碰撞离化光发射的p型膜。

3.器件“有源层”

如正面部分所述，存在多组“有源层”。底电极，“加速”区， 可选的“能量过滤”区，以及“雪崩”区，这是其中通过碰撞离化发 生光发射的区域，其可以同时是顶电极。

热载流子是在“加速”区中得到可在相邻的“雪崩”区中成功引 起碰撞离化所必需的能量的。在“加速”区中从电场获得能量的能力 依赖于在这个区中的电子和/或空穴的迁移率：迁移率越高，获得引起 碰撞离化所需的能量水平的载流子的数目就越多。所以，“加速”区 是未掺杂的或者低掺杂的单晶区是非常有利的。加速区可以设计成体 晶片衬底或者厚膜SOI衬底的一部分，或者可以外延生长在任何类型 的衬底上：体衬底，厚膜SOI，或者薄膜SOI或GOI。对于外延生长的 “加速”区，其还可以具有复杂的异质结和/或掺杂分布以提高性能和 /或功用。

如果靠超晶格实现，则可选的“能量过滤”区需要是在单层水平 上具有异质结设计的单晶外延膜。因此无论衬底类型如何，这组可选 的器件层必须是外延生长的。

在优选的实现中，“雪崩”区也是具有复杂异质结和掺杂分布的 单晶膜。然而，其还可以是下面列出的任何材料的非赝晶膜(合金和/ 或超晶格)，比如多晶，纳米晶，非晶或者多孔的，并且其可以形成 于硅或者锗衬底上。

本公开下面的子部分提供关于可用作光发射层的不同种类的材料 /层的更详细的信息。

3.1在Si衬底上的只用IV族元素(C，Si，Ge，Sn)的外延层

由于前面提到的原因，与现有技术的CMOS技术单片集成的示例性 的实现是直接将赝晶Si1-xGex，和/或Si1-yCy，和/或Si1-x-yGexCy，和/或 Ge1-xCx的随机合金和/或超晶格应变(strain)至硅衬底，该硅衬底具 有任何更相关的晶向，如(100)，(111)或(311)。

将赝晶Si1-xGex，和/或Si1-yCy，和/或Si1-x-yGexCy，和/或Ge1-zCz的 随机合金和/或超晶格应变到Si衬底的集成，以及将它们结合到在这 些膜/材料中因雪崩产生光发射的器件设计中，使得性能和功用的增加 比在纯硅器件上的轻微改良要显著得多。性能上质变(比如辐射跃迁 效率提高，以及通过选择优选波长范围带来的功用)的原因与硅和锗 能带结构之间的性质差异以及它们结合成随机合金和超晶格有关。

尽管在硅中，间接带隙(1.1eV)和最低直接带隙(3.2eV)之 间的差异是2.1eV，而在锗中，间接带隙(0.66eV)和最小直接带 隙(0.8eV)之间的差异只有0.14eV。对于锗，仅需要为L能谷(沿 <111>方向)中的热电子增加0.14eV的动能就能使它们移动到Г能谷 中，因此可以产生高效的直接辐射跃迁，发射出1.55微米波长(0.8eV) 的光子。所以，由锗而不是硅制成的发生雪崩光发射的区域仍然具有 间接带隙，但光电带间跃迁的结果要比简单考虑硅间接带隙的物理图 像并将其从1.1eV减小到0.66eV要复杂的多。

对于采用现有技术的SiGe和/或SiGeC随机合金的组合物，能带 结构与硅的非常相似，包括在间接和最小直接带隙之间的大的差异。 然而，在SiGe/Si超晶格中不是这样，其中的“区折叠”从根本上改 变了沿超晶格生长轴方向的能带结构，如M.J.Shaw和M.Jaros： “Fundamental Physics of Strained layer GeSi：Quo Vadis”，第 4章“Germanium Silicon：Physics and Materials”，第56卷， Academic Press，1999中所解释的。为光探测和发射的目的，已经对 应变和超晶格周期对能带结构的影响进行了理论和实验上的研究。

最有希望的超晶格中的一些好像是应变至弛豫Si0.5Ge0.5随机合金 虚拟衬底上的Si5-Ge5。这种特殊的超晶格由于需要虚拟衬底而不适合 与CMOS单片集成。其它可产生相似的直接带隙结构的超晶格设计可以 直接形成在硅衬底上。一种这样的超晶格由具有大的碳百分数的 Si1-yCy随机合金的5个单层与纯Ge或者Ge1-zCz随机合金的5个单层交 替构成。Ge1-zCz层中的碳含量可以根据所要实现的目的而改变。M.Todd， J.Kouvetakis，D.J.Smith，“Synthesis and characterization of heteroepitaxial diamond-structured Ge1-xCx(x＝1.5-5.0％) alloys using chemical vapor deposition”，Appl.Phys.Lett.， 第68卷，第17期，1996年4月22日，第2407-2409页中阐述了应 变至Si的Ge1-zCz合金，比这种超晶格所需要的，具有高得多的碳含量， 大得多的厚度。

碳对应变到硅晶格上的锗的能带结构的影响还没有得到很好的表 征。下文所述假定往纯锗膜中加入少量的碳不会导致锗膜能带结构的 质变，也不会导致其大的量变。还假设非常小量的碳可以增加应变到 任何技术相关晶向的硅衬底上的近似纯锗层的临界厚度。

估算表明纯Ge在Si(100)上的临界厚度是1.2nm。向Ge层中加 入少量的碳可以提高它的临界厚度，并使得可以制备具有更大数目Ge 单层(实际上是Ge1-zCz)超晶格。根据(Si1-yCy)5-(Ge1-zCz)5超晶格中两 种成分的碳含量，可以应变补偿整个叠层。可以使(Si1-yCy)5层中的压 应变甚至大于(Ge1-zCz)5层中的张应变。

为了具有准直接带隙微带，希望在富硅层的导带中存在劈裂- 参见例如F.Cerdeira：“Optical Properties”，第5章，第231 页“Germanium Silicon：Physics and Materials”，第56卷， Academic Press，1999。Si张应变层可以通过在弛豫SiGe缓冲层(虚 拟衬底)上生长硅来实现，或者通过向应变至在Si衬底的Si1-yCy层中 加入碳来实现，如在K.Eberl，K.Brunner，O.G.Schmidt，“Si1-yCy and Si1-x-yGexCyAlloy Layers”第8章“Germanium Silicon：Physics and Materials”，第56卷，Academic Press，1999中所阐释。参见 同一本书中的图2(第389页)和13(第403页)。图16(第406页) 和17(第407页)显示了应变至Si的Si1-yCy的带边和带隙。

在应变至弛豫Si0.5Ge0.5随机合金虚拟衬底上的Si5-Ge5超晶格中， 由张应变引起劈裂，使得4个面内的Δ能谷(Δ∥)上升(相对于体衬 底)，留下2个未变的沿超晶格生长方向的Δ能谷(Δ⊥)。在应变至 硅晶格的(Si1-yCy)5-(Ge1-zCz)5超晶格中，在该膜中存在的碳所导致的压 应变在富硅层中引起导带劈裂。压应变引起沿超晶格生长方向的2个 Δ能谷(Δ⊥)相对于体衬底和4个面内的Δ能谷(Δ∥)下降。

(Si1-yCy)5-(Ge1-zCz)5超晶格可能具有非常大的“振荡强度”，这与 应变至弛豫Si0.5Ge0.5随机合金的Si5-Ge5的相似。这种 (Si1-yCy)5-(Ge1-zCz)5超晶格不必进行应变补偿，如果对其进行应变补 偿，则它的总厚度将不受应变限制。

理论预测这种SL的价带顶来源于体Ge的Г点态。所以用Ge1-zCz 代替纯Ge可以增大SL的带隙，因为Ge层中应变的减小会在价带中产 生相对于体Si的更小的偏移。因此，有好的理由预期应变至硅衬底的 (Ge1-zCz)m-(Si1-yCy)n超晶格(例如m＝n＝5)，应产生准直接带隙， 具有大的振荡强度。富Si层中的碳含量控制着SL的导带边，而富Ge 层中的碳含量控制着SL的价带边。因此，通过调节SL两个层中的碳 含量，可以对SL层进行带隙设计。

SL的导带边在生长方向上低于横向上，这对电子输运具有重要影 响：导带边(势能)在垂直于衬底的方向上比平行于衬底的方向上低。 这种各向异性可能对散射现象(比如碰撞离化，特别是对产生的电子- 空穴对的速率角分布)具有非常重要影响。

在这些材料任一种之中的跨直接带隙复合的几率可以通过在这些 层中重n型掺杂来进一步提高。一个原因是导带中的最低能态被来自 重掺杂的电子占据，从而将费米能级推向导带的直接带隙边。这与其 中所述的直接带隙比最低的间接带隙大不太多的间接带隙膜/材料特 别相关，比如锗以及含Si，Ge，C的超晶格，其中，准直接带隙只略 大于最低的间接带隙。

可以通过加入多种杂质来得到最高水平的原位掺杂，而不是通常 所用的仅一种。例如，外延Si，SiGe，SiGeC，Ge膜的工艺可以采用 带有三种常用n型掺杂剂：P，As，Sb的气体。非常重的掺杂意味着 晶格中存在相当大百分数的外来原子。锗原子浓度为4.42×1022cm-3。 例如，掺杂浓度为5×1020cm-3，表示晶格中的这些原子超过1％。要记 住的是，在许多SiGeC膜中，碳浓度低于1％，但在这些膜中，仍然存 在来自碳的重要的化学和应变影响。重掺杂的另一个结果是“带隙变 窄”(BGN)。这种效果对于特定的器件比如太阳能电池是有害的，但 对于本发明中的器件是有利的。

在传统的同质结或者异质结带间发光二极管中，辐射复合发生在 分隔分别起空穴和电子注入作用的p型和n型区的区域中。在同质结 器件中，这个区域仅仅是耗尽区。在异质结器件中，选择这个区域使 其具有较窄的带隙，并相对于p型和n型掺杂区具有II型排布，由此 限制电子和空穴。

在本发明中，一些实现脱离了这种传统的器件结构，并且其中发 生辐射复合的区域是重n型掺杂区。

图5，6，7，8显示了器件的层分布，其中掺杂和异质结的分布使 得通过碰撞离化的光发射发生在重n型掺杂区中。

图5显示了一种器件的定性能带图，该器件具有p型硅底电极， 未掺杂的硅“加速层”区，以及被同样为n型掺杂的薄硅层覆盖的n 型掺杂的Ge层。

图6显示了一种器件的定性能带图，该器件具有p型硅底电极， 未掺杂的硅“加速层”区，以及被同样为n型掺杂的薄硅层覆盖的n 型掺杂的(SiC)-(GeC)超晶格层。

图7显示了一种器件的定性能带图，该器件具有p型硅底电极， 未掺杂的SiGe或者SiGeC“加速层”区，以及被同样为n型掺杂的薄 硅层覆盖的n型掺杂的Ge层。在“加速层”区和n型掺杂发光层的界 面上存在导带偏移。这个偏移可以用作能量过滤，此时，只有动能(沿 着垂直于衬底的方向)大于这个势垒的载流子才能到达n型掺杂层。 该势垒应足够薄，以使跨过其的载流子不发生散射，但应足够厚，以 防止隧穿。这个势垒应该防止热载流子到达n型掺杂层，并因此抑制 在n型掺杂层中不会引起碰撞离化的电流的大部分。

在图5，6和7的器件中，将自由空穴注入到重n型掺杂区中，由 碰撞离化在n型区中产生电子-空穴对。这需要存在载流子可以在其中 从电场得到能量的“加速”区。

由于在硅和锗中，电子迁移率比空穴迁移率高得多，将器件设计 成其中的碰撞离化由超热电子引起而非由超热空穴引起是有利的。所 以，应该设计器件使得通过超热电子的雪崩来产生光发射。而在超晶 格中，加速区可能不是这样，通过超热空穴的碰撞离化产生光发射可 能更有利。

图8显示了一种器件在正偏压，而非反向雪崩偏压下的定性能带 图。这个器件表明，在n型掺杂光发射极和中间层(此时其不是真正 的“加速层”)之间存在导带势垒，可以防止电子向衬底移动，但会 向n型层中注入电子。图8中的器件应具有直接带隙n型层，因为该 层中的复合发生在热电子和热空穴之间。

3.2Si衬底上的采用纯Ge和/或Ge1-zCz随机合金的实施

通过非常重的n型掺杂，费米能级可以处在恰好高于最低导带边 的位置，这使得锗的导带L能谷中的较低能态被完全占据。费米能级 在锗导带中越深，使Г能谷底部的电子数增加所需要的能量就越小。 通过足够高的n型掺杂，可以使费米能级高于Г能谷底部。此时，即 使通过热电子也可以发生跨带隙的直接光电跃迁，假定可以得到自由 空穴来与这些电子复合。

3.3Si衬底上的采用(Si1-yCy)m-(Ge1-zCz)n超晶格的实施

重n型掺杂效应还可以用在(Si1-yCy)5-(Ge1-zCz)5超晶格微带中按照 用于纯Ge膜的相同方式。如果最低带间跃迁是间接的，而直接跃迁在 非常短的距离(能量上)内，那么采用重n型掺杂可以将这种差异部 分或者全部去除(bridge)，即费米能级可以处在非常接近或者甚至 高于微导带Г能谷的位置，如此，Г能谷可以实现热电子数增加。辐 射复合导致能量对应于价带顶和处于导带中的费米能级之差的光子发 射。如此高浓度的杂质会导致能带混合和电荷载流子散射的增加，这 对于提高跨微带带隙的直接跃迁的振荡强度是有利的。

3.4Si衬底上的采用Si2Sn2C和/或Ge3SnC的实施

如上所述，这些随机合金具有直接带隙，所以不需要有源区的重 n型掺杂，也不需要雪崩以使电子到Г能谷中使得可能产生有效辐射 复合。P.Zhang，V.H.Crespi，E.Chang，S.G.Louie，M.L.Cohen， “Theory of metastable group-IV alloys from CVD precursors”， Phys.Rev.B，第64卷，第235201页，2001中提供了关于这些材料 的信息；由此希望可以将它们结合到光发射和光探测器件中，包括APD 和ALED，并且如本发明所公开的可以与亚-100nm CMOS单片集成。它 们的带隙是直接的，并且与硅相比是小的(Si2Sn2C为0.625eV，Ge3SnC 为0.312eV)，由此开辟了中波长红外(MWIR)探测的可能。还可以 将这两种材料结合成超晶格，带隙在0.312eV和0.625eV之间连续 变化。另外，还可以制成Si2Sn2C(和/或Ge3SnC)与Si，SiGe，SiGeC 等的超晶格。此种情况下，这些材料的能带结构是未知的。

3.5采用非晶Si，Ge，SiGe光发射层的实施

这种方法尝试将作为加速区(其中迁移率关键)以及雪崩区(其 中不需要高的迁移率)的晶体硅的最好的可能方面结合起来。实际上， 具有大的碰撞离化几率，因而具有大的散射几率，是有用的，其对非 单晶材料典型，并且通过重掺杂对其有所帮助。

如前所述，通过碰撞离化发生光发射的层可以不是单晶的，而是 薄膜，例如小于20nm的非常硅，或非晶锗，或者非晶SiGe。这些非 晶层应该是重掺杂的，以使散射和碰撞离化的几率最大。在下层晶体 CMOS层中加速的载流子当进入这些重掺杂的非晶层时将发生碰撞离 化。

非晶层是引人关注的，因为它们的厚度不受应变限制，并且因为 非晶层相对于相同材料的单晶形式具有改进的能带结构：例如非晶硅 具有的直接带隙比晶体硅的略大。

3.6硅衬底上的采用非IV族元素的器件

如前所述，存在一些已经外延生长在硅上但不是由IV族成分制成 的直接带隙的材料：CuIn1-xGaxS2，其带隙随Ga含量从1.5eV(x＝0) 线性变化到2.5eV(x＝1)，如H.Metzner，J.Cieslak，J.Eberhardt， Th.Hahn，M.Müller，U.Kaiser，A.Chuvilin，U.Reislhner， 和W.Witthuhn，R.Goldhahn和F.Hudert，J.Kruβlich， “Epitaxial CuIn1-xGaxS2 on Si(111)：Aperfectly lattice-matched system for x≈0.5”，Appl.Phys.Lett.，第83卷，第8期，2003 年8月25日，第1563-1565页中所述；以及SiCAlN，其带隙为3.2eV， 如John Tolle，R.Roucka，P.A.Crozier，A.V.G.Chizmeshya， I.S.T.Tsong和J.Kouvetakis，“Growth of SiCAlN on Si(111) via a crystalline oxide interface”，Appl.Phys.Lett.，第81 卷，第12期，2002年9月16日，第2181-2183中所述。

Reiner Rudolph，Christian Pettenkofer，Aaron A.Bostwick， Jonathan A.Adams，Fumio Ohuchi，Marjorie A.Olmstead，Bengt Jaeckel，Andreas Klein和Wolfram Jaegermann，“Electronic structure of the Si(111)：GaSe van der Waals-like surface termination”，New Journal of Physics 7(2005)108中已经实验 证明GaSe是外延相容的，并且与Si(111)具有一个界面，其中在硅带 隙中没有能级。J.A.Adams，A.Bostwick，T.Ohta，Fumio S.Ohuchi 和Marjorie A.Olmstead，“Heterointerface formation of aluminum selenide with silicon：Electronic and atomic structure of Si(111)：AlSe”，Phys.Rev.B71，1953082005中发现，这对 AlSe同样是正确的。这两种材料具有的带隙都比硅大，因此可以对发 射波长进行调节。

铁硅化物(β-FeSi2)已经证明是直接带隙半导体，其可以形成 在硅上，有与CMOS兼容的潜力，并且其能带适合于光发射以及吸收与 光纤通讯相关的波长带。然而，直到今天，这种材料的光实验性发射 还没有满足对于效率的高期望。迄今所做的尝试还依赖于传统的发光 器件设计，比如M.Takauji，C.Li，T.Suemasu和F.Hasegawa， “Fabrication of p-Si/β-FeSi2/n-Si Double-Heterostructure Light-Emitting Diode by Molecular Beam Epitaxy”，Jpn.J.Appl. Phys.，第44卷，第4B期，2005年，第2483-2486中的设计。

本发明使得可以在器件设计中利用这种材料，其中通过这种材料 中的碰撞离化引起带间跃迁而发生光发射。其在CMOS工艺流程中的插 入遵循包括硼p型掺杂的SiGeC膜的设计方针，包括Y.Terai， Y.Maeda，“Enhancement of 1.54μm photoluminescence observed in Al-doped β-FeSi2”，Appl.Phys.Lett.，第84卷，第6期，2004 年2月9日，第903-905页中所确定的通过硼的p型掺杂。其还可以 采用体衬底，厚膜SOI，薄膜SOI，并结合“能量过滤”层。

结合了CuIn1-xGaxS2，SiCAlN，GaSe，AlSe，β-FeSi2，Si2Sn2C和 Ge3SnC这些材料中的一些的设计超晶格应允许带隙在0.312eV和3.2 eV之间变化。根据本发明，可以设计用于光发射和/或光吸收的这些 层的叠层，在该叠层中的每组层可以操作在不同的波长或者波长范围 内，并与CMOS单片集成。

3.7 Ge衬底上的采用IV族元素(Si，Ge，C，Sn)的器件

本发明的这种器件和制作方法非常适合于应用在Ge衬底上，例如 体Ge和/或GOI上，由于0.8eV的直接带隙。一种有利方式是使雪崩 区尽可能重的n型掺杂，因为这将使超热电子不能利用低能态。重n 型掺杂将填充Ge导带底或者超晶格的导带微带中尽可能多的能态。理 想地，在间接带中的所有能态都将被完全填满，因此外加电场可以将 电子直接注入到直接带中。掺杂越重，热电子数增加的越大，任何超 热电子弛豫实际上跨过0.8eV的直接带隙，而不是0.66eV的间接带 隙的可能性越大。

间接能带的费米能级和最低(lowest lying)直接能带底之间的 能量差越小，电子为了迁移到直接能带中所需要得到的能量就越小， 由此具有非常高的参与辐射跃迁的几率。此种情况中，可以增加外加 电场，即提高电子可获得的最大能量，来增加辐射跃迁的能量，由此 导致发射光子的“蓝移”。

另外，采用体锗或者GOI衬底可以生长含有Sn的外延膜，因此可 以使带间辐射跃迁发射远红外的光子。

由于锗的处理温度低，特别是由于锗衬底的表面清洗和准备外延 容易，其可以直接进行多于一次的外延生长，并且可以具有为电磁波 谱的不同波长范围优化的使用不同材料和/或掺杂/异质结分布生长在 相邻有源区上的多个外延器件。

3.8Ge基衬底上的采用纯Ge的实施

如上所述，重n型掺杂的纯Ge层可以具有非常接近或者高于Г能 谷的费米能级。这使得能够通过热电子和空穴的复合发生直接辐射跃 迁。如果最重的可能n型掺杂不够将费米能级带到足够接近Г能谷边， 那么Г能谷中的电子和价带顶的空穴之间的直接辐射跃迁依然可以通 过Г能谷中的超热电子增加而发生。同样如前所述，这可以在碰撞离 化发生在重n型掺杂层中的器件结构中方便地实现。

3.9Ge基衬底上的采用IV族元素的实施

M.R.Bauer，C.S.Cook，P.Aella，J.Tolle和J.Kouvetakis， P.A.Crozier，A.V.G.Chizmeshya和D.J.Smith，S.Zollner， “SnGe superstructure materials for Si-based infrared optoelectronics”，Appl.Phys.Lett.，第83卷，第17期，2003 年10月27日，第3489-3491页；H.Pérez Ladrón de Guevara，A. G.Rodrìguez，H.Navarro-Contreras和M.A.Vidal，“Ge1-xSnx alloy spseudomorphically grown on Ge(001)”，Appl.Phys.Lett.， 第83卷，第24期，2003年12月15日，第4942-4944页；以及G.He 和H.A.Atwater，“Interband Transitions in SnxGe1-xAlloys”， Phys.Rev.Lett.，第79卷，第10期，1997年9月8日，第1937-1940 页中已显示了一些GeSn合金具有直接带隙；D.Munzar和N.E. Christensen，“Electronic Structure of Sn/Ge superlattices”， Phys.Rev.B，第49卷，第16期-II，1994年4月15日，第11238-11247 页，第11242页的表V中，已经显示了一些Ge/Sn超晶格具有直接带 隙。由于Sn原子比Ge大，还可设想可以加入Si和C原子来进行部分 或者完全的应变补偿，由此提高临界厚度。下面是可以生长在锗衬底 上的超晶格的例子：(Si1-yGey)m-(Ge1-zSnz)n，(Si1-ySny)m-(Ge1-zSnz)n， (Si1-yCy)m-(Ge1-zSnz)n，(Si1-yGey)m-(Sn1-zCz)n以及(C1-yGey)m-(Ge1-zSnz)n。

3.10锗衬底上的采用非IV族元素的器件

长期以来已知锗是外延生长GaAs膜和器件的良好的起始衬底。本 发明自然也可以结合进这些直接带隙的膜。这些膜可以具有光发射器 件的传统结构，或者也可以设计成薄的和高掺杂的，以便在所述膜中 通过碰撞离化产生光发射。

4.ALED/Lixel的应用

4.1固态照明(SSL)

用直接或者准直接带隙材料制成的ALED应该具有非常高的功率 效率，接近用于固态照明的传统直接带隙材料的效率。对于这种应用， 没有必要将ALED器件与CMOS器件单片集成，因此工艺流程将较为简 单且较为廉价。

相对用于SSL的传统材料和器件的优势有很多，首先生长成本低 几个数量级，特别是当考虑可以采用已经很完善的硅工艺技术和设备 将ALED制作在标准的300mm硅衬底上时，而用于SSL的现有技术器 件制作在3”或者4”的昂贵衬底上，比如蓝宝石。

4.2用作光发射器或者光吸收器

当施加低于击穿电压的偏压时，已被描述为光发射器的同样的器 件还可以作为雪崩光探测器。作为共同待决申请中的所有 Pixel/Lixel设计中描述的单元局部的完全相同的光子层(APD/ALED 层)可以用作光传感器或者光发射器。为了作为用于光传感的APD， 施加到APD/ALED端子上的电压必须低于击穿电压。利用传感器/发射 器矩阵周围的合适电路，可以控制流过APD的总电流以适应不同的照 射条件。为了作为用于光发射的ALED，施加在APD/ALED端子上的电 压必须等于或者高于击穿电压。利用矩阵周围的合适电路，可以控制 流过ALED的总电流以防止损坏器件。ALED矩阵可具有不同的应用。

4.3 ALED/Lixel在显示中的应用

如果光发射效率和电功率损耗合适，发光元件(Lixels)矩阵可 以排列制作具有“有源像素/Lixel”的“有源矩阵”(有源寻址)的 显示器，即其中每个像素/Lixel都发光，且其中每个像素都具有其自 己的通/断开关(MOSFET器件)的矩阵。可以通过制作颜色过滤镶嵌 图形，如Bayer图形，其与用在彩色图像传感的一样，来得到全色显 示。与传统的平板显示器中的一般像素/Lixel尺寸相比，可以制作极 小的有源像素的能力，使得能够制作具有非常高分辨率的小显示器， 并由此得到非常高的图像/视频质量。非常小的像素尺寸可以用来设计 显示器结构，其中用于特定基色的“宏像素/Lixel”本身是很多最小 尺寸的像素/Lixel的矩阵。这种结构使得可以通过宏像素/Lixel中处 于“通”状态的最小尺寸像素/Lixel的数量来限定光的强度和动态范 围。例如，由256×256个最小尺寸像素/Lixel组成的宏像素/Lixel 可以产生256×256＝65536个水平的光强度，这对应于16bit的动 态范围。这是个非常保守的估计，因为其假设每个像素/Lixel只能 “通”和“断”。如果每个像素/Lixel具有4个不同水平的光强度(对 应于4个不同的外加电压)，那么动态范围将是18bit。当前，对于 最常见的平板显示技术，等离子体显示和液晶显示，最好的动态范围 在10-12bit范围之间。

4.4像素/Lixel在双模传感器/发射器矩阵中的应用

用于感应/发射光的像素/Lixel矩阵可以用在相机中进行录像或 静态摄影，具有交替改变图像获取(通过软件控制)和光发射的能力。 这种交替改变功用可以用在下面的应用中。

3D-成像

对光子发射和反射光子探测之间的“飞行时间”(TOF)的测量可 以用在3维成像中。这包括可以测量多次反射，由此看到视域中物体 “后面”。飞行时间的测量可以采用仅仅使用一些或者全部基色的光 发射/探测进行。如果只用IR，则可以被人眼看到并可用一般(胶片 或者数字)相机记录的图像不会被干扰。用于该目的的光通过相机的 透镜到达视域的物体(沿在传感器上成像的光相反的方向传输)，这 个事实可能在所需功率以及较好控制二次反射方面具有益处。当采用 远距离光学透镜来捕获非常远的物体的3D图像时，这是特别有用的。

ALED/Lixel作为完全集成的闪光灯(flash)

此时，闪光灯的光传输通过相机的透镜，仅仅直接照在透镜视域 中的物体上，而无论它们的类型如何(宽角度的、大的、远距离的照 片，等)。与各向同性发光的传统闪光灯相比，这将降低所需要的光 功率。通过控制通过每种基色过滤器(R，G，B，IR)的光强，可以控 制闪光灯的颜色和色温。这与传统的相机闪光灯是根本不同的。

单片集成的光电收发器

采用合适的材料/组合物来外延淀积光发射膜，可以得到在红外， 即在1.3微米到1.55微米范围之内的光吸收和发射，这是用在光纤通 讯中的波长。因此，可以制作能够直接从光纤中接收光信号并向光纤 发射光信号的CMOS集成电路，由此使得可以用低成本的技术来代替基 于III/V化合物半导体的解决方案。

在本公开中，已经提到了几种材料作为涉及这些波长范围的好的 候选：(Ge1-zCz)5-(Si1-yCy)5，β-FeSi2，Si2Sn2C以及Ge3SnC。

发明背景