【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体圧力センサに組み込まれる半導体圧力センサチップの製造方法に関する。 詳しくは、シリコン基板に、圧力によって変位する薄肉構造のダイヤフラムと、このダイヤフラムのたわみ量を検出するためのピエゾ抵抗と配線層を有し、且つ前記ピエゾ抵抗と前記配線層の上に保護膜を形成している半導体圧力センサチップの製造方法に関する。

【０００２】

【従来の技術】半導体圧力センサに組み込まれる半導体圧力センサチップの一例の概略断面図を図７に示す。 図７に示すように、シリコン基板１に、圧力によって変位する薄肉構造のダイヤフラム５と、このダイヤフラム５
のたわみ量を検出するためのピエゾ抵抗３と、このピエゾ抵抗３と電極６とを電気的に接続する配線層（図示せず）を有し、且つ前記ピエゾ抵抗３と前記配線層の上に保護膜２を形成している半導体圧力センサチップ１０が知られている。

【０００３】上記の半導体圧力センサチップ１０の従来の製造方法について、図６に基づいて説明する。 なお、
図６は、図７においてピエゾ抵抗３を形成している部分の工程毎の断面状態を、拡大して模式的に示している工程図であり、（ａ）〜（ｄ）は部分断面図である。

【０００４】シリコン基板１のピエゾ抵抗を形成する面（第１主面と呼ぶ）に、熱酸化によってＳｉ酸化膜４を形成した後、フォトリソグラフィー工程及びエッチング工程により、Ｓｉ酸化膜４の所定位置に開口部を形成し、不純物注入（イオン注入）を行う（ａ）。 なお、図６（ａ）中の×印は注入した不純物を示している（以下同じ）。 次に加熱を施してピエゾ抵抗となる第１不純物拡散層８を形成するが、このときの加熱によって前記開口部に新たにＳｉ酸化膜４が形成され、またもとからあるＳｉ酸化膜４は成長してその厚みが増大する（ｂ）。
次にフォトリソグラフィー工程及びエッチング工程により、Ｓｉ酸化膜４の所定位置に開口部を新たに形成し、
不純物注入を高濃度に行う（ｃ）。 次に加熱を施してピエゾ抵抗と電極とを電気的に接続するための配線層となる第２不純物拡散層９（高濃度不純物拡散層）を形成するが、このときの加熱によって前記開口部にＳｉ酸化膜４が形成され、またもとからあるＳｉ酸化膜４は成長してその厚みが増大する（ｄ）。 そして最終的に形成されたＳｉ酸化膜４が、第１不純物拡散層８及び第２不純物拡散層９の表面に形成されて、保護膜２として機能することになる。 そして、さらに電極形成やダイヤフラムの形成を行って図７に示すような半導体圧力センサチップ１０が製造される。

【０００５】

【発明が解決しようとする課題】しかしながら、上記の従来の製造方法では、第１主面のＳｉ酸化膜は、部分的なエッチングと、拡散工程での全面への成長を繰り返すことで、最終的に保護膜となったときには、図６（ｄ）
で示されるように凹凸の大きい保護膜となっている。 このように、保護膜となる最終のＳｉ酸化膜の厚みに部分的な違いが生じているため、この厚みの違いによる応力ひずみが発生し、ピエゾ抵抗の温度特性の悪化を招く原因となり、その結果半導体圧力センサチップの精度低下という問題が生じることがあった。

【０００６】本発明は、上記問題点を改善するために成されたもので、その目的とする所は、ピエゾ抵抗の温度特性を優れたものとできるように、厚みの均一性に優れ、応力ひずみの発生の少ない保護膜が形成でき、従って、高精度な半導体圧力センサチップを製造することが可能となる、半導体圧力センサチップの製造方法を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するために、請求項１に係る発明の半導体圧力センサチップの製造方法は、シリコン基板に、圧力によって変位する薄肉構造のダイヤフラムと、このダイヤフラムのたわみ量を検出するためのピエゾ抵抗と配線層を有し、且つ前記ピエゾ抵抗と前記配線層の上に保護膜を形成している半導体圧力センサチップを、シリコン基板の第１主面にＳｉ
酸化膜を形成した後、このＳｉ酸化膜の一部を取り除いて前記ピエゾ抵抗用の第１不純物拡散層を形成し、その後、前記配線層用の第２不純物拡散層及び前記保護膜を形成して製造する半導体圧力センサチップの製造方法において、第１不純物拡散層を形成した後であって、前記保護膜を形成する前に、第１主面のＳｉ酸化膜を全面除去する工程を備え、且つ、第２不純物拡散層を形成するための拡散と同時に又はこの拡散の後に、前記保護膜を形成する工程を備えていることを特徴とするものである。

【０００８】請求項２に係る発明は、第１不純物拡散層を形成した後、第２不純物拡散層を形成するための不純物注入を行い、その後に、第１主面のＳｉ酸化膜を全面除去する工程を備え、且つ、この工程の後に、第２不純物拡散層を形成するための拡散と保護膜となるＳｉ酸化膜の形成を同時に行う加熱工程を備えている請求項１記載の半導体圧力センサチップの製造方法である。

【０００９】請求項３に係る発明は、第１不純物拡散層を形成した後に、第１主面のＳｉ酸化膜を全面除去する工程を備え、且つ、この工程の後に、シリコン基板の第１主面に開口部を備えるレジスト膜を形成し、次いで、
第２不純物拡散層を形成するための不純物注入を行い、
その後に、前記レジスト膜を全面除去し、その後に、第２不純物拡散層を形成するための拡散と保護膜となるＳ
ｉ酸化膜の形成を同時に行う加熱工程を備えている請求項１記載の半導体圧力センサチップの製造方法である。

【００１０】請求項４に係る発明は、第１不純物拡散層及び第２不純物拡散層を形成した後に、第１主面のＳｉ
酸化膜を全面除去する工程を備え、且つ、この工程の後に、シリコン基板の第１主面に保護膜を堆積して形成する工程を備えている請求項１記載の半導体圧力センサチップの製造方法である。

【００１１】請求項５に係る発明は、堆積して形成する保護膜をＳｉ酸化膜としている請求項４記載の半導体圧力センサチップの製造方法である。

【００１２】請求項６に係る発明は、堆積して形成する保護膜をＳｉ窒化膜としている請求項４記載の半導体圧力センサチップの製造方法である。

【００１３】請求項７に係る発明は、堆積して形成する保護膜が、Ｓｉ酸化膜とＳｉ窒化膜を積層した複合膜である請求項４記載の半導体圧力センサチップの製造方法である。

【００１４】本発明（請求項１〜請求項７の発明）では、第１不純物拡散層を形成した後であって、保護膜を形成する前に、第１主面のＳｉ酸化膜を全面除去する工程を備え、且つ、第２不純物拡散層を形成するための拡散と同時に又はこの拡散の後に、前記保護膜を形成する工程を備えている。 従来の場合、最終的に保護膜となるＳｉ酸化膜は、全面への成長と部分的なエッチングを繰り返すことで、図６（ｄ）に示すように凹凸の大きい保護膜２となっていたのに対し、本発明の場合、保護膜は部分的なエッチングを施す工程を経由することなく形成するので、厚みの均一性が優れていて、応力ひずみの発生の少ない保護膜となる。

【００１５】さらに、請求項４〜請求項７の発明では、
保護膜を堆積して形成するので、保護膜の厚みの均一性がさらに向上できる。 また、請求項６の発明では堆積して形成する保護膜をＳｉ窒化膜としているので、水分等に対する保護機能が優れる保護膜となり、半導体圧力センサチップの信頼性をさらに向上できる。 また、請求項７の発明では、Ｓｉ酸化膜とＳｉ窒化膜とは、互いに相手の膜が発生する応力を打ち消すように作用するので、
堆積して形成するＳｉ酸化膜とＳｉ窒化膜を積層した複合膜をより応力の発生しにくい膜として形成することが可能となる。

【００１６】

【発明の実施の形態】以下に本発明の実施の形態を図面に基づいて説明する。

【００１７】図１は、請求項１及び請求項２の発明に対応する一実施形態を示している工程図であり、図７においてピエゾ抵抗３を形成している部分の工程毎の断面状態を、拡大して模式的に示していて、（ａ）〜（ｅ）は部分断面図である。

【００１８】この図１に示す実施形態では、シリコン基板１のピエゾ抵抗を形成する面（第１主面）に、熱酸化によってＳｉ酸化膜４を形成した後、フォトリソグラフィー工程及びエッチング工程により、Ｓｉ酸化膜４の所定位置に開口部を形成し、不純物注入（イオン注入）を行う（ａ）。 次に加熱を施してピエゾ抵抗となる第１不純物拡散層８を形成するが、このときの加熱によって前記開口部にＳｉ酸化膜４が形成され、またもとからあるＳｉ酸化膜４は成長してその厚みが増大する（ｂ）。 次にフォトリソグラフィー工程及びエッチング工程により、Ｓｉ酸化膜４の所定位置に開口部を新たに形成し、
不純物注入を高濃度に行う（ｃ）。 次にシリコン基板１
の第１主面のＳｉ酸化膜４をエッチングして全て除去する（ｄ）。 その後、熱酸化・拡散のための加熱を施してピエゾ抵抗と電極とを電気的に接続するための配線層となる第２不純物拡散層９（高濃度不純物拡散層）を形成する（ｅ）。 このときの加熱によって第１主面に新たなＳｉ酸化膜１４が保護膜２として形成される。 そして、
図示しないが、さらに電極形成やダイヤフラムの形成を行って図７に示すような半導体圧力センサチップ１０を製造する。

【００１９】この実施形態では、保護膜２となる新たなＳｉ酸化膜１４を、部分的なエッチングを施す工程を経由することなく形成するので、厚みの均一性が優れていて、応力ひずみの発生の少ない保護膜２を形成することができる。 従って、この実施形態の製造方法によれば、
ピエゾ抵抗の温度特性が優れる、高精度な半導体圧力センサチップを製造することが可能となる。

【００２０】次に、図２は、請求項１及び請求項３の発明に対応する一実施形態を示している工程図であり、図７においてピエゾ抵抗３を形成している部分の工程毎の断面状態を、拡大して模式的に示していて、（ａ）〜
（ｅ）は部分断面図である。

【００２１】この図２に示す実施形態では、シリコン基板１のピエゾ抵抗を形成する面（第１主面）に、熱酸化によってＳｉ酸化膜４を形成した後、フォトリソグラフィー工程及びエッチング工程により、Ｓｉ酸化膜４の所定位置に開口部を形成し、不純物注入（イオン注入）を行う（ａ）。 次に加熱を施してピエゾ抵抗となる第１不純物拡散層８を形成するが、このときの加熱によって前記開口部にＳｉ酸化膜４が形成され、またもとからあるＳｉ酸化膜４は成長してその厚みが増大する（ｂ）。 次にシリコン基板１の第１主面にあるＳｉ酸化膜４をエッチングにより全面除去する（ｃ）。 次に、シリコン基板１の第１主面に、感光性樹脂を用いて感光性樹脂膜を形成した後、フォトリソグラフィー工程により、所定位置に開口部を備えたレジスト膜１１を形成し、不純物注入（イオン注入）を高濃度に行う（ｄ）。 次に、レジスト膜１１を全面除去し、その後、熱酸化・拡散のための加熱を施してピエゾ抵抗と電極とを電気的に接続するための配線層となる第２不純物拡散層９（高濃度不純物拡散層）を形成する（ｅ）。 このときの加熱によって第１主面に新たなＳｉ酸化膜１４が保護膜２として形成される。 そして、図示しないが、さらに電極形成やダイヤフラムの形成を行って図７に示すような半導体圧力センサチップ１０を製造する。

【００２２】この実施形態では、保護膜２となる新たなＳｉ酸化膜１４を、部分的なエッチングを施す工程を経由することなく形成するので、厚みの均一性が優れていて、応力ひずみの発生の少ない保護膜２を形成することができる。 従って、この実施形態の製造方法によれば、
ピエゾ抵抗の温度特性が優れる、高精度な半導体圧力センサチップを製造することが可能となる。

【００２３】次に、図３は、請求項１、請求項４及び請求項５の発明に対応する一実施形態を示している工程図であり、図７においてピエゾ抵抗３を形成している部分の工程毎の断面状態を、拡大して模式的に示していて、
（ａ）〜（ｆ）は部分断面図である。

【００２４】この図３に示す実施形態では、シリコン基板１のピエゾ抵抗を形成する面（第１主面）に、熱酸化によってＳｉ酸化膜４を形成した後、フォトリソグラフィー工程及びエッチング工程により、Ｓｉ酸化膜４の所定位置に開口部を形成し、不純物注入（イオン注入）を行う（ａ）。 次に加熱を施してピエゾ抵抗となる第１不純物拡散層８を形成するが、このときの加熱によって前記開口部にＳｉ酸化膜４が形成され、またもとからあるＳｉ酸化膜４は成長してその厚みが増大する（ｂ）。 次にフォトリソグラフィー工程及びエッチング工程により、Ｓｉ酸化膜４の所定位置に開口部を新たに形成し、
不純物注入を高濃度に行う（ｃ）。 次に、熱酸化・拡散のための加熱を施してピエゾ抵抗と電極とを電気的に接続するための配線層となる第２不純物拡散層９（高濃度不純物拡散層）を形成する（ｄ）。 このときの加熱によって前記開口部にＳｉ酸化膜４が形成され、またもとからあるＳｉ酸化膜４は成長してその厚みが増大する（ｄ）。 次にシリコン基板１の第１主面のＳｉ酸化膜４
をエッチングして全て除去する（ｅ）。 次にシリコン基板１の第１主面に、保護膜２として、新たなＳｉ酸化膜１４を堆積して形成する（ｆ）。 そして、図示しないが、さらに電極形成やダイヤフラムの形成を行って図７
に示すような半導体圧力センサチップ１０を製造する。

【００２５】この実施形態では、保護膜２となる新たなＳｉ酸化膜１４は、例えば常圧ＣＶＤ法や、塗布法で形成することができ、熱酸化によるＳｉ酸化膜に比べ、厚みの均一性が優れていて、応力ひずみの発生の少ない保護膜２を形成することができる。 従って、この実施形態の製造方法によれば、ピエゾ抵抗の温度特性が優れる、
高精度な半導体圧力センサチップを製造することが可能となる。

【００２６】次に、図４は、請求項１、請求項４及び請求項６の発明に対応する一実施形態を示している工程図であり、図７においてピエゾ抵抗３を形成している部分の工程毎の断面状態を、拡大して模式的に示していて、
（ａ）〜（ｆ）は部分断面図である。

【００２７】この図４に示す実施形態の、（ａ）〜
（ｅ）の工程については、上記の図３に示す実施形態における（ａ）〜（ｅ）の工程と同様の工程であり説明を省略する。 図４（ｅ）の工程（図３（ｅ）の工程と同じ）を終えた後、シリコン基板１の第１主面に、保護膜２として、Ｓｉ窒化膜１５を堆積して形成する（ｆ）。
そして、図示しないが、さらに電極形成やダイヤフラムの形成を行って図７に示すような半導体圧力センサチップ１０を製造する。

【００２８】この実施形態では、保護膜２となるＳｉ窒化膜１５は、例えばプラズマＣＶＤ法等により形成することができ、熱酸化によるＳｉ酸化膜に比べ、厚みの均一性が優れていて、応力ひずみの発生の少ない保護膜２
を形成することができる。 従って、この実施形態の製造方法によれば、ピエゾ抵抗の温度特性が優れる、高精度な半導体圧力センサチップを製造することが可能となる。 また、保護膜をＳｉ窒化膜としているので、水分等に対する保護機能が優れる保護膜となり、半導体圧力センサチップの信頼性をさらに向上できる。

【００２９】次に、図５は、請求項１、請求項４及び請求項７の発明に対応する一実施形態を示している工程図であり、図７においてピエゾ抵抗３を形成している部分の工程毎の断面状態を、拡大して模式的に示していて、
（ａ）〜（ｆ）は部分断面図である。

【００３０】この図５に示す実施形態の、（ａ）〜
（ｅ）の工程については、上記の図３に示す実施形態における（ａ）〜（ｅ）の工程と同様の工程であり説明を省略する。 図５（ｅ）の工程（図３（ｅ）の工程と同じ）を終えた後、シリコン基板１の第１主面に、保護膜２として、新たなＳｉ酸化膜１４及びＳｉ窒化膜１５を順次堆積して形成する（ｆ）。 そして、図示しないが、
さらに電極形成やダイヤフラムの形成を行って図７に示すような半導体圧力センサチップ１０を製造する。

【００３１】この実施形態における、新たなＳｉ酸化膜１４は、例えば常圧ＣＶＤ法や、塗布法で形成することができ、また、Ｓｉ窒化膜は例えばプラズマＣＶＤ法等により形成することができる。 これら、Ｓｉ酸化膜１４
及びＳｉ窒化膜１５は、熱酸化によるＳｉ酸化膜に比べ、均一な膜厚のものを形成することができる。 従って、この実施形態の製造方法によれば、ピエゾ抵抗の温度特性が優れる、高精度な半導体圧力センサチップを製造することが可能となる。 この実施形態で形成する、Ｓ
ｉ酸化膜とＳｉ窒化膜とは、互いに相手の膜が発生する応力を打ち消すように作用するので、堆積して形成するＳｉ酸化膜とＳｉ窒化膜を積層した複合膜は、より応力の発生しにくい保護膜として形成することが可能であり、ピエゾ抵抗の温度特性がより優れたものとなる。

【００３２】なお、Ｓｉ酸化膜１４とＳｉ窒化膜１５を堆積する順序には、特に制限はないが、Ｓｉ窒化膜１５
を最表層にすることが、Ｓｉ窒化膜１５の方が水分等に対する保護機能が優れるので好ましい。

【００３３】

【発明の効果】請求項１〜請求項７に係る発明の半導体圧力センサチップの製造方法では、第１の不純物拡散層を形成した後であって、保護膜を形成する前に、第１主面のＳｉ酸化膜を全面除去する工程を備え、且つ、第２
不純物拡散層を形成するための拡散と同時に又はこの拡散の後に、前記保護膜を形成する工程を備えていて、保護膜を部分的なエッチングを施す工程を経由することなく形成することができるる。 従って、請求項１〜請求項７に係る発明の半導体圧力センサチップの製造方法によれば、厚みの均一性に優れ、応力ひずみの発生の少ない保護膜が形成でき、従って、ピエゾ抵抗の温度特性が優れる、高精度な半導体圧力センサチップを製造することが可能となる。

【００３４】さらに、請求項４〜請求項７の発明では、
保護膜を堆積して形成するので、保護膜の厚みの均一性がさらに向上でき、より高精度な半導体圧力センサチップを製造することが可能となる。

【００３５】また、請求項６の発明では堆積して形成する保護膜をＳｉ窒化膜としているので、水分等に対する保護機能が優れる保護膜となり、半導体圧力センサチップの信頼性をさらに向上できる。

【００３６】また、請求項７の発明では、Ｓｉ酸化膜とＳｉ窒化膜とは、互いに相手の膜が発生する応力を打ち消すように作用するので、堆積して形成するＳｉ酸化膜とＳｉ窒化膜を積層した複合膜をより応力の発生しにくい膜として形成することが可能となり、形成するピエゾ抵抗の温度特性がより優れたものとすることができ、半導体圧力センサチップの信頼性をさらに向上することが可能となる。

【図面の簡単な説明】

【図１】請求項１及び請求項２の発明に対応する一実施形態を示している工程図であり、（ａ）〜（ｅ）は部分断面図である。

【図２】請求項１及び請求項３の発明に対応する一実施形態を示している工程図であり、（ａ）〜（ｅ）は部分断面図である。

【図３】請求項１、請求項４及び請求項５の発明に対応する一実施形態を示している工程図であり、（ａ）〜
（ｆ）は部分断面図である。

【図４】請求項１、請求項４及び請求項６の発明に対応する一実施形態を示している工程図であり、（ａ）〜
（ｆ）は部分断面図である。

【図５】請求項１、請求項４及び請求項７の発明に対応する一実施形態を示している工程図であり、（ａ）〜
（ｆ）は部分断面図である。

【図６】従来の製造方法の一例を示している工程図であり、（ａ）〜（ｄ）は部分断面図である。

【図７】半導体圧力センサに組み込まれる半導体圧力センサチップの一例を示す断面図である。

【符号の説明】

１ シリコン基板 ２ 保護膜 ３ ピエゾ抵抗 ４、１４ Ｓｉ酸化膜 ６ 電極 ８ 第１不純物拡散層 ９ 第２不純物拡散層 １０ 半導体チップ １１ レジスト膜 １５ Ｓｉ窒化膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 誠 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 西條 隆司 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 宮島 久和 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 青木 亮 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 2F055 AA40 BB20 CC02 DD05 EE14 FF01 FF11 FF38 GG01 GG15 4M112 AA01 BA01 CA13 CA14 DA02 DA10 DA11 DA12 DA15 EA06 EA07 FA05