本技術は、撮像素子、電子機器に関する。詳しくは、入射光の波長毎の強度を検出する性能を向上させた撮像素子、電子機器に関する。

1つのフォトダイオードにより、RGBのカラー情報を取得する試みがある(例えば、特許文献1)。特許文献1に記載されたフォトダイオードは、各画素がシリコン基板に0.2μm、0.6μm、2μmの深さを持つ3つの拡散層を重ねるように配置される。このように、各画素が3層構造となっており、光の三原色である赤(R)・緑(G)・青(B)をシリコンの透過特性によって、深さの異なる各層がそれぞれ異なる波長を透過、受光するように設計されている。

例えば、シリコン基板の表面からRGBのすべての波長を入射し、最上層においてRGBのすべてを取り込み、中層では最上層で吸収されたBの要素を除くRGを取り込み、最下層では最上層と中層で吸収されたBGを除くRの要素を取り込む。そして、最下層で取り込んだRの値を中層で取り込んだRGの値から引いてGの値を求め、最上層で取り込んだRGBの値からRとGの値を引いてBの値を求める。

この構成によれば、単板であるにも関わらず原理的には光の三原色をそのまま取り入れた画像を生成することができる。

上述のフォトダイオードの構成は、RGBを深さ方向に切り出すものであるが、電子を捕獲する位置を変化させることができず、回路が複雑であるため、設計の自由度が低い。さらに、1つの画素で独立した色情報が連続して発生するため、連続する部分の正しいデータとノイズとを見分けてRGB特性を得ることが非常に困難であるため、RGB特性を得るには複雑なソフトウエアが必要となる。

このため、分光センサとして、例えば、入射光に対応する単一のフォトダイオードを備え、ゲート電圧を変化させることによりフォトダイオードのポテンシャル深さを電圧制御できる構造を有する分光センサが提案されている(例えば、特許文献2参照)。この分光センサでは、ゲート電圧を変化させ、フォトダイオード内に入射した光により発生した電子を捕獲する深さをゲート電圧に対応させて変化させることにより、入射光の波長と強度を測定することができる。

USP No.5,965,875号公報

特開2005−10114号公報

特開2009−168742号公報

上記したように、表面入射型の場合、ゲート電極が光の一部を吸収してしまうため、解析時にゲート電極の吸収分を考慮する必要があった。

特許文献3では、裏面照射型イメージセンサに、ゲート電圧を変化させることによりフォトダイオードのポテンシャル深さを電圧制御できる構造を有する分光センサが提案されている。特許文献3においても、ゲート電極が入射面側にあるため、ゲート電極が光を吸収してしまい、解析時にゲート電極の吸収分を考慮する必要があった。

本技術は、このような状況に鑑みてなされたものであり、単一の素子により高感度に分光測定ができるようにするものである。

本技術の一側面の撮像素子は、半導体基板に形成された拡散層と、前記拡散層の光が入射する側とは異なる側に形成され、ゲート電圧が印加される電極とを備え、前記ゲート電圧を変化させることにより前記拡散層中で入射光により発生した電荷を捕獲する前記拡散層の表面からの深さを変化させ、変化させたゲート電圧毎で、前記表面側から前記深さまでの領域で発生する前記電荷の量を示す電流を測定することにより、前記入射光の波長毎の強度を解析する。

前記電極は、金属で構成されているようにすることができる。

前記拡散層と前記電極を含む第1の基板と、前記解析を行う回路を含む第2の基板とが接合された構成とされているようにすることができる。

前記接合は、バンプ接合であるようにすることができる。

フローティングディフュージョンをさらに備え、前記フローティングディフュージョンは、複数の撮像素子で共有されているようにすることができる。

前記拡散層の前記電極が形成されている側とは異なる側に、光電変換膜をさらに備えるようにすることができる。

本技術の一側面の電子機器は、半導体基板に形成された拡散層と、前記拡散層の光が入射する側とは異なる側に形成され、ゲート電圧が印加される電極とを備え、前記ゲート電圧を変化させることにより前記拡散層中で入射光により発生した電荷を捕獲する前記拡散層の表面からの深さを変化させ、変化させたゲート電圧毎で、前記表面側から前記深さまでの領域で発生する前記電荷の量を示す電流を測定することにより、前記入射光の波長毎の強度を解析する撮像素子を備え、前記撮像素子からの信号を処理する処理部を備える。

本技術の一側面の撮像素子においては、半導体基板に形成された拡散層と、拡散層の光が入射する側とは異なる側に形成され、ゲート電圧が印加される電極とが備えられている。そして、ゲート電圧を変化させることにより拡散層中で入射光により発生した電荷を捕獲する拡散層の表面からの深さを変化させ、変化させたゲート電圧毎で、表面側から深さまでの領域で発生する電荷の量を示す電流を測定することにより、入射光の波長毎の強度が解析される。

本技術の一側面の電子機器は、前記撮像素子を含む構成とされている。

本技術によれば、単一の素子により高感度に分光測定ができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

半導体の表面に入射する光の波長情報を得る原理について説明する図である。

半導体に入射する光のエネルギーと吸収係数の波長依存性を示す図である。

本技術を適用した撮像素子の一実施の形態の構成を示す図である。

本技術を適用した撮像素子の回路構成を示す図である。

撮像素子の構成を示す図である。

ポテンシャルと位置の関係を示す図である。

撮像素子の構成を示す図である。

撮像素子の構成を示す図である。

フォトダイオードの配置について説明するための図である。

撮像素子の構成を示す図である。

電子機器の構成を示す図である。

以下に、本技術を実施するための形態(以下、実施の形態という)について説明する。なお、説明は、以下の順序で行う。 1.分光測定について 2.撮像装置の構成 3.第1の実施の形態における撮像素子の構成 4.第2の実施の形態における撮像素子の構成 5.第3の実施の形態における撮像素子の構成 6.第4の実施の形態における撮像素子の構成 7.電子機器

<分光測定について> 本技術の具体的な実施の形態の説明に先立ち、本技術の概要について説明する。本技術は、分光測定が可能な撮像素子である。半導体装置に入射した光は、半導体の表面からの深さにより光電変換される光の波長が変化する。この光の性質を利用し、撮像素子を構成する分光センサにゲート電極を設け、光子から変換された電子がたまる電荷の井戸のポテンシャルを可変制御させることにより、分光特性を測定することができる。そして、画素としてこの分光センサを用いることにより、測定した分光特性からカラー画像の抽出を行う固体撮像素子を構成することができる。

まず、図1を用いて半導体の表面に入射する光の波長情報を得るための基本原理について説明する。半導体に光があたると、その光のエネルギーhνにより、半導体中に電子・正孔対が発生する。なお、hはプランク定数、νは光振動数を表す。

これは、光と半導体の相互作用によるものであり、半導体の種類と波長に依存している。例えば、半導体の種類がシリコン(Si)の場合には、約1.1VのバンドキャップEg(禁制帯)を有しており、hν>Egとなる入射光に対して価電子帯から伝導帯への電子の励起が行われ、光が電荷に変わる。このときhν0=hc/λ0=Egとなる波長λ0を基礎吸収端と呼び、これが半導体内で光電変換される波長の上限を与える。例えばSiの場合λ0は、λ≒1.0μmである。

そして図1に示すように、吸収の起こる領域から見ると、入射光の強度をI₀、表面での反射率をRとすると、実際に半導体に入射する光は、(1−R)・I₀となる。半導体表面からの深さxの位置での光の強さI、(x+dx)の位置での光の強さを(I+dI)とすると、dI=−α・I・dxとなる吸収係数αを定義することができる。この式を積分すると、次式(1)となる。

式(1)は、深さ方向の光強度分布を示し、x0=1/αのあたりまでが実効的な吸収領域と考えることができる。

次に、図2に半導体に入射する光のエネルギー(eV)と、吸収係数α(cm^-1)の波長依存性を示す。フォトンのエネルギーが高い(波長が短い)ほど吸収係数αの値は大きくなる。また、実効的な吸収領域が浅くなる。すなわち、短波長の光は半導体の表面に近い位置でほとんど吸収されて光電変換される。これに対し、長波長の光は半導体の表面からより深い位置まで達して光電変換される。

そこで、本技術では、半導体装置の入射光により発生する電子(又は正孔)を、収集可能なポテンシャル深さを変化させて発生する電流を測定する。この方法により、入射する光の波長情報を得ることができる。

例えば、単色光が入射している場合においては、半導体内の深さ(位置)Wまでに発生する電流を計算によって求めることができる。半導体に光が入射すると光強度は指数関数的に減衰する。よって、ある深さxにおける光強度Φは、次式(2)で表される。

式(2)において、 Φ₀ :入射光強度〔W/cm2 〕 α:吸収係数〔cm^-1〕 である。これより、深さWまでに吸収される割合を求める次式(3)となる。

これらより、深さWまでに発生する電流は次式(4)で決まる。

式(4)において、 S :受光部の面積〔cm² 〕 hν:光のエネルギー〔J〕 q :電子ボルト〔J〕

2つの波長(λ1とλ2)の光が、強度A₁とA₂で同時に入射したとする。表面から電子の捕獲位置W₁の距離までに発生した電子による電流を測定したら、電流I₁であった。

次に、電子の捕獲位置W₂の距離までに発生した電子による電流を測定したら、電流I₂であったとする。このとき、上記式(4)をそれぞれの波長に分けて表すと、以下の式(5)で表すことができる。

ここで、各パラメータは次の通りである。 A₁ 、A₂ :入射光強度〔W/cm² 〕 S:センサ面積〔cm2〕 W₁ 、W₂ :電子の捕獲位置〔cm〕 α₁ 、α₂ :それぞれの波長の吸収係数〔cm^-1〕 I₁ :電子の捕獲位置をW1 としたときの電流の実測値〔A〕 I₂ :電子の捕獲位置をW2 としたときの電流の実測値〔A〕 振動数ν₁ =c/λ₁ 振動数ν₂ =c/λ₂

式(5)において、cは光速、Sは受光部の面積、hνは光のエネルギー、qは電子ボルトであり、入射光強度A₁ 、A₂ 以外はすべて既知の値であるから、この2式から連立方程式を解くことにより、入射光強度A₁ 、A₂ を、次式(6)により求めることができる。

式(6)における各パラメータは次の通りである。

例えば、入射光を3つの波長に分離する場合は、式(4)に電子を捕獲する位置W₃の場合の電流I₃ が増える。その後は、2波長の場合と同様に計算を行うことで、入ってきた光を3波長に分離できる。同様に100の波長で入ってくる入射光を分光する場合は、電子を捕獲する位置を100回変化させて測定すればよい。

<撮像装置の構成> 次に本技術が適用される撮像素子が備えられる撮像装置の構成について説明する。図3及び図4は、列並列アナログ−デジタル変換器搭載の撮像装置の構成を示す図である。

図3及び図4に示すように、固体撮像素子10は、画素部11、垂直走査回路18、列並列アナログ−デジタル変換器(ADC:Analog-Digital converter)15、ランプ波を生成するデジタル−アナログ変換器(DAC:Digital-Analog converter)19、ロジック制御回路20、デジタル出力小振幅差動信号(LVDS:Low Voltage differential signaling)インターフェース(I/F)16からなる。

画素部11は、複数の画素12が、例えばマトリックス上に二次元配置される。この画素12は、例えば分光センサとしての機能を備え、フォトダイオードと、不純物が添加された多結晶シリコン層と、多結晶シリコン層にゲート電圧を印加するゲート電極とを備えて構成される。また、画素12には、画素の行単位で画素駆動配線が配列され、行単位で垂直信号線24が配列された構成となる。画素部11の各画素12は、列方向に延びた画素駆動配線25によって駆動される。また、画素の信号はアナログ信号であり、行方向に延びた垂直信号線24に出力される。

列並列アナログ/デジタル変換装置である列並列ADC15は、比較器21とカウンタ23とからなる。比較器21は、ランプ波を生成するDAC19から生成されるランプ波と、各画素12からのアナログ信号とを比較する。そして、カウンタ23は、比較器21における比較完了までの比較時間をカウントし、その結果を保持する例えばアップダウンカウンタとからなる。

このアップダウンカウンタ等よりなるカウンタ23を高速動作させるため、位相同期回路(PLL:Phase Locked Loop)17を内蔵し高速カウントクロックが生成される。また、画素部11の信号を順次読み出すための制御回路として、内部クロックを生成するロジック制御回路20、及び、行アドレスや行走査を制御する垂直走査回路18が配置されている。

デジタル出力LVDSインターフェース(I/F)16は、列並列ADC15からの信号を処理して出力する。例えば、バッファリングだけを行う場合もあるし、その前に黒レベル調整、列ばらつき補正、各種のデジタル信号処理等の処理を行う場合もある。さらに、特に図示しないが、その他の各種信号処理回路が配置されてもよい。

本実施の形態では、列並列ADC15の構成を比較器21とカウンタ(アップダウンカウンタ)23からなるものとしたが、アップダウンカウンタは、1本のカウント制御クロックで高速動作が可能な非同期アップダウンカウンタが好ましい。また本実施例のアップダウンカウンタ構成は回路の簡略化・高速動作など利点が多く好ましい。一方、アップダウンカウンタの替わりに、カウンタを2重に設けること、またはカウンタは列並列とせず、メモリ手段を2重に設けることも可能である。

<第1の実施の形態における撮像素子の構成> 次に、撮像素子(画素12)の構成について説明を加える。図5は、撮像素子の構成を示す断面図である。

撮像素子100は、上部101と下部102から構成されている。上部101は、フォトゲート型のCIS(CMOS Image Sensor)基板であり、下部102は、ロジック基板である。撮像素子100は、CIS基板とロジック基板が接合された裏面照射型のイメージセンサである。フォトゲートは、活性層内で光電変換により生成されたキャリアのうち一方の電荷を活性層内に蓄積するために空乏層を形成するために用いられているものである。

上部101には、オンチップレンズ(以下、レンズと記載)121が設けられており、このレンズ121が設けられている部分以外は、オプティカルブラック領域122とされており、映像信号で黒の基準を規定する画素領域とされている。

レンズ121の下側の半導体基板には、n−領域を介して、Pウェル(P-well)領域123が設けられ、その一部にバックゲート領域124も設けられている。また拡散層であるPウェル領域123には、フローティングディフュージョン(FD)領域125、リセット領域(リセットトランジスタ)126も設けられている。

Pウェル領域123の図中右側であり、n−領域には、n+領域127も設けられている。これらの領域は、下部102のロジック回路と配線により接続されている。バックゲート領域124は、配線141により下部102のロジック回路と接続され、フローティングディフュージョン領域125は、配線144により下部102のロジック回路と接続され、リセット領域126は、配線146により下部102のロジック回路と接続され、n+領域127は、配線147により下部102のロジック回路と接続されている。

上部101のPウェル領域123の下部には、ゲート電極131、転送ゲート132、リセットゲート133も設けられており、これらのゲートにも配線が接続されている。ゲート電極131は、配線142により下部102のロジック回路と接続され、転送ゲート132は、配線143により下部102のロジック回路と接続され、リセットゲート133は、配線145により下部102のロジック回路と接続されている。

また、ゲート電極131、転送ゲート132、リセットゲート133は、それぞれ不純物が添加されたポリシリコン層130に形成されている。

撮像素子100は、図1、図2を参照して説明したように、撮像素子を構成する分光センサにゲート電極131を設け、光子から変換された電子がたまる電荷の井戸のポテンシャルを可変制御させることにより、分光特性を測定することができるように構成されている。

図5に示した撮像素子100において、ゲート電極131の電圧を可変することで、分光特性を測定することができる。図6を参照して説明する。図6に示したグラフは、横軸がポテンシャルの断面図を表し、縦軸がポテンシャルを表す。ポテンシャルの断面図とは、Pウェル領域123の所定の位置のレンズ121からゲート電極131方向への断面図である。

図6中、実線の太線は、ゲート電圧が低いときのポテンシャルのグラフであり、実線の細線は、ゲート電圧が高いときのポテンシャルのグラフである。図6のグラフから、レンズ121側から、ゲート電極131方向に位置が移動するにともない、ポテンシャルが上がり、所定の位置で最高値になり、その後、ポテンシャルが下がることがわかる。すなわち、Pウェル領域123の所定の位置(深さ)で、ポテンシャルが最高値になる。

また、図6から、ゲート電圧が異なると、ポテンシャルが最高値となる位置が異なることがわかる。図6中、点線で、最高値が得られる位置を示した。ゲート電圧が低い場合、Pウェル領域123のレンズ121側(浅い側)でポテンシャルが最高値となり、ゲート電圧が高くなると、その位置よりもゲート電極131側(深い側)でポテンシャルが最高値となる。

このようなことを利用することで、撮像素子100を、分光センサとして用いることができる。また、分光センサとして用いることができることで、測定した分光特性からカラー画像の抽出を行うことができ、カラー画像を撮影する撮像素子として用いることができる。このようなゲート電圧の制御や、分光に係わる処理(解析)は、下部102に設けられているロジック回路で行われる。

図5に示した撮像素子100は、ゲート電極131からのゲート電圧を変化させることにより、量子井戸のポテンシャル深さを電圧制御できる構造を有し、半導体の深さ方向による波長依存性と裏面入射の高感度を併せ持つ。

撮像素子100の駆動は、垂直読み出しにあわせゲート電圧を可変することで行われる。この撮像素子100の駆動による、入射光の分光測定の方法の一例を下記に示す。

まず、入射光が入射されるとともに、ゲート電極131により、例えば、ゲート電圧が1V印加されて、そのときに流れる電流が読み取られる。次に、Pウェル領域123に、ゲート電圧が2V印加されて、そのときに流れる電流が読み取られる。次に、Pウェル領域123にゲート電圧が5V印加されて、そのときに流れる電流が読み取られる。

このようにして測定されて電流値に基づいて、上述の式(2)から、入射光の各波長の強度が算出される。例えば、ゲート電極131の電圧を、上記したように上げていくことで、図6に示したように、ポテンシャルが最高値となる位置が、深い側に移動する。このことにより、赤→赤+緑→赤+緑+青の順に電子が発生することになる。

例えば、可視域の場合は、波長が400nmから700nmまで300nmの幅があるため、撮像素子100が10nm単位分解能の場合、この分解能に応じて電圧変化をさせれば、30回読み出して波長特性(分光特性)を得ることができる。また、分解能を上げれば分光特性の精度を向上させることが可能である。

また、得られた分光特性から、色を再現することによりカラー画像の抽出を行うことができる。このため、カラーフィルタが不要な撮像素子100を構成することができる。

このように、本実施の形態における分光センサとしても用いることができる撮像素子100は、ゲート電極131、ポリシリコン層130、Pウェル領域123を含む構成とされている。そして、図5に示した撮像素子100は、ゲート電極131が、レンズ121、Pウェル領域123の下側に設けられている。換言すれば、光が入射する側とは異なる側であり、フォトダイオードへの光の入射を妨げるようなことがない位置に、ゲート電極131は設けられている。

仮に、ゲート電極131が、光が入射する側、例えば、レンズ121とPウェル領域123との間に設けられていた場合、ゲート電極131を、透明電極にする必要がある。また、この場合、ゲート電極131に、入射してきた光が吸収されてしまい、感度が低下してしまう可能性がある。

しかしながら、図5に示した撮像素子100においては、ゲート電極131は、Pウェル領域123の下側に設けられているため、レンズ121を介して入射してきた光を吸収してしまうことがなく、感度が低下するようなことを防ぐことが可能となる。

また、光が入射する側に設けられていないため、ゲート電極131を透明電極とする必要が無い。例えば、ゲート電極131を金属で形成することが可能となり、下部102のロジック回路などへの光の影響を低減するための遮光膜として用いることも可能となる。

また、レンズ121やPウェル領域123などを上部101に設け、ロジック回路などを下部102に設ける構成とすることで、上部101と下部102をそれぞれ別々に設計、製造することが可能となる。例えばロジック回路を、支持基板で作成することができ、温度の制約をなくすことができ、受光部(上部101に設けられているフォトゲート)のプロファイルが作成しやすくなる。

また、ロジック基板からフォトゲートへのホットキャリアの混入を防ぐことも可能となる。また、カラーフィルタが無いため、撮像素子100を低背化することが可能となる。またカラーフィルタのような有機膜をなくす構造とすることができるため、高温のリフロー処理を用いて製造することも可能となり、240度以上の条件でも使用可能な撮像素子100とすることが可能となる。また、SiNレンズも高温成膜したものを使用することが可能となる。

また上記したように、ゲート電圧の印加に伴って、赤→赤+緑→赤+緑+青の順に情報が増え、取り出せる構成のために、解析が容易となる。

<第2の実施の形態における撮像素子の構成> 図7に、第2の実施の形態における撮像素子の構成を示した。図7に示した撮像素子200は、図5に示した撮像素子100と基本的な構成は同様であるが、上部101と下部102が、バンプ接合されている点が異なる。図7に示した撮像素子200において、図5に示した撮像素子100と同様の部分には、同様の符号を付し、その説明は省略する。

図7に示すように、撮像素子200の上部101と下部102は、バンプ202−1乃至202−6で接合されている。このように、上部101と下部102が接合される際、上部101に形成されたバンプ202と下部102に形成されたバンプ202が接合されることで、上部101と下部102が接合されるように構成することも可能である。

図7に示した撮像素子200においても、図5に示した撮像素子100と同じく、ゲート電極131が、Pウェル領域123の下側に設けられているため、撮像素子100と同じ効果を得ることができる。

<第3の実施の形態における撮像素子の構成> 図8に、第3の実施の形態における撮像素子の構成を示した。図8に示した撮像素子300は、図5に示した撮像素子100と基本的な構成は同様であるが、複数の画素でフローティングディフュージョン等を共有した構成となっている点が異なる。

撮像素子300も、撮像素子100と同じく、上部301と下部302から構成されている。上部301は、フォトゲート型のCIS基板であり、下部302は、ロジック基板である。上部301には、レンズ321が設けられており、このレンズ321が設けられている部分以外は、オプティカルブラック領域322とされている。

レンズ321の下側には、Pウェル(P-well)領域323が設けられ、その一部にバックゲート領域324が設けられている。撮像素子300は、フローティングディフュージョン等を他の画素と共用しているため、図5に示した撮像素子100と異なり、Pウェル領域323に、フローティングディフュージョン(FD)領域やリセット領域は設けられていない。

Pウェル領域323には、n+領域325が設けられており、このn+領域325が、配線343を介して、下部302に設けられているn+領域361と接続されている。このn+領域325、配線343、およびn+領域361により、Pウェル領域323からの電流が、下部302へと読み出される。

上部301には、バックゲート領域324と接続されている配線341が設けられており、この配線341は、他の画素のバックゲート領域の配線とも接続されている。図8では、共有されている配線は、上部301から下部302につながるようには図示せず、途中まで図示し、そのような途中まで図示されている配線は、他の画素と共有されていることを示すとする。

Pウェル領域323の下側には、他の実施の形態と同じく、不純物が添加されたポリシリコン層330を介してゲート電極331が形成されている。ゲート電極331には、配線342が接続されているが、この配線342は、他の画素と共有されている。配線342を共有している画素には、同タイミングで同一のゲート電圧がかけられる。

図8に示した撮像素子300においては、下部302にフローティングディフュージョン領域363とリセット領域365が設けられている。n+領域361からフローティングディフュージョン領域363に電荷を転送するための転送ゲート362と、フローティングディフュージョン領域363をリセットするためのリセットゲート364も、下部302には設けられている。

フローティングディフュージョン領域363は、他の画素と共有され、配線344が接続されている。

例えば、4画素で、フローティングディフュージョンを共有する構成とした場合、撮像素子300を上側(レンズ321)側から見た場合、図9のようなレイアウトとなる。図9Aに示した撮像素子は、4画素で1つのフローティングディフュージョンを共有している構成である。

中央部分にフローティングディフュージョン領域363があり、その周りに、フォトダイオード(PD)を構成するPウェル領域323−1乃至323−4が配置されている。また各フォトダイオードからの電荷をフローティングディフュージョン領域363に転送するための転送ゲート362−1乃至362−4が、それぞれフォトダイオードに近接する位置に設けられている。

フォトゲートコンタクト381は、各フォトダイオードの下部に設けられているゲート電極331に接続されている。また、フォトゲートコンタクト381は、全画素で共有されている。このように構成することで、撮像素子300を含む撮像装置の構成を小型化できる。

なお、図9Aに示した撮像素子において、各フォトダイオードとの間は、オプティカルブラック領域322とされている。

図8に示したように、フローティングディフュージョン領域363をロジック側の下部302に配置するようにした場合、転送ゲート362などを、Pウェル領域323(フォトダイオード)の下側に配置することができる。すなわち、図9Bに示したように、撮像素子300をレンズ321側から見た場合、フォトダイオードを構成するPウェル領域323に重なるような位置に、各フォトダイオードの転送ゲート362が配置される。

このような配置とすることで、撮像素子300を含む撮像装置を、さらに小型化することができる。

図8に示した撮像素子300においても、図5に示した撮像素子100と同じく、ゲート電極331が、Pウェル領域323の下側に設けられているため、撮像素子100と同じ効果を得ることができる。

さらに、図8に示した撮像素子300では、フローティングディフュージョン等を他の画素と共有することで、小型化することが可能となる。

なお、図7に示した撮像素子200と同じく、図8に示した撮像素子300においても、上部301と下部302をバンプにより接合するように構成することも可能である。

<第4の実施の形態における撮像素子の構成> 図9に、第4の実施の形態における撮像素子の構成を示した。図9に示した撮像素子400は、図5に示した撮像素子100と基本的な構成は同様であるが、有機光電変換膜を有する構成となっている点が異なる。図9に示した撮像素子400において、図5に示した撮像素子100と同様の部分には、同様の符号を付し、その説明は省略する。

撮像素子400は、図5に示した撮像素子100に、有機光電変換膜451を追加した構成となっている。有機光電変換膜451は、レンズ121の真下であり、レンズ121とPウェル領域123の間に設けられている。

また有機光電変換膜451の上側には、電極461が設けられ、下側には、電極462が設けられている。有機光電変換膜451は、電極461と電極462で挟まれた構成とされている。電極461は、配線471により、下部402のロジック回路と接続されている。電極462は、配線472により、下部402のロジック回路と接続されている。

有機光電変換膜451は、特定の色に感度を有する膜であり、例えば、青に感度を有する膜である場合、青色光を吸収し、他の色の光を透過させる膜である。ここでは、青色光を吸収する膜であるとして説明を続ける。

レンズ121を介して白色光が入射された場合、有機光電変換膜451で、青色光が選択的に吸収される。また、他の色の光は有機光電変換膜451を透過し、Pウェル領域123に吸収される。有機光電変換膜451は、吸収した光の量に応じて、電子—正孔対を生成する。

この電子—正孔対は、有機光電変換膜451内に電極461と電極462により印加された電界により、電子と正孔に分離され、ロジック回路に読み出される。読み出された電荷量に応じ、青色の強度が算出される。

青色光以外の光は、Pウェル領域123に吸収され、上記した他の実施の形態と同じく、ゲート電極131の電圧を変更することで、赤色や緑色の強度が算出される。

このように有機光電変換膜451を備えることで、ゲート電極131の電圧を変えながら検出する色の数を少なく(検出すべき波長の幅を狭く)することが可能となる。このことにより、例えば、図5に示した撮像素子100よりも解析が容易となる。また解析する情報量が減るため、解析に係る時間を短縮することが可能となる。

図10に示した撮像素子400においても、図5に示した撮像素子100と同じく、ゲート電極131が、Pウェル領域123の下側に設けられているため、撮像素子100と同じ効果を得ることができる。ただし、有機光電変換膜451があるため、有機光電変換膜451に対する温度の制限はある。

なお、図7に示した撮像素子200と同じく、図10に示した撮像素子400においても、上部401と下部402をバンプにより接合するように構成することも可能である。

また、図8に示した撮像素子300と同じく、図10に示した撮像素子400においても、フローティングディフュージョン等を複数の画素で共有する構成とすることも可能である。

<電子機器> 図11は、本技術に係る電子機器、例えば撮像装置の構成の一例を示すブロック図である。図11に示すように、本技術に係る撮像装置1000は、レンズ群1001等を含む光学系、固体撮像素子(撮像デバイス)1002、DSP(Digital Signal Processor)回路1003、フレームメモリ1004、表示部1005、記録部1006、操作部1007および電源部1008等を有する。そして、DSP回路1003、フレームメモリ1004、表示部1005、記録部1006、操作部1007および電源部1008がバスライン1009を介して相互に接続されている。

レンズ群1001は、被写体からの入射光(像光)を取り込んで固体撮像素子1002の撮像面上に結像する。固体撮像素子1002は、レンズ群1001によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。

DSP回路1003は、固体撮像素子1002からの信号を処理する。例えば、固体撮像素子1002には、撮影された被写体の画像を構築するための画素があり、そのような画素からの信号を処理し、フレームメモリ1004に展開するといった処理も行う。

表示部1005は、液晶表示装置や有機EL(electro luminescence)表示装置等のパネル型表示装置からなり、固体撮像素子1002で撮像された動画または静止画を表示する。記録部1006は、固体撮像素子1002で撮像された動画または静止画を、DVD(Digital Versatile Disk)等の記録媒体に記録する。

操作部1007は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源部1008は、DSP回路1003、フレームメモリ1004、表示部1005、記録部1006および操作部1007の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

上記の構成の撮像装置は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置として用いることができる。そして、当該撮像装置において、固体撮像素子1002として、上記した撮像素子を用いることができる。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

なお、本技術は以下のような構成も取ることができる。

(1) 半導体基板に形成された拡散層と、 前記拡散層の光が入射する側とは異なる側に形成され、ゲート電圧が印加される電極と を備え、 前記ゲート電圧を変化させることにより前記拡散層中で入射光により発生した電荷を捕獲する前記拡散層の表面からの深さを変化させ、変化させたゲート電圧毎で、前記表面側から前記深さまでの領域で発生する前記電荷の量を示す電流を測定することにより、前記入射光の波長毎の強度を解析する 撮像素子。 (2) 前記電極は、金属で構成されている 前記(1)に記載の撮像素子。 (3) 前記拡散層と前記電極を含む第1の基板と、 前記解析を行う回路を含む第2の基板とが接合された構成とされている 前記(1)または(2)に記載の撮像素子。 (4) 前記接合は、バンプ接合である 前記(3)に記載の撮像素子。 (5) フローティングディフュージョンをさらに備え、 前記フローティングディフュージョンは、複数の撮像素子で共有されている 前記(1)乃至(4)のいずれかに記載の撮像素子。 (6) 前記拡散層の前記電極が形成されている側とは異なる側に、光電変換膜をさらに備える 前記(1)乃至(5)のいずれかに記載の撮像素子。 (7) 半導体基板に形成された拡散層と、 前記拡散層の光が入射する側とは異なる側に形成され、ゲート電圧が印加される電極と を備え、 前記ゲート電圧を変化させることにより前記拡散層中で入射光により発生した電荷を捕獲する前記拡散層の表面からの深さを変化させ、変化させたゲート電圧毎で、前記表面側から前記深さまでの領域で発生する前記電荷の量を示す電流を測定することにより、前記入射光の波長毎の強度を解析する 撮像素子を備え、 前記撮像素子からの信号を処理する処理部を備える 電子機器。

100 撮像素子, 101 上部, 102 下部, 121 レンズ, 122 オプティカルブラック領域, 123 Pウェル領域, 124 バックゲート領域, 125 フローティングディフュージョン領域, 126 リセット領域, 127 n+領域, 131 ゲート電極, 132 転送ゲート, 133 リセットゲート