【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はイメージセンサーに関し、特にCMOS(complementary metal oxidesemicond
uctor)イメージセンサー及びそれに適用されるフォトダイオードに関するものである。

【０００２】

【従来の技術】周知の通り、通常のCCDイメージセンサーはCMOSイメージセンサーとは違い、トランジスターによるスイッチング方式ではなく、電荷結合によって信号を検出する。 そして、画素に相当しかつ感光部の役割をするフォトダイオードは、光電流を直ちに送出せずに一定時間蓄積した後に送出するので、受光感度が良く、ノイズを減らすことができるという長所がある。

【０００３】しかし、CCDイメージセンサーは、光電荷を絶えず搬送しなければならないので、駆動方式が複雑であり、約8〜10Vの高電圧及び約1W以上の高電力が要求される。 また、CCD技術はサブミクロン精度のCMOS工程で使われるマスク数(約20個)に比べてはるかに多くの数
(約30〜40個)のマスクが必要なので、工程が複雑でかつ単価が高くならざるをえない。 さらにCMOS工程で製造されるシグナルプロセス回路をCCDイメージセンサーチップ内に搭載できず、ワンチップ化が困難なため、製品の小型化が難しく、機能の多様化が図れないという短所がある。

【０００４】したがって、CMOS製造技術とCCD技術を組合してトランジスタによるスイッチング方式で信号を検出するアクティブ画素センサ(active pixel sensor、
以下「APS」という。 )が多く提案されている。 そのうち代表的なものが、米国特許第5,625,210号でLeeなどが提案したAPSである。

【０００５】図1は、米国特許第5,625,210号でLeeなどが提案したAPSの断面図が示されており、周知のピンフォトダイオード(Pinned photodiode)と共に、集積化されたAPSが開示されている。

【０００６】図1におけるAPSは、感光部としてピンフォトダイオードを使用しており、ピンフォトダイオードによって生成された光電荷を出力ノードのフローティング
N+接合(17)に搬送するためにチャンネル領域に低濃度のドーピング領域であるN-領域(16）を有し、制御信号TX
が印加されるトランスファーゲート(15a)を備えている。

【０００７】また、前記のN+接合(17）をその一方側接合とし、電源電圧VDDが接続されたN+接合(18）を他方側接合とし、制御信号がリセットされるリセットゲート(1
5b)を具備している。 前記のピンフォトダイオードは、P
型の基板(11)の上に積層されたP-エピタキシャル層(12)
にイオン注入して、N+拡散領域(13)とP+拡散領域(14）
を形成することにより製造される。 図中、符号19はフィールド酸化膜(FOX）を示しており、符号15a、15b、15c
は、各々トランジスタのゲートを示している。

【０００８】図1に示された従来のイメージセンサの単位画素において、トランスファーゲート(15a)とリセットゲート(15b)を導通させると、ピンフォトダイオードのN+拡散領域(13)とP領域(P+拡散領域、P-エピタキシャル層)との間に逆バイアスがかかり、N+拡散領域(13）が完全空乏(Fully Depletion)になる。 この時のN+拡散領域(13）の電圧を"ピニング電圧(Pinning voltage)"という。 ピンフォトダイオードは、広い空乏領域を確保することができて、外部から入射した光によって多くの光電荷を生成し、蓄積できるという長所がある。 しかし、
このような従来のピンフォトダイオードは次のような問題点を持つ。

【０００９】まず、図2aを参照してピンフォトダイオードの動作を詳しく説明すると、ピンフォトダイオードの
N+拡散領域が完全空乏(Fully Depletion)になりながら、N+拡散領域の下部に位置するP-エピタキシャル層、
及び、N+拡散領域の上部に位置するP+拡散領域に空乏領域が拡張されるが、ドーパント濃度が相対的に低いP-エピタキシャル層に、より大きな空乏層の拡張が生じる。
したがって、この広い空乏層により、入射した光から多量の電子−正孔対(electron-hole pair)を生成することができる。 これにより、N+拡散領域でほぼ100%の光電荷(電子)を捕獲することができ、この捕獲された光電荷が、トランスファーゲートを通じてフローティング拡散領域(図1の符号17)に搬送され、電気的な信号で出力されることによって、優れた受光感度が得られる。

【００１０】しかし、図2b及び図2cに示された通り、N+
拡散領域が光電子を捕獲すればするほどPN接合にかかる逆バイアス電圧は減少するので、空乏領域が減少し、光電荷を集める能力が低下する。

【００１１】また相対的に空乏が解消されたP-エピタキシャル層の面積が広くなって、これに伴うP-エピタキシャル層の深い所で熱的に生成される電子が増加するために、暗電流が次第に増加するようになる。 さらに、N+拡散領域が光電子を捕獲すればするほどPN接合にかかる逆バイアス電圧が減少するので、N+拡散領域が光電子を引き寄せる力が弱くなる。 したがって、明るくなるほど、
捕獲される光電荷が線形性をなくして飽和状態になる。
そして明るい光に対する受光感度及び解像度が低下する。

【００１２】

【発明が解決しようとする課題】本発明は前記の従来技術の問題点を解決するために案出されたもので、本発明の目的は、初期状態における光電荷の捕獲能力を、より明るい範囲まで線形的に持続できるフォトダイオードを提供することにある。

【００１３】本発明の他の目的は、優れた受光感度と解像度を得ることができ、単位画素の出力端子の電圧変化可能幅、すなわちダイナミックレンジが非常に大きいCM
OSイメージセンサの単位画素を提供することにある。

【００１４】本発明の更に他の目的は、前記の本発明の
CMOSイメージセンサー単位画素から、相関二重サンプリング(correlated double sampling)方式で出力データを得るための方法を提供することにある。

【００１５】

【課題を解決するための手段】上記の目的を達成するための本発明に係る特徴的なフォトダイオードの１つは、
第1電圧が印加される第1導電型の半導体層と、前記半導体層の表面の下部に形成されて、スイッチングにより第
2電圧が印加される第2導電型の第1拡散領域と、前記第1
拡散領域の下部の前記半導体層の内部に形成されて、前記第1電圧と前記の第2電圧と間の電圧で完全空乏となる第2導電型の第2拡散領域とを含み、前記第2拡散領域は、光電荷を捕獲すると同時に前記捕獲された光電荷を前記第1拡散領域にトランスファーするものである。

【００１６】

【発明の実施の形態】以下、本発明の好適な実施形態について、添付された図面を参照して説明する。 図3は、
本発明の一実施形態に係るフォトダイオードである。 図
3を参照すると、本発明の一実施形態に係るフォトダイオードは、接地されたP-基板(301)の上にエピタキシャル成長により形成されたP-エピタキシャル層(302)と、
このP-エピタキシャル層(302)の表面下部に形成され電源電圧(VDD）にスイッチ(305)を介して接続されたN+拡散領域(304)と、前記N+拡散領域(304)の下部における前記P-エピタキシャル層(302)内部の一定領域に形成され、電源電圧(VDD)と接地された電圧との間の電圧で完全空乏となるN-拡散領域(303）とを備えたものとして構成される。

【００１７】図3を参照して前記フォトダイオードの具体的な構成及び作用を説明する。 スイッチ(305)がオンになった時にN-拡散領域(303）が完全空乏状態となるよう、この時のN-拡散領域(303）の電圧、すなわちピニング電圧(Pinning voltage、Vpinning）がVDD/2程度になるように、N-拡散領域(303）の濃度は適切に調節されている。

【００１８】したがって、スイッチ(305)がオン(ON）からオフ(OFF)になる瞬間、N+拡散領域(304)、N-拡散領域
(303)及びP-エピタキシャル層(302）の電位をそれぞれV
DD、Vpinning、Groundとすると、VDD＞Vpinning＞Groun
dになる。 これによって、図示された通り、空乏領域で光により生成された電子-正孔対から、電子がN-拡散領域(303)を経てN+拡散領域(304)に捕獲される。

【００１９】従来においては、完全空乏となる拡散領域
(図1の符号13）が電子を捕獲するために電子を捕獲するにつれて、接合にかかる逆バイアス電圧が減少し、空乏領域の深さが浅くなったが、図3に示す本発明の構造は、完全空乏となるN-拡散領域(303)において、捕獲した電子を持続的に有しているのではなく、N+拡散領域(3
04)に搬送しているので、N+拡散領域(304）の電圧がVDD
から徐々に減少すると、空乏領域が側面方向にだけ減少し、空乏領域の深さ方向の変化はほとんどない。

【００２０】図4は図3のフォトダイオードの各領域で発生する電位変化を表す概略図である。 図4の(a）は、スイッチ(305)がオンからオフ(OFF)になる瞬間におけるN+
拡散領域(304)、N-拡散領域(303)及びP-エピタキシャル層(302）の電圧が、それぞれVDD-Vnoise、Vpinning、Gr
oundである初期状態を示している。 N+拡散領域(304）の電圧を、初期状態でVDDではなくVDD-Vnoise値とした理由は、スイッチ素子で発生するカップリングノイズ(cou
pling noise)及び電荷注入ノイズ(charge injection
noise)を考慮したためである。

【００２１】図4の(b）は、光をセンシングしている状態において、N+拡散領域(304)に電子が捕獲されることによって、N+拡散領域(304）の電圧がVp1だけ降下したことを示している。

【００２２】図4の(c）は、ある程度のセンシングがなされて、N+拡散領域(304）の電圧が、最初のVDD-Vnoise
からVp2だけ降下して、N-拡散領域(303）の電圧であるV
pinningと同じ電圧のしきい値電圧となる状態を示している。 この時からN-拡散領域(303）は、ピニング(Pinni
ng）が解け始めるので、図4の(d)に示された通り、N+拡散領域(304）はN-拡散領域(303)と共に電圧が降下する。

【００２３】したがって、図4で説明した通り、図3のフォトダイオードは、N+拡散領域(304）の電位がVpinning
になるまで線形性を維持して多量の光電荷を集めることができ、この時までN-拡散領域(303）はピニングが解けないので、空乏領域の深さが減らずに生成された光電荷
(電子)を全部N+拡散領域(304)に搬送することができる。 本出願人は本発明のフォトダイオードを"オントランスファーフォトダイオード(OT-PD:ON Transfer Pho
todiode)"と呼ぶ。このフォトダイオードは、光電荷を捕獲すると同時にトランスファ動作を行うものである。

【００２４】図5には本発明の他の実施形態に係るフォトダイオードが示されている。 図5を参照すると、本発明の他の実施形態に係るフォトダイオードは、接地されたP-基板(501)の上にエピタキシャル成長により形成されたP-エピタキシャル層(502)と、このP-エピタキシャル層(502)の表面下部に形成されて電源電圧(VDD）にスイッチ(505)を介して接続されたN+拡散領域(504)と、このN+拡散領域(504)の下部における前記P-エピタキシャル層(502)内部の一定領域に前記N+拡散領域(504)より大きい幅で形成され、前記電源電圧(VDD)と接地された電圧との間の電圧で完全空乏となるN-拡散領域(503）と、
前記N+拡散領域(504）が形成されない前記N-拡散領域(5
03)の上部と前記P-エピタキシャル層(502)の表面の下部に形成されるP+拡散領域(506）とを備えたものとして構成される。

【００２５】図5に図示された本発明の他の実施形態に係るフォトダイオードは、上述した本発明の一実施形態とは違い、N-拡散領域(503)の上に形成されるN+拡散領域(504）の幅を減らし、N+拡散領域(504）が形成されないN-拡散領域(503）の上部にP+拡散領域(506）を形成したものである。

【００２６】図5に示されたフォトダイオードは、従来のピンフォトダイオードの長所をそのまま維持しながら、本発明の一実施形態に係るフォトダイオード(図3)
と同様に、完全空乏となるN-拡散領域(503)において捕獲した電子を持続的に有するのではなくN+拡散領域(50
4)に捕獲された電子を搬送する。

【００２７】したがって、従来のピンフォトダイオードの長所をそのまま維持しながら、N+拡散領域(504）の電位がVpinningとなるまで線形性を維持し、従来のものより短時間に多量の光電荷を集める。 また、この時までN-
拡散領域(503）はピニングが解けないので空乏領域の深さが減らず、生成された光電荷(電子)を全部N+拡散領域
(304)に伝達することができる。

【００２８】本出願人は図5に図示された本発明のフォトダイオードを"オントランスファーピンドフォトダイオード(OT-PPD:ON Transfer Pinned Photodiode)"と呼ぶ。 このフォトダイオードは、光電荷を捕獲すると同時にトランスファ動作を行うものである。 通常のピンフォトダイオード等の特徴は、最大感知電圧の範囲がピニング電圧まで可能であるのに対し、本発明のOT-PPDは、
N+拡散領域(504)）の初期電圧(ピニング電圧よりはるかに高い)までである点で、大きな相違がある。 このような特性を有するフォトダイオードをイメージセンサーに適用する場合、従来のイメージセンサーに比べて優れた受光感度と解像度を備えたイメージセンサーを製造できる。

【００２９】また、本発明のフォトダイオードをCMOS回路と共にCMOS製造技術に集積化すれば、従来のCMOSイメージセンサーが持つ長所に加えて、受光感度と解像度を改善することができるだけでなく、CMOSイメージセンサーの単位画素のダイナミックレンジを拡大できる。 次に、本発明のCMOSイメージセンサーをより具体的に説明するようにする。

【００３０】図6は本発明の一実施形態に係るCMOSイメージセンサーの単位画素の回路図である。 図示された通り、本発明の一実施例に係るCMOSイメージセンサーの単位画素は、1個のオントランスファーピンドフォトダイオード(OT PPD)(510)、及び3個のNMOSゲート(520,530,
540)で構成されている。

【００３１】3個のNMOSゲートは、OT PPDで生成された光電荷をリセットさせるためのリセットゲート(520)
と、ソースフォロアの役割をするドライブゲート(530)
と、スイッチングによりアドレシング(Addressing）ができるようにするセレクトゲート(540)とで構成される。 尚、符号550はロード(load)トランジスタを表す。

【００３２】ここで、リセットゲート(520）は、正のしきい値電圧(Positive ThresholdVoltage)による電圧降下で電子が失われ、電荷の輸送効率が低下するのを防止するために、負のしきい値電圧を持つネイティブ(Nativ
e)ゲートで構成することができる。

【００３３】図6で詳しく説明した通り、本発明の単位画素は、従来と比較してトランスファーゲートを使用しないために、単位画素の単位面積を減少させてイメージセンサの高集積化を可能にする。 また、トランスファーゲートの工程上の誤差が単位画素の動作特性に影響を与える問題を排除できる。

【００３４】図7は、図5の単位画素が基板上に設けられた構成を表す断面図である。 OT PPDに対する構成要素には、図5と同一の図面符号を付けた。 図7を参照して本発明の一実施形態に係るイメージセンサの単位画素の構成を詳細に説明する。

【００３５】接地されたP+基板(501)上に、エピタキシャル成長によりP-エピタキシャル層(502)が形成される。 P+基板(501)は、P-エピタキシャル層(502)より濃度が非常に高く形成されており、基板の深い所で形成される光電荷のランダムドリフト(Random Drift)による単位画素間のクロストーク現象を防止する。 P-エピタキシャル層(502)内にはN-拡散領域(503)）が形成され、P-エピタキシャル層(502)の表面下部とN-拡散領域(503)の一部領域にはN+拡散領域(504)）が形成される。 また、N+
拡散領域(504)が形成されないN-拡散領域(503)の上部と
P-エピタキシャル層(502)の表面下部には、P+拡散領域
(506)が形成される。 また、リセット信号(RESET)が入力されるスイッチ素子のリセットゲート(610)は、P-エピタキシャル層(502)の上に形成される。

【００３６】前記のリセットゲート(610)は、一方側エッジ(610a)がN-拡散領域(503)のエッジ(503a)と同じ仮想垂直線上で一致して、一方側エッジ(610a)とN+拡散領域(504)とは所定距離(x)をおいて水平に離れている。 リセットゲート(610)の他側部位のP-エピタキシャル層(50
2)には、VDDが印加されるN+ドレーン拡散領域(620)が形成される。 N-拡散領域(503)は、リセットゲートがオン状態になった時、VDDと接地された電圧との間の電圧で完全空乏となり、完全空乏の状態で空乏領域に生成された光電荷を捕獲すると同時にN+拡散領域(504)にこの捕獲された光電荷を搬送する。

【００３７】一方、ドライブゲート(640)とセレクトゲート(650)が形成されるP-エピタキシャル層(502)には、
P-ウェル領域(630)が形成されて、このP-ウェル領域(63
0)の中にドライブゲート(640)とセレクトゲート(650)の各ソース/ドレーンが形成される。 このソース/ドレーンはN-及びN+で構成されたLDDソース/ドレーンである。 また、ドライブゲート(640)とセレクトゲート(650)の各チャンネル領域には、しきい値電圧調節のためのイオン注入などが行われる。

【００３８】したがって、ドライブゲート(640)とセレクトゲート(650)は、通常のNMOSトランジスタとして正のしきい値電圧を持つ一方、リセットゲート(610)にはチャンネル領域にしきい値電圧の調節のためのイオン注入などが行われず、負のしきい値電圧を持つネイティブトランジスタに行われる。 ドライブゲート(640)は、N+
拡散領域(304)にゲートが電気的に接続され、一方側がN
+ドレーン拡散領域(620)に接続される。 セレクトゲートは、一方側がドライブゲートの他方側に接続され、他方側が単位画素の出力端子を構成する。

【００３９】具体的に、図7の作用を詳細に説明する。
まず、リセットゲート(610)がオンになれば、N-拡散領域(503)はVDDに向けて徐々に増加しながら空乏が生じ始め、完全空乏になった時には、これ以上電圧が増加できないVpinning電圧となる。 もちろんVpinning電圧はVDD
とGround間の値になるはずである。 一方、N+拡散領域(5
04)は、リセットゲートがオンになった状態で十分にVDD
まで上昇し、この状態でN-拡散領域(503)に存在していたあらゆる電荷が、N+ドレーン拡散領域(620)に移動する。

【００４０】次に、リセットゲート(610)がオフされた状態で、OT PPDは光をセンシングし始める。 リセットゲート(610)がオフになった時、クロックフィードースルー(clock feed-through)とキャパシティーブ(capaciti
ve)カップリングによって、N+拡散領域(504)）はVDDを維持することができず、VDD-Vnoise値となるが、本発明ではこのVnoise値を可能な限り減らすために、N+拡散領域(530)とリセットゲート(610)とを所定距離(x)だけ離して形成している。

【００４１】したがって、図4で説明した通り、N+拡散領域(504)）がVDD-Vnoise値からVpinning電圧に落ちるまでの時間をより長くして、OT PPDが光電荷を線形的に集められる能力がより大きくなる。 さらに、これによりイメージセンサーのダイナミックレンジが、従来のイメージセンサーより一層大きくなって、より良い解像度を得ることができる。

【００４２】図8は、図6の単位画素からCDS(correlated
double sampling)方式で出力データを得るための制御信号のタイミング図である。 この図を参照して、本発明の単位画素から光電荷に対応する出力データを得るための方法を説明する。

【００４３】トランスファーゲートを使用する従来の単位画素は、トランスファーゲートをオフさせてリセットゲートをオンさせ、リセットレベルを検出した後、トランスファーゲートをオンさせてリセットゲートをオフさせ、センシングノードの値を検出する。 次に、この２つの値の差を求めることにより、実質的な光電荷によるデータ値を得る方法を使用していた。 しかし、本発明はセンシングノードの値を検出した後、リセットレベルの値を検出して、この２つの値の差を求めて光電荷に対するデータ値を得る方式を使用している。

【００４４】これを図8を通じて具体的に説明すると、
まず、完全空乏となった状態でOT PPDは、光をセンシングしている途中で(この時リセット信号(RESET)はディスエイブルされた'ロー'値を持つ)セレクト信号Sxが'ハイ'になれば、該当する単位画素が選択され、その時までセンシングされた結果が単位画素の出力端子(図6のOu
tput)を通じて出力されて、リセット信号(RESET)が'ハイ'になるまで(図8の「１」の状態)、センシングノードのデータ値を求める。

【００４５】続いて、単位画素をアレイさせる時、発生される各種のノイズ(例えばFixedpattern noise等)値を読むために、リセット信号(RESET)を一度起動させてからディスエイブルさせた後、リセット時の初期ノイズレベルを求める(図8の「２」の状態)。 以後リセット信号(RESET)は、アクティブ状態でセレクト信号(Sx)がディスエイブルになるとディスエイブルされて、OT PPDがセンシングを始めるようになる。

【００４６】本発明は、上述した望ましい実施形態によって具体的に記述されているが、これら実施形態は、本発明の説明のためのものであり、技術的範囲を制限するものでないことに注意するべきである。 また、本発明の属する技術分野の通常の専門家ならば、本発明の技術的思想の範囲内で多様な実施形態が可能であることは、容易に理解できることである。

【００４７】

【発明の効果】本発明のフォトダイオードは、完全空乏状態であるピンド(Pinned)層(N-拡散領域)が光電荷を捕獲すると同時にトランスファーするので、従来のフォトダイオードに比べて、一定の光電荷をより早く集めることができる。

【００４８】すなわち、初期状態の光電荷の捕獲能力を、線形的により長く維持することができる。 また本発明のイメージセンサは、別途トランスファーゲートを使用しないでフォトダイオードにより生成された光電荷からのデータを直接出力するので、従来のイメージセンサーより各種ノイズ面で有利な点を持ち、SNR(signal to
noise ratio)の特性が向上する。

【００４９】また、単位画素は、一つのフォトダイオードと三つのNMOSゲートによって単位画素が構成されるので、チップ(Chip)サイズを減らすことができ、低コストの製品を得ることができる。 更に、トランスファーゲートが存在することよる工程上の誤差で発生する単位画素の動作の特性変化を防止できる。 そして、なによりもイメージセンサの解像度を決定する重要な要素であるダイナミックレンジを、より拡大することができる。

【００５０】また、本発明は、フォトダイオードで生成された電荷をトランジスタを介して搬送しないため、トランジスタの本来の機能によるソース、ドレイン間のチャージインジェクション(charge injection)における問題を自然に回避できる効果がある。

【図面の簡単な説明】

【図1】 従来のAPSの断面図。

【図2】 図1の従来のピンフォトダイオードの概略断面図。

【図3】 本発明の一実施形態に係るフォトダイオードの断面図。

【図4】 図3のフォトダイオードが、光が発生させた電荷を捕獲していくことによって各領域で発生する電位変化を示す概略図。

【図5】 本発明の他の実施形態に係るフォトダイオードの断面図。

【図6】 本発明に係るCMOSイメージセンサの単位画素の回路図。

【図7】 図5のフォトダイオードを適用した本発明の一実施形態に係るCMOSイメージセンサの単位画素の断面図。

【図8】 図6の単位画素からCDS方式により出力データを得るための制御信号のタイミング図。

【符号の説明】

３０１，５０１ Ｐ−基板 ３０２，５０２ Ｐ−エピタキシャル層 ３０３，５０３ Ｎ−拡散領域 ３０４，５０４ Ｎ＋拡散領域 ３０５，５０５ スイッチ ５０６ Ｐ＋拡散領域 ５１０ オントランスファーピンドフォトダイオード ５２０，５３０，５４０ ＮＭＯＳゲート ６１０ リセットゲート ６２０ Ｎ＋ドレーン拡散領域 ６３０ Ｐ−ウェル領域 ６４０ ドライブケート ６５０ セレクトゲート

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年７月１２日（１９９９．７．１
２）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図３】

【図４】

【図１】

【図２】

【図５】

【図６】

【図８】

【図７】

───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 道 永 大韓民国京畿道利川市夫鉢邑牙美里山136 −１ 現代電子産業株式会社内 (72)発明者 ▼厳▲ 在 元 大韓民国京畿道利川市夫鉢邑牙美里山136 −１ 現代電子産業株式会社内