技术领域
[0001] 本
发明涉及
半导体制造领域，特别是涉及一种垂直栅CMOS图像传感器及制造方法。
背景技术
[0002] CMOS图像传感器在过去十几年得到了飞速发展，现已广泛应用于手机、电脑、数码
照相机等领域。为了迎合市场需求，在单位面积内集成更多
像素单元，CMOS图像传感器的像素尺寸已经从5.6mm逐渐缩小至1.0mm。可是，像素尺寸的缩小不能简单等价于缩小光电
二极管(Photodiode)各方向的尺寸，这是由于
光电二极管有效满阱容量(FWC)的限制。如果尺寸太小，导致不能存储足够的
电子，那么图像
质量会严重退化。
[0003] 传统的4T的CMOS图像传感器的基本构造如图1所示，有光电二极管(PD)，转移管(Tx)，复位管(RST)，源极跟随管(SF)和行选择管(RS)构成。其中在Tx关闭进行感光的过程中，P-N结捕获太阳光产生电子和空穴，光生电子在P-N结内建
电场的作用下，向顶部积聚，在Transfer Gate打开时，经过表面
沟道传输至浮动扩散区(Floating Diffusion)，进而被读取，电子的转移路径如图2所示。这种电子传输方式通路较小，光电二极管深处电子的传输需要穿过整个结区，很容易被复合而导致
抽取效率较低。而且，P-N结深处电子需要一定的时间和
电压驱动才能完成传输，这不利于快速读取。为了增加电子转移的速度和效率开发三维(Three-Dimensional)像素区替换传统的二维沟道结构是解决上述问题的有效途径。如图3所示，垂直栅(Vertical Gate)的开发可以将沟道延伸至光电二极管深处。图4为现有的垂直栅极01的俯视示意图。图5a和图5d为现有的垂直栅极的示意图，电子沿同一电势平面AA’BB’(或AA’)以及沿浮动扩散点区域面CC’DD’运动，图5b和图5e中，沿同一电势平面AA’BB’(或AA’)，在靠近浮动扩散点，电子不易聚集。图5c和图5f中，沿浮动扩散点区域面CC’DD’整个区域均匀，转移速度较慢。电子传输沟道由平面沟道变为立体沟道，电子的传输通道倍增，光生电子传输速率大幅增加，而且沟道的深入能够降低二极管内的电子残留，提升光生电子的利用率，最终提升光电二极管的满阱容量。但是由于立体的侧面电势均匀，导致电子还是有几率不容易转移。
发明内容
[0004] 鉴于以上所述
现有技术的缺点，本发明的目的在于提供一种垂直栅CMOS图像传感器及制造方法，用于解决现有技术中垂直栅极使用
侧壁是平面的结构，在接收电子后，整个平面的电势均匀，在同一高度上的电势在转移后成为分开区域，不能实现电子有效转移的问题。
[0005] 为实现上述目的及其他相关目的，本发明提供一种垂直栅CMOS图像传感器，至少包括：
[0006] 位于
外延层上的转移管以及该转移管一侧、外延层中的光电二极管；所述转移管的垂直栅伸入所述外延层中并延伸至所述光电二极管所在的深度；
[0007] 位于该外延层上、所述转移管另一侧的复位管；该复位管的栅极两侧的外延层中分别设有N+区；所述N+区位于所述外延层中的P阱中，其中一个与所述转移管相邻的N+区域形成浮动扩散点；
[0008] 所述转移管的垂直栅靠近所述光电二极管的区域呈凸面，靠近所述浮动扩散点的区域呈凹面。
[0009] 优选地，所述转移管的垂直栅伸入至所述外延层中的部分为侧壁内凹的圆柱体，其中靠近所述浮动扩散点的侧壁呈凹面，其他部分均呈凸面。
[0010] 优选地，所述侧壁内凹的圆柱体的垂直栅，其横截面内凹部分形成扇形的面积小于整个横截面为圆形的1/3。
[0011] 优选地，步骤三中形成的侧壁内凹的圆柱体转移管垂直栅沟槽，其横截面内凹部分形成扇形的圆形
角为60～120度。
[0012] 优选地，所述光电二极管的上表面设有钉扎层。
[0013] 优选地，所述转移管的垂直栅位于所述外延层上的部分设有侧墙。
[0014] 优选地，所述浮动扩散点上的N+区域连接一放大管，该放大管连接一选择管，所述选择管的栅极接电压VDD；所述复位管另一侧的所述N+区连接电压VDD。
[0015] 本发明提供一种垂直栅CMOS图像传感器的制造方法，该方法至少包括以下步骤：
[0016] 步骤一、提供外延层，在该外延层上形成P阱以及位于P阱中横向间隔的两个N+区；
[0017] 步骤二、在所述外延层中形成光电二极管；与所述光电二极管相邻的一个所述N+区形成浮动扩散点；
[0018] 步骤三、在所述光电二极管与所述浮动扩散点之间的所述外延层中
刻蚀形成转移管的垂直栅沟槽；该垂直栅沟槽的深度延伸至所述光电二极管所在的深度，并且靠近所述光电二极管的区域呈凸面，靠近所述浮动扩散点的区域呈凹面；
[0019] 步骤四、在所述外延层上沉积多晶
硅，并填充在所述垂直栅沟槽中；
[0020] 步骤五、刻蚀所述外延层上的
多晶硅，形成位于所述光电二极管与所述浮动扩散点之间的转移管垂直栅，以及位于所述两个N+区之间的复位管栅极。
[0021] 优选地，步骤一中依次经过
光刻、刻蚀以及
离子注入形成所述P阱；依次经过光刻、刻蚀以及N型离子注入形成所述两个N+区。
[0022] 优选地，步骤二中依次经过光刻、刻蚀以及离子注入形成所述光电二极管。
[0023] 优选地，该方法还包括步骤六、在所述光电二极管上的外延层中进行离子注入形成钉扎层。
[0024] 优选地，步骤三中形成的所述转移管垂直栅沟槽的形状为侧壁内凹的圆柱体，其中靠近所述浮动扩散点的侧壁呈凹面，其他部分均呈凸面。
[0025] 步骤三中形成的侧壁内凹的圆柱体转移管垂直栅沟槽其横截面内凹部分形成扇形的面积小于整个横截面为圆形的1/3。
[0026] 步骤三中形成的侧壁内凹的圆柱体转移管垂直栅沟槽，其横截面内凹部分形成扇形的圆形角为60～120度。
[0027] 如上所述，本发明的一种垂直栅CMOS图像传感器及制造方法，具有以下有益效果：本发明形成靠近光电二极管区域易于收集的凸面，以及靠近浮动扩散点附近易于形成电子聚集效果的凹面，可以尽最大面积收集电子，朝浮动扩散点转移时集中转移，降低损失。从而实现电子从转移的多面性到收集的聚集性的全面改善。
附图说明
[0028] 图1显示为现有技术中像素单元
电路结构示意图；
[0029] 图2显示为现有技术中的平面型4像素单元结构示意图；
[0030] 图3显示为现有技术中的垂直型4像素单元结构示意图；
[0031] 图4显示为现有技术中的垂直栅极俯视的示意图；
[0032] 图5a显示为现有技术中的垂直栅极三维结构的示意图；
[0033] 图5b显示为图5a中垂直栅极电势平面AA’BB’中电子运动示意图；
[0034] 图5c显示为图5b中电子沿浮动扩散点区域面CC’DD’运动示意图；
[0035] 图5d显示为现有技术中小尺寸的垂直栅极三维结构的示意图；
[0036] 图5e显示为图5d中垂直栅极电势平面AA’中电子运动示意图；
[0037] 图5f显示为图5d中电子沿浮动扩散点区域面CC’DD’运动示意图；
[0038] 图6a显示为本发明中大尺寸垂直栅极三维结构的示意图；
[0039] 图6b显示为图6a中垂直栅极电势平面AA’BB’中电子运动示意图；
[0040] 图6c显示为图6a中电子沿浮动扩散点区域面CC’运动示意图；
[0041] 图7a显示为本发明中小尺寸的垂直栅极三维结构的示意图；
[0042] 图7b显示为图7a中垂直栅极电势平面AA’中电子运动示意图；
[0043] 图7c显示为图7a中电子沿浮动扩散点区域面BB’运动示意图。
具体实施方式
[0044] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本
说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0045] 请参阅图6a至图7c。需要说明的是，本
实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0046] 本发明提供一种垂直栅CMOS图像传感器，该垂直栅CMOS图像传感器在本实施例中包括(可参见图1)：位于外延层上的转移管以及该转移管一侧、外延层中的光电二极管；所述外延层为P型外延层，(可参见图3)所述转移管的垂直栅伸入所述外延层中并延伸至所述光电二极管所在的深度；(参见图1)位于该外延层上、所述转移管另一侧的复位管；该复位管的栅极两侧的外延层中分别设有N+区；所述N+区位于所述外延层中的P阱中，其中一个与所述转移管相邻的N+区域形成浮动扩散点；(可参见图6a和图6b)所述转移管的垂直栅靠近所述光电二极管的区域呈凸面，靠近所述浮动扩散点的区域呈凹面。
[0047] 如图6a所示，图6a显示为本发明中大尺寸垂直栅极三维结构的示意图，亦即本发明的所述垂直栅CMOS图像传感器的结构中与现有技术不同的在于，本发明的所述垂直栅靠近所述光电二极管的区域呈凸面，靠近所述浮动扩散点的区域呈凹面。其中图6b显示为图6a中垂直栅极电势平面AA’BB’中电子运动示意图，图6c显示为图6a中电子沿浮动扩散点区域面CC’运动示意图。本发明中，对于大尺寸的垂直栅极来说，靠近光电二极管PD区域的为多晶硅为凸面，靠近浮动扩散点FD的为凹面，使收集的时候可以尽最大面积收集，朝浮动扩散点FD点转移的时候集中转移，降低损失。对于大尺寸的垂直栅极，沿同一电势平面AA’BB’转移后，在靠近浮动扩散点电子易于聚集。沿浮动扩散点区域面方向CC’中心区域的电势较强，沿中心区域进入浮动扩散点FD，电子容易全部转移。
[0048] 本发明中，所述侧壁内凹的圆柱体的垂直栅，其横截面内凹部分形成扇形的面积小于整个横截面为圆形的1/3。对于小尺寸的垂直栅，内凹部分所谓小尺寸，圆柱的横截面为圆形，内凹部分横截面形成的扇形面积小于圆形1/3，更进一步地，内凹部分的横截面形成的扇形的圆心角为60～120度。如图7a所示，图7a显示为本发明中小尺寸的垂直栅极三维结构的示意图。所述转移管的垂直栅伸入至所述外延层中的部分为侧壁内凹的圆柱体，其中靠近所述浮动扩散点的侧壁呈凹面，其他部分均呈凸面。也就是说，本发明中小尺寸的垂直栅，其结构如图7a中的结构，该圆柱的一侧面为凹面，该凹面朝向所述浮动扩散点，该圆柱朝向所述光电二极管的侧面为凸面。如图7b所示，图7b显示为图7a中垂直栅极电势平面AA’中电子运动示意图。电子沿同一电势方向AA’转移后，在靠近浮动扩散点电子易于聚集。如图7c所示，图7c显示为图7a中电子沿浮动扩散点区域面BB’运动示意图。沿浮动扩散点区域面方向BB’中心区域的电势较强，沿中心区域进入浮动扩散点FD，电子容易全部转移。
[0049] 本发明进一步地，所述光电二极管的上表面设有钉扎层。并且更进一步地，所述转移管的垂直栅位于所述外延层上的部分设有侧墙。所述浮动扩散点上的N+区域连接一放大管，该放大管连接一选择管，所述选择管的栅极接电压VDD；所述复位管另一侧的所述N+区连接电压VDD。
[0050] 本发明还提供所述垂直栅CMOS图像传感器的制造方法，该方法至少包括以下步骤：
[0051] 步骤一、提供外延层，在该外延层上形成P阱以及位于P阱中横向间隔的两个N+区；本发明进一步地，步骤一中依次经过光刻、刻蚀以及离子注入形成所述P阱；依次经过光刻、刻蚀以及N型离子注入形成所述两个N+区。
[0052] 步骤二、在所述外延层中形成光电二极管；与所述光电二极管相邻的一个所述N+区形成浮动扩散点；本发明进一步地，步骤二中依次经过光刻、刻蚀以及离子注入形成所述光电二极管。
[0053] 步骤三、在所述光电二极管与所述浮动扩散点之间的所述外延层中刻蚀形成转移管的垂直栅沟槽；该垂直栅沟槽的深度延伸至所述光电二极管所在的深度，并且靠近所述光电二极管的区域呈凸面，靠近所述浮动扩散点的区域呈凹面；本发明进一步地，步骤三中形成的侧壁内凹的圆柱体转移管垂直栅沟槽，其横截面内凹部分形成扇形的面积小于整个横截面为圆形的1/3。对于小尺寸的垂直栅，内凹部分所谓小尺寸，圆柱的横截面为圆形，内凹部分横截面形成的扇形面积小于圆形1/3，更进一步地，内凹部分的横截面形成的扇形的圆心角为60～120度。对于小尺寸的垂直栅，步骤三中形成的所述转移管垂直栅沟槽的形状为侧壁内凹的圆柱体，其中靠近所述浮动扩散点的侧壁呈凹面，其他部分均呈凸面。如图7a所示，图7a显示为本发明中小尺寸的垂直栅极三维结构的示意图。所述转移管的垂直栅伸入至所述外延层中的部分为侧壁内凹的圆柱体，其中靠近所述浮动扩散点的侧壁呈凹面，其他部分均呈凸面。也就是说，本发明中小尺寸的垂直栅，其结构如图7a中的结构，该圆柱的一侧面为凹面，该凹面朝向所述浮动扩散点，该圆柱朝向所述光电二极管的侧面为凸面。如图7b所示，图7b显示为图7a中垂直栅极电势平面AA’中电子运动示意图。电子沿同一电势方向AA’转移后，在靠近浮动扩散点电子易于聚集。如图7c所示，图7c显示为图7a中电子沿浮动扩散点区域面BB’运动示意图。沿浮动扩散点区域面方向BB’中心区域的电势较强，沿中心区域进入浮动扩散点FD，电子容易全部转移。
[0054] 步骤四、在所述外延层上沉积多晶硅，并填充在所述垂直栅沟槽中；
[0055] 步骤五、刻蚀所述外延层上的多晶硅，形成位于所述光电二极管与所述浮动扩散点之间的转移管垂直栅，以及位于所述两个N+区之间的复位管栅极。
[0056] 本发明更进一步地，该方法还包括步骤六、在所述光电二极管上的外延层中进行离子注入形成钉扎层。
[0057] 综上所述，本发明形成靠近光电二极管区域易于收集的凸面，以及靠近浮动扩散点附近易于形成电子聚集效果的凹面，可以尽最大面积收集电子，朝浮动扩散点转移时集中转移，降低损失。从而实现电子从转移的多面性到收集的聚集性的全面改善。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0058] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的
权利要求所涵盖。
