近些年来，随着便携式设备的普及，非易失性存储器的需求增加。 作为非易失性存储器，到目前为止，开发或者提出了称为闪速存储器 或者FERAM的利用强电介质的极化的存储器、称为MRAM的利用磁 电阻的存储器、利用相变材料的存储器等。
在这些存储器中，较多地提出了使用强电介质电容器的非易失性 存储器单元，也提出了兼有高速锁存功能和非易失性存储器功能的存 储器单元。例如，具有在日本专利第2692641号公报(下面称为文献1) 和日本专利公开公报特开2000-293989号公报(下面，称为文献2)中 公开的、通常称为影子随机存储器(影子内存)的电路。
图10表示文献1中公开的影子随机存储器的电路图，图10所示 的电路构成为具有：由一对倒相器构成的数据锁存部；一对数据线； 控制线；在数据线和控制线之间连接的一对控制晶体管和强电介质电 容器。图10的电路通常使用数据线进行与触发器同样的操作，但为了 实现非易失性，通常进行与触发器不同的动作。即，控制控制线的电 位，在电源截止之前，将数据作为强电介质电容器的极化状态来保存 (下面记为存储)。另外，在接通电源时，根据强电介质电容器的极 化状态再现原始数据(下面记为复检：recall调用)。
图11表示文献2所公开的影子随机存储器的电路图。图11所示 的电路构成为具有：由一对倒相器构成的数据锁存部；一对位线；板 线；连接位线和数据锁存部的一对控制晶体管；在数据锁存部和板线 之间连接的一对强电介质电容器。在图11的电路中省略了用于选择影 子随机存储器的单元的选择晶体管，但在通常的操作时，接通选择晶 体管进行数据写入。另外，数据读出也同样地接通选择晶体管来读出 锁存的数据。另一方面，电源截止时的数据存储方法与通常的触发器 动作不同，使用板线将锁存部的数据写入强电介质电容器。在电源接 通时的复检时，也通过控制板线来再现原始数据。
但是，对于上述已有的非易失性存储器单元，具有下面的不匹配。
在图10、11的电路中，在存储时与触发器动作时不同，使用控制 线或者板线，将锁存部的数据写入强电介质电容器中。即，为了控制 强电介质电容器的极化反转动作，至少需要控制线或者板线这样的其 它信号线，必须利用另外的系统对存储器单元施加该信号线用的控制 信号。因此，在上述电路中，由于需要设置控制线或者板线，所以具 有布线数变多的缺点，就不能应用于原始布线数多的FPGA等设备。
另外，在通常的触发器动作中，为了防止向强电介质电容器施加 电压，向板线施加电源电压的1/2左右的电位。但是，强电介质电容器 即使施加矫顽电场以下的电压，由于描绘了一定程度的极化产生的小 磁滞回线，所以数据锁存部的存储节点的电位容易通过强电介质电容 器的小磁滞回线(minorloop)而变位。因此，强电介质电容器的电容 和构成数据锁存部的倒相器的驱动能力的关系必须合适地设定。但是， 合适地设定该关系是困难的。结果，就会发生通常的锁存动作时保持 电位摇摆、动作的稳定性不能保证的问题。
此外，通常，在强电介质电容器中，矫顽电场和极化饱和点电场 的关系根据强电介质材料而不同，极化饱和点电场是矫顽电场的2倍 以上的情况较多。为此，如果不将板线的电位偏移到接地电位或者电 源电位以上，饱和极化强电介质电容器是困难的，需要特别的升压电 路。而且，如果不使用升压电路，即使对板线预先施加电源电压的大 约1/2电压，对强电介质电容器最高也只能施加通常的2倍电场。即， 对板线设定电源电压的大约1/2电压时，考虑到，最好对强电介质电容 器施加矫顽电场以下的电场，即使将板线变动为电源电位和接地电位， 也难于对强电介质电容器施加引起强电介质的极化饱和的电场。

本发明的目的在于，提出了一种比现有的非易失性存储器单元还 减少布线数，能够稳定地进行触发器动作的使用强电介质电容器的非 易失性存储器单元和其控制方法。
实现上述目的的第一发明的非易失性存储器单元，包括：具有第 一节点和第二节点，锁存设定在该第一节点和第二节点上的互补数据 的锁存电路；第一开关元件，连接所述第一节点和第一数据输入输出 线；第二开关元件，连接所述第二节点和第二数据输入输出线；第一 强电介质电容器，连接所述第二数据输入输出线和所述第一节点；和 第二强电介质电容器，连接所述第一数据输入输出线和所述第二节点。
实现上述目的的第一发明的非易失性存储器单元的控制方法，该 非易失性存储器单元包括：具有第一节点和第二节点，锁存设定在该 第一节点和第二节点上的互补数据的锁存电路；第一开关元件，连接 所述第一节点和第一数据输入输出线；第二开关元件，连接所述第二 节点和第二数据输入输出线；第一强电介质电容器，连接所述第二数 据输入输出线和所述第一节点；第二强电介质电容器，连接所述第一 数据输入输出线和所述第二节点，所述非易失存储器单元的控制方法 由存储步骤和复检步骤构成，在所述存储步骤，将所述第一和第二数 据输入输出线的一个设定为高电位，将另一个设定为低电位，接通所 述第一和第二开关元件，所述复检步骤由第一步骤和第二步骤构成， 在所述第一步骤，将所述锁存电路的电源线设定为接地电位，将所述 第一和第二数据输入输出线设定为接地电位，接通所述第一和第二开 关元件，在所述第二步骤，在所述第一步骤后，在将所述第一和第二 数据输入输出线维持为接地电位的状态，断开所述第一和第二开关元 件，升高所述锁存电路的电源线的电位。
实现上述目的的第二发明的非易失性存储器单元，包括：具有第 一节点和第二节点，锁存设定在该第一节点和第二节点上的互补数据 的锁存电路；第一开关元件，连接所述第一节点和第一数据输入输出 线；第二开关元件，连接所述第二节点和第二数据输入输出线；第一 强电介质电容器和第二强电介质电容器选择元件，在所述第二数据输 入输出线和所述第一节点之间串联连接；第二强电介质电容器和第一 强电介质电容器选择元件，在所述第一数据输入输出线和所述第二节 点之间串联连接，所述第一强电介质电容器与所述第一节点连接，所 述第二强电介质电容器与所述第二节点连接。
实现上述目的的第二发明的非易失性存储器单元的控制方法，该 非易失性存储器单元包括：具有第一节点和第二节点，锁存设定在该 第一节点和第二节点上的互补数据的锁存电路；第一开关元件，连接 所述第一节点和第一数据输入输出线；第二开关元件，连接所述第二 节点和第二数据输入输出线；第一强电介质电容器和第二强电介质电 容器选择元件，在所述第二数据输入输出线和所述第一节点之间串联 连接；第二强电介质电容器和第一强电介质电容器选择元件，在所述 第一数据输入输出线和所述第二节点之间串联连接，所述第一强电介 质电容器与所述第一节点连接，所述第二强电介质电容器与所述第二 节点连接，所述非易失性存储器单元的控制方法由写入步骤、读出步 骤、存储步骤和复检步骤构成，在所述写入步骤，断开所述第一和第 二强电介质电容器选择元件，将所述第一和第二数据输入输出线的一 个设定为高电位，将另一个设定为低电位，接通所述第一和第二开关 元件，分别将所述第一和第二节点设定为所述第一和第二数据输入输 出线的电位，在所述读出步骤，断开所述第一和第二强电介质电容器 选择元件，接通所述第一和第二开关元件，分别将所述第一和第二数 据输入输出线设定为所述第一和第二节点的电位，在所述存储步骤， 在所述锁存电路锁存有互补数据的状态，接通所述第一和第二强电介 质电容器选择元件，以及所述第一和第二开关元件，所述复检步骤由 所述第一步骤和第二步骤构成，在所述第一步骤，将所述锁存电路的 电源线设定为接地电位，将所述第一和第二数据输入输出线设定为接 地电位，接通所述第一和第二开关元件，以及所述第一和第二强电介 质电容器选择元件，在所述第二步骤，在所述第一步骤后，将所述第 一和第二强电介质电容器选择元件维持为接通，在将所述第一和第二 数据输入输出线维持为接地电位的状态，断开所述第一和第二开关元 件，升高所述锁存电路的电源线的电位。
实现上述目的的第三发明的非易失性存储器单元的控制方法，该 非易失性存储器单元包括：具有第一节点和第二节点，锁存设定在该 第一节点和第二节点上的互补数据的锁存电路；第一开关元件，连接 所述第一节点和第一数据输入输出线；第二开关元件，连接所述第二 节点和第二数据输入输出线；第一强电介质电容器和第二强电介质电 容器选择元件，串联连接在所述第二数据输入输出线和所述第一节点 之间；第二强电介质电容器和第一强电介质电容器选择元件，串联连 接在所述第一数据输入输出线和所述第二节点之间，所述第一强电介 质电容器与所述第一节点连接，所述第二强电介质电容器与所述第二 节点连接，所述非易失性存储器单元的控制方法由写入步骤、读出步 骤、存储步骤、和复检步骤构成，在所述写入步骤，断开所述第一和 第二强电介质电容器选择元件，将所述第一和第二数据输入输出线的 一个设定为高电位，将另一个设定为低电位，接通所述第一和第二开 关元件，分别将所述第一和第二节点设定为所述第一和第二数据输入 输出线的电位，在所述读出步骤，断开所述第一和第二强电介质电容 器选择元件，接通所述第一和第二开关元件，分别将所述第一和第二 数据输入输出线设定为所述第一和第二节点的电位，在所述存储步骤， 根据在所述锁存电路中锁存的互补数据，将所述第一和第二数据输入 输出线的一个设定为高电位，将另一个设定为低电位，接通所述第一 和第二强电介质电容器选择元件，所述复检步骤由第一步骤和第二步 骤构成，在所述第一步骤，将所述锁存电路的电源线设定为接地电位， 将所述第一和第二数据输入输出线设定为接地电位，接通所述第一和 第二开关元件、以及所述第一和第二强电介质电容器选择元件，在所 述第二步骤，在所述第一步骤后，将所述第一和第二强电介质电容器 选择元件维持为接通，在将所述第一和第二数据输入输出线维持为接 地电位的状态，断开所述第一和第二开关元件，升高所述锁存电路的 电源线的电位。
实现上述目的的第三发明的非易失性存储器单元，包括：具有第 一节点和第二节点，锁存设定在该第一节点和第二节点上的互补数据 的锁存电路；在所述第一节点和第一数据输入输出线之间串联连接的 第一开关元件和第一控制元件；在所述第二节点和第二数据输入输出 线之间串联连接的第二开关元件和第二控制元件；第二强电介质电容 器和第一强电介质电容器选择元件，串联连接在串联连接所述第一开 关元件和所述第一控制元件的第三节点和所述第二节点之间；第一强 电介质电容器和第二强电介质电容器选择元件，串联连接在串联连接 所述第二开关元件和所述第二控制元件的第四节点和所述第一节点之 间，所述第一开关元件与所述第一节点连接，所述第二开关元件与所 述第二节点连接，所述第一强电介质电容器与所述第一节点连接，所 述第二强电介质电容器与所述第二节点连接。
实现上述目的的第四发明的非易失性存储器单元的控制方法，该 非易失性存储器单元包括：具有第一节点和第二节点，锁存设定在该 第一节点和第二节点上的互补数据的锁存电路；第一开关元件和第一 控制元件，串联连接在所述第一节点和第一数据输入输出线之间；第 二开关元件和第二控制元件，串联连接在所述第二节点和第二数据输 入输出线之间；第二强电介质电容器和第一强电介质电容器选择元件， 串联连接在串联连接所述第一开关元件和所述第一控制元件的第三节 点和所述第二节点之间；第一强电介质电容器和第二强电介质电容器 选择元件，串联连接在串联连接所述第二开关元件和所述第二控制元 件的第四节点和所述第一节点之间，所述第一开关元件与所述第一节 点连接，所述第二开关元件与所述第二节点连接，所述第一强电介质 电容器与所述第一节点连接，所述第二强电介质电容器与所述第二节 点连接，所述非易失性存储器单元的控制方法由写入步骤、读出步骤、 存储步骤、和复检步骤所构成，在所述写入步骤，断开所述第一和第 二强电介质电容器选择元件，将所述第一和第二数据输入输出线的一 个设定为高电位，将另一个设定为低电位，接通所述第一和第二开关 元件以及所述第一和第二控制元件，分别将所述第一和第二节点设定 为所述第一和第二数据输入输出线的电位，在所述读出步骤，断开所 述第一和第二强电介质电容器选择元件，接通所述第一和第二开关元 件和所述第一和第二控制元件，将所述第一和第二数据输入输出线分 别设定为所述第一和第二节点的电位，在所述存储步骤，根据在所述 锁存电路锁存的互补数据，将所述第一和第二数据输入输出线的一个 设定为高电位，将另一个设定为低电位，接通所述第一和第二控制元 件和所述第一和第二强电介质电容器选择元件，所述复检步骤由所述 第一和第二步骤构成，在所述第一步骤，将所述锁存电路的电源线设 定为接地电位，将所述第一和第二数据输入输出线设定为接地电位， 接通所述第一和第二开关元件、所述第一和第二强电介质电容器选择 元件、以及所述第一和第二控制元件，在所述第二步骤，在所述第一 步骤后，将所述第一和第二强电介质电容器选择元件、以及所述第一 和第二控制元件维持为接通，在将所述第一和第二数据输入输出线维 持为接地电位后的状态，将所述第一和第二开关元件设为断开，升高 所述锁存电路的电源线的电位。
实现上述目的的第五发明的非易失性存储器单元的控制方法，该 非易失性存储器单元包括：具有第一节点和第二节点，锁存设定在该 第一节点和第二节点上的互补数据的锁存电路；第一开关元件和第一 控制元件，串联连接在所述第一节点和第一数据输入输出线之间；第 二开关元件和第二控制元件，串联连接在所述第二节点和第二数据输 入输出线之间；第二强电介质电容器和第一强电介质电容器选择元件， 串联连接在串联连接所述第一开关元件和所述第一控制元件的第三节 点和所述第二节点之间；第一强电介质电容器和第二强电介质电容器 选择元件，串联连接在串联连接所述第二开关元件和所述第二控制元 件的第四节点和所述第一节点之间，所述第一开关元件与所述第一节 点连接，所述第二开关元件与所述第二节点连接，所述第一强电介质 电容器与所述第一节点连接，所述第二强电介质电容器与所述第二节 点连接，所述非易失性存储器单元的控制方法由写入步骤、读出步骤、 存储步骤、和复检步骤构成，在所述写入步骤，断开所述第一和第二 强电介质电容器选择元件，将所述第一和第二数据输入输出线的一个 设定为高电位，将另一个设定为低电位，接通所述第一和第二开关元 件以及所述第一和第二控制元件，分别将所述第一和第二节点设定为 所述第一和第二数据输入输出线的电位，在所述读出步骤，断开所述 第一和第二强电介质电容器选择元件，接通所述第一和第二开关元件 以及所述第一和第二控制元件，分别将所述第一和第二数据输入输出 线设定为所述第一和第二节点的电位，在所述存储步骤，在所述锁存 电路锁存有互补数据的状态，断开第一和第二控制元件，接通所述第 一和第二开关元件以及所述第一和第二强电介质电容器选择元件，所 述复检步骤由第一和第二步骤构成，在所述第一步骤，将所述锁存电 路的电源线设定为接地电位，将所述第一和第二数据输入输出线设定 为接地电位，接通所述第一和第二开关元件、所述第一和第二强电介 质电容器选择元件、以及所述第一和第二控制元件，在所述第二步骤， 在所述第一步骤后，将所述第一和第二强电介质电容器选择元件、以 及所述第一和第二控制元件维持为接通，在将所述第一和第二数据输 入输出线维持为接地电位的状态，将所述第一和第二开关元件设为断 开，升高所述锁存电路的电源线的电位。
附图说明
图1是表示本发明的第一实施方式的非易失性存储器单元的电路 图。
图2是利用晶体管来构成图1所示的锁存电路的情况的电路图。
图3是利用晶体管和电阻来构成图1所示的锁存电路的情况的电 路图。
图4是表示向强电介质电容器施加的电场和极化的关系的图。
图5是用于控制本发明的第一实施方式的非易失性存储器单元的 时序图。
图6是本发明的第二实施方式的非易失性存储器单元的电路图。
图7是用于控制本发明的第二实施方式的非易失性存储器单元的 时序图。
图8是表示本发明的第三实施方式的非易失性存储器单元的电路 图。
图9是用于控制本发明的第三实施方式的非易失性存储器单元的 时序图。
图10是表示文献1所公开的影子随机存储器的电路图。
图11是表示文献2所公开的影子随机存储器的电路图。

下面参照附图来说明本发明的实施方式。
(第一实施方式)
图1是表示本发明的第一实施方式的非易失性存储器单元的电路 图。图1所示的存储器单元具有：锁存电路1；第一数据输入输出线2； 第二数据输入输出线3；第一开关元件4；第二开关元件5；第一节点 6；第二节点7；第一强电介质电容器8a；第二强电介质电容器8b。在 本存储器单元中，第一节点6通过第一开关元件4与第一数据输入输 出线2连接，第二节点7通过第二开关元件5与第二数据输入输出线3 连接。另外，第一节点6通过第一强电介质电容器8a与第二数据输入 输出线3连接，第二节点7通过第二强电介质电容器8b与第一数据输 入输出线2连接。
在图1中表示了这样的情况，锁存电路1构成为由反转输入信号， 即在输入高电位的情况下输出低电位，在输入低电位的情况下输出高 电位的两个倒相器所构成，一个倒相器的输入端子与另一个倒相器的 输出端子连接。在该锁存电路1中，在第一和第二节点6、7的一个设 定为高电位，另一个设定为低电位的情况下，由于各个倒相器的输入 电位和输出电位的状态成为与倒相器的反转功能匹配的关系，所以第 一和第二节点6、7的电位状态保持稳定。
接着，说明图1所示的存储器单元的控制方法，首先，说明通常 的触发器动作的控制方法。
在通常的触发器动作中，首先，在第一和第二数据输入输出线2、 3准备互补数据(一个电位是高电位，另一个电位是低电位的状态)。 即，将第一和第二数据输入输出线2、3的一个设定为电源电位，将另 一个设定为接地电位。在该状态，如果接通第一和第二开关元件4、5， 就在第一和第二节点6、7的每个锁存数据，变为在存储器单元中写入 数据的状态。该数据写入动作与通过的触发器同样。在进行向该存储 器单元写入的动作之后，将第一和第二开关元件4、5设为断开，将第 一和第二数据输入输出线2、3的电位设为接地电位。
另外，在从存储器单元读出数据时，通过接通第一和第二开关元 件4、5，锁存在锁存电路1中的数据从第一和第二数据输入输出线2、 3读出。这样，来自该存储器单元的数据读出的动作也与通常的触发器 相同。
在图1中，表示了作为锁存电路1使用一对倒相器的情况，但不 限于此，也可以是具有同样的功能的电路。例如，也可以是图2所示 那样的由使用一对互补型晶体管的倒相器构成的锁存电路，或者是如 图3所示那样的由电阻和晶体管构成的电路。
图2所示的锁存电路，由第一～第四晶体管11～14所构成。第一 和第三晶体管11、13是P沟道晶体管，第二和第四晶体管12、14是 N沟道晶体管。第一和第二晶体管11、12，第三和第四晶体管13、14 分别串联连接在电源线VDDL和接地之间，形成第一和第二倒相器 INV1、INV2。第一和第二晶体管11、12的源极分别与电源线VDDL 和接地连接。第一和第二晶体管11、12的栅极相互连接，形成输入端 子IN1，第一和第二晶体管11、12的漏极相互连接，形成输出端子 OUT2。同样的，第三和第四晶体管13、14的源极，分别与电源线VDDL 和接地连接，第三和第四晶体管13、14的栅极相互连接，形成输入端 子IN2，第三和第四晶体管13、14的漏极相互连接，形成输出端子 OUT2。此外，输入端子IN1和输出端子OUT2通过第一节点6连接， 输入端子IN2和输出端子OUT1通过第二节点7连接。
在图2的锁存电路中，在将第一和第二节点6、7的一个的电位设 定为高电位，将另一个的电位设定为低电位的情况下，保持该状态。 例如，在将第一和第二节点6、7分别设定为高电位、低电位的情况下， 接通第二和第三晶体管12、13，断开第一和第四晶体管11、14。因此， 第一节点6通过第四晶体管14与电源线VDDL连接，维持为高电位， 第二节点7通过第二晶体管12与接地连接，维持低电位。即，第一和 第二节点6、7维持为最初设定的电位。
图3所示的锁存电路，由第五和第六晶体管15、16，第一和第二 电阻17、18所构成。第一电阻17和第五晶体管15、第二电阻18和第 六晶体管16，分别串联连接在电源线VDDL和接地之间，形成第三和 第四倒相器INV3、INV4。第一电阻17的一端与电源线VDDL连接， 另一端与作为N沟道晶体管的第五晶体管15的漏极连接，形成输出端 子OUT3。第五晶体管的源极接地，第五晶体管的栅极作为输入端子 IN3。同样的，第二电阻18的一端与电源线VDDL连接，另一端与作 为N沟道晶体管的第六晶体管16的漏极连接，形成输出端子OUT4。 第六晶体管的源极接地，第六晶体管的栅极作为输入端子IN4。此外， 输入端子IN3和输出端子OUT4通过第一节点6连接，输入端子IN4 和输出端子OUT3通过第二节点7连接。
在第三锁存电路中，如果第一和第二电阻17、18的电阻值设定得 非常大，在将第一和第二节点6、7的一个的电位设定为高电位，将另 一个的电位设定为低电位的情况下，该状态保持稳定。例如，第一和 第二节点6、7分别设定为高电位、低电位的情况下，第五晶体管15 接通，第六晶体管16断开。因此，第一节点6通过第二电阻18与电 源线VDDL连接，维持为高电位。另一方面，第二节点7通过第五晶 体管15与接地连接，变为以第一电阻17的电阻值和第五晶体管15的 接通电阻值的比例来分配电源电位的电位。因此，第一电阻17的电阻 值如果比第五晶体管15的接通电阻值大很多，第二节点7维持低电位。 即，第一和第二节点6、7维持为最初设定的电位。在第一和第二节点 6、7分别设定为低电位、高电位的情况下，如果第二电阻18的电阻值 比第六晶体管16的接通电阻值大很多，同样的，第一和第二节点6、7 维持为最初设定的电位。
即，在通常的触发器动作时，在第一和第二开关元件4、5变为接 通时，在第一和第二强电介质电容器8a、8b的两端，常时地施加从电 源电位(Vdd)和接地电位(Vg)的差中减去第一和第二开关元件4、 5的阈值电压(Vth)的电压(Vdd-Vg-Vth)。根据对第一和第二强电 介质电容器8a、8b施加的电压，产生介电极化。根据向两端子的施加 电压而产生的电场和介电极化的关系在图4中表示。
第一和第二强电介质电容器8a、8b通过施加电压产生介电极化， 该极化状态根据图4所示的磁滞曲线而变化。极化反转时的电场称为 矫顽电场Ec。如果两端子的电位差为矫顽电压(与矫顽电场Ec对应的 电压)以上，第一和第二强电介质电容器8a、8b极化反转。在本实施 方式中，在通常的触发动作的数据写入时，第一和第二强电介质电容 器8a、8b的两端的一个设定为电源电位，另一个设定为接地电位。因 此，第一和第二强电介质电容器8a、8b变为施加矫顽电场Ec以上的 电场的状态。另外，即使除去强电介质电容器的两端子的电场也维持 为产生残留极化的状态。根据该电场的方向，除去电场后残留的极化 量不同，所以，利用该不同能够实现后述那样的非易失性。
图5是表示了以上的动作所示的时序图。在图5中，D1表示第一 数据输入输出线2的电位，D2表示第二数据输入输出线3的电位， WE表示第一和第二开关元件4、5的栅极电位。另外，Q1、Q2分别 表示第一和第二节点6、7的电位，VDDL表示构成锁存电路1的倒相 器的电源线的电位。这里，第二数据输入输出线3的电位D2是，除去 在后述的复检动作期间，根据第一数据输入输出线2的电位D1的变化 图案和高电平(高电位)、低电平(低电位)反转的图案而变化。
图5的通常动作模式的第一期间T1表示数据写入前的初期状态。 此时，D1设定为低电平，D2设定为高电平，WE设定为低电平，第一 和第二开关元件4、5断开。在图5中，在初期状态，假设Q1为低电 平(L)，Q2为高电平(H)。接着第一期间T1的第二期间T2是写 入期间，D1设定为高电平，D2设定为低电平，WE设定为高电平。由 此，第一和第二开关元件4、5接通，第一和第二节点6、7分别设定 为D1和D2的电位。即，Q1设定为高电平(H)，Q2设定为低电平 (L)。之后，即使将WE和D1设定为低电平，通过锁存电路1，Q1、 Q2分别保持为高电平(H)、低电平(L)。
接着，说明为了实现非易失性功能的存储和复检。
关于存储，不需要特别的写入动作，原因是，在本实施方式中， 作为触发器的动作中，象上述那样，第一和第二强电介质电容器8a、 8b常时产生极化，数据变为存储状态。而且，在停止向存储器单元的 电源供给的情况下，优选的，在第一和第二强电介质电容器8a、8b的 各自的两端子的电位差没有的状态下，停止电源供给可以稳定动作。 例如，在将锁存电路1的倒相器的电源线设定为接地电位后，接通第 一和第二开关元件4、5，将第一和第二数据输入输出线2、3设定为接 地电位，通过这样，第一和第二强电介质电容器8a、8b的各自的两端 子不产生不需要的电位差，变为相同的电位。
通过以上的动作，向第一和第二强电介质电容器8a、8b存储与第 一和第二节点6、7的电位对应的数据。
接着，说明复检，复检操作象下面这样来进行。
如果开始向非易失性存储器单元的电源供给，首先，在将锁存电 路1的电源线(在图1中省略)设为接地电位，将第一和第二数据输 入输出线2、3的电位D1、D2设定为接地电位的状态，接通第一和第 二开关元件4、5。通过这样，将第一和第二节点6、7设为相同的接地 电位。
接着，断开第一和第二开关元件4、5。之后，升高构成锁存电路 1的倒相器的电源线的电位。即，例如，升高图2或者图3所示的倒相 器的电源线VDDL的电位。
此时，第一和第二强电介质电容器8a、8b的极化状态分别变为逆 向极化状态。即，如图4所示那样，第一和第二强电介质电容器8a、 8b的一个的极化状态是+Pr的状态(点C)，而另一个是-Pr(点D) 的状态。向第一和第二强电介质电容器8a、8b施加电压时的实效的介 电常数在产生极化反转的方向和不产生极化反转的方向是不同的。即， 极化为+Pr的状态的情况，如果施加正偏压表示通常介电的举动。另 一方面，在极化为-Pr的状态的情况，如果施加正偏压就在矫顽电场 Ec附近产生极化反转，所以实效的介电常数不同。即，如果升高锁存 电路1的电源线的电位VDDL，第一和第二节点6、7的电位开始上升， 但根据分别连接的第一和第二强电介质电容器8a、8b的极化状态，第 一和第二强电介质电容器8a、8b的实效的介电常数不同，所以就产生 第一和第二节点6、7的电位上升的不同。此外，在升高电源电压时， 如果超过构成锁存电路1的倒相器的阈值，根据第一和第二强电介质 电容器8a、8b的极化状态，第一和第二节点6、7的电位Q1、Q2的 一个向电源电位变化，另一个向接地电位变化。通过这样，完成复检 动作。
此外，参照图1和图4，更详细地说明存储和复检动作。
象上述那样，存储与一般的触发器同样的在进行写入动作的情况 下自动地进行。即，在写入期间(图5的第二期间T2)，将WE设为 高电平，将第一和第二开关元件4、5保持为接通状态。这里，如图5 所示那样，将第一数据输入输出线2的电位D1和第一节点6的电位 Q1设为高电平，将第二数据输入输出线3的电位D2和第二节点7的 电位Q2设为低电平。该情况下，第一强电介质电容器8a沿着图1所 示的箭头方向极化，这与图4的点A对应。另外，第二强电介质电容 器8b沿着图1所示的箭头方向极化，这与图4的点B对应。而且，箭 头的方向是从低电平向高电平的方向。
在该状态，如果停止电源供给，第一强电介质电容器8a的状态就 从点A向点C移动，第二强电介质电容器8b的状态，就从点B向点 D移动，维持在这些状态。通过这样，结束存储动作。
之后，如果开始向非易失性存储器单元的电源供给，就开始复检 动作。如图5所示那样，在复检动作，首先，在将构成锁存电路1的 倒相器的电源线的电位VDDL设定为接地电位，且将第一和第二数据 输入输出线2、3的电位D1、D2一起设为接地电位的状态，接通第一 和第二开关元件4、5。通过这样，第一和第二节点6、7形成相同的接 地电位。
接着，断开第一和第二开关元件4、5。之后，升高构成锁存电路 1的倒相器的电源线的电位VDDL。
如果这样，第一强电介质电容器8a的状态，从图4的点C开始经 过点A向点F方向变化。因此，第一强电介质电容器8a作为常电介质 动作。该第一强电介质电容器8a的极化不反转。这是因为，连接第一 强电介质电容器8a的一个端子的第二数据输入输出线3是接地电位， 连接另一个端子的第一节点6的电位如果上升(第一节点6的电位不 为负的电位)，就向第一强电介质电容器8a的两端施加电压，使得沿 着与图1所示的箭头方向相同的方向产生电场。
另一方面，第二强电介质电容器8b的状态，从图4的点B开始经 过点D、点G、点A向点F的方向变化。在从点G向点A时，极化反 转。由于该反转需要电荷，所以实效的介电常数变大。通过这样，在 构成锁存电路1的倒相器的电源线的电位上升时，连接第二强电介质 电容器8b的第二节点7的电位上升的速度，与连接第一强电介质电容 器8a的第一节点6的电位上升的速度比较要较慢。通过该延迟，在第 一节点6的电位和第二节点7的电位之间产生差。如果该差超过构成 锁存电路1的倒相器的阈值，第一和第二节点6、7分别向电源电位和 接地电位变化。通过这样，结束复检动作。
在上面说明了在D1、D2分别为高电平、低电平的状态进行存储 动作后的复检动作，但与此相反，在D1、D2分别是低电平、高电平 的状态进行存储动作的情况下，通过复检动作，第一和第二节点6、7 分别设为接地电位和电源电位。即，在任何情况下，能够复原存储的 节点的电位状态。
根据以上这样的本实施方式的非易失性存储器单元和其控制方 法，能够不追加新的特别的布线，能够实现通常的触发器动作和非易 失性存储器的动作。因此，可容易地将本实施方式的存储器单元应用 于布线多的FPGA等设备。
而且，在构成上述非易失性存储器单元时，对于第一和第二强电 介质电容器8a、8b，可以使用SrBi2Ta2O9(SBT)、Bi4Ti3O12(BIT)、 (Pb，Zr)TiO3(PZT)等强电介质存储器所使用的材料，或者以它们为基本 的强电介质材料，或者，还可以使用具有强电介性的材料。另外，在 制造过程中，也可以使用已有的制造强电介质存储器的工序。
另外，在图5中，表示了第一和第二开关元件4、5是N沟道晶体 管的情况，但不限于此，也可以是根据控制信号进行接通、断开动作 的元件，例如，也可以是P沟道晶体管。
(第2实施方式)
关于本发明的第二实施方式的非易失性存储器单元和其控制方 法，使用图6来说明。
图6是表示本实施方式的非易失性存储器单元的电路图。图6的 电路图与图1的电路图(第一实施方式)不同之处在于，在第一数据 输入输出线2和第二强电介质电容器8b之间连接第一强电介质电容器 选择元件21，在第二数据输入输出线3和第一强电介质电容器8a之间 连接第二强电介质电容器选择元件22。在图6中，与第一电路图相同 的构成元件赋予相同的符号，省略了发明。
第一和第二强电介质电容器选择元件21、22用于电分离第一与第 二强电介质电容器8a、8b和第一与第二数据输入输出线2、3。即，在 通常的触发器动作时，为了将第一和第二强电介质电容器8a、8b与第 一和第二数据输入输出线2、3分离，断开第一和第二强电介质电容器 选择元件21、22。在该状态，与图5所示的时序图同样的，通过控制 电位WE，进行数据的写入、读出。
图7表示控制图6所示的非易失性存储器电路的时序图。在图7 中，FE表示第一和第二强电介质电容器选择元件21、22的栅极电位。 除此之外的符号意味着与图5的符号相同。
在通常的触发器动作时，通过将第一和第二强电介质电容器8a、 8b与第一和第二数据输入输出线2、3分离，提高通常动作时的动作可 靠性。即，在通常的触发器动作时，能够防止极化反转第一和第二电 介质电容器8a、8b，能够防止不必要的极化反转动作，同时，能够防 止随着极化反转导致的消耗功率的增加。此外，由于在通常的触发器 动作时能够排除第一和第二强电介质电容器8a、8b的电影响，所以能 够高速动作和稳定动作。
关于存储动作，在图1的电路中，在通常触发器动作时存储自动 地进行。但是，在图6的电路中，象图7的存储动作模式所示那样， 需要在停止向非易失性存储器单元供给电源之前，接通第一和第二开 关元件4、5，且将第一和第二强电介质电容器选择元件21、22设为接 通，将锁存的互补数据保存为第一和第二强电介质电容器8a、8b的极 化状态。另外，在第一和第二数据输入输出线2、3上设定与锁存的数 据对应的互补数据的情况下，如果接通第一和第二强电介质电容器选 择元件21、22，即使断开第一和第二开关元件4、5，也能够存储动作。
而且，与第一实施方式相同，在停止向非易失性存储器单元供给 电源的情况下，理想的，在第一和第二强电介质电容器8a、8b的各自 的两端没有电位差的状态停止电源供给。因此，将锁存电路1的倒相 器的电源线设定为接地电位，将第一和第二数据输入输出线2、3设定 为接地电位，接通第一和第二开关元件4、5以及第一和第二强电介质 电容器选择元件21、22。之后，停止向存储器单元的电源供给。
另外，象图7的复检动作模式所示的那样，在将电位FE设为高电 位，将第一和第二强电介质电容器选择元件21、22设为接通的状态下， 复检动作与第一实施方式的说明同样地进行。即，如果开始向非易失 性存储器单元的电源供给，首先，在将构成锁存电路1的倒相器的电 源线的电位VDDL设定为接地电位，且将第一和第二数据输入输出线 2、3的电位D1、D2都设为接地电位的状态，将WT、FE设为高电位， 接通第一和第二开关元件4、5，以及第一和第二强电介质电容器选择 元件21、22。通过这样，第一和第二节点6、7设为相同的接地电位。
接着，在将FE维持为高电平，将第一和第二强电介质电容器选择 元件21、22维持为接通状态，将所述第一和第二数据输入输出线D1、 D2维持为接地状态情况下，将WT设为低电平，断开第一和第二开关 元件4、5。之后，升高构成锁存电路1的倒相器的电源线的电位VDDL。
通过这样，与第一实施方式相同，在D1、D2分别是高电平、低 电平的状态进行存储动作后进行复检动作的情况下，在构成锁存电路1 的倒相器的电源线的电位升高时，连接第二强电介质电容器8b的第二 节点7的电位上升的速度，与连接第一强电介质电容器8a的第一节点 6的电位上升的速度相比，较慢。通过该延迟，在第一节点6的电位和 第二节点7的电位之间产生差。如果该差超过构成锁存电路1的倒相 器的阈值，第一和第二节点6、7分别向电源电位和接地电位变化。通 过这样，结束复检动作。
在上面，说明了在D1、D2分别是高电平、低电平的状态下进行 存储动作后的复检动作，但与此相反，在D1、D2分别是低电平、高 电平的状态下进行存储动作的情况下，通过复检动作，第一和第二节 点6、7分别设为接地电位和电源电位。即，在任何情况下，能够复原 存储后的节点的电位状态。
根据以上这样的本实施方式的非易失性存储器单元和其控制方 法，与第一实施方式相同，能够不追加新的特别的布线，来实现通常 的触发器动作和非易失性存储器的动作。除此之外，由于在通常的触 发器动作时，切离强电介质电容器，所以能够实现高速动作、稳定动 作和低消耗功率。
在图6中，表示了第一和第二强电介质电容器选择元件21、22是 N沟道晶体管的情况，但不限于此，可以是单体的晶体管，可以是通 过信号控制能够进行接通、断开控制的倒相器(例如，时钟控制式倒 相器)。另外，也可以是除此之外的具有同等功能的元件。
而且，在使用MOSFET型单体晶体管的情况下，象通常进行的那 样，为了防止驱动电压的降低，理想的，升高栅极偏压。
(第3实施方式)
关于本发明的第三实施方式的非易失性存储器单元和其控制方 法，使用图8来说明。图8是表示本实施方式的非易失性存储器单元 的电路图。
图8的电路图，在下面一些方面与图6的电路图(第二实施方式) 不同。即，在第一开关元件4和第一数据输入输出线2之间连接第一 控制元件31，在串联连接第一开关元件4和第一控制元件31的第三节 点9上连接第一强电介质电容器选择元件21，在第二开关元件5和第 二数据输入输出线3之间连接第二控制元件32，在串联连接第二开关 元件5和第二控制元件32的第四节点10上，连接第二强电介质电容 器选择元件22。通过这样，本实施方式的存储器单元，能够象后述那 样，实现稳定的动作。在图8中，与图1、图6的电路图相同的构成元 件赋予相同的符号，省略了说明。
在本存储单元中，由于具有第一和第二控制元件31、32，不仅能 够电分离第一和第二强电介质电容器8a、8b，而且可进行存储器单元 本身的选择，在将存储器单元构成阵列状的情况下，存储器单元的选 择变得容易，具有这样的特征。而且，第一和第二强电介质电容器8a、 8b是否电分离都没有关系，通过具有作为开关元件的功能的第一和第 二控制元件31、32，可进行存储器单元本身的选择。即，通过将第一 和第二控制元件31、32同时断开，能够将存储器单元本身与第一和第 二数据输入输出线2、3电分离。
图9表示图8所示的本实施方式的非易失性存储器单元的动作的 时序图。在图9中，CE表示第一控制元件31和第二控制元件32的栅 极的电位。除此之外的符号意味着与图7的符号相同。
图8所示的存储器单元的通常触发器动作(图9的模式的“通常 动作”期间)，与第一实施方式基本相同，所以省略了具体的说明， 但要注意下面几点。在通常的触发器动作中，WE常为高电平，第一和 第二开关元件4、5设为接通，FE常是低电平，第一和第二强电介质 电容器选择元件21、22设为断开。因此，如图9所示那样，每当CE 为高电平时，第一和第二节点6、7的Q1、Q2分别等于此时的D1、 D2。
存储动作(图9的模式的“存储动作”期间)中，在停止向非易 失性存储器单元的电源供给之前，在第一和第二数据输入输出线2、3 上准备互补数据后，将CE设为高电平，接通第一和第二控制元件31、 32，同时，将WE设为低电平，断开第一和第二开关元件4、5，同时， 将FE设为高电平，接通第一和第二强电介质电容器选择元件21、22。 通过这样，第一和第二强电介质电容器8a、8b变为规定的极化状态， 进行数据的存储。此时，由于将第一和第二数据输入输出线2、3的电 位D1、D2设定为与锁存数据对应的电位，所以第一和第二开关元件4、 5也可以是接通状态。通过将第一和第二数据输入输出线2、3的电位 D1、D2设定为与锁存数据对应的电位，能够确实地进行存储。
代替这样，也能够将CE设定为低电平，将第一和第二控制元件 31、32设为断开，将WE、FE都设为高电平，将第一和第二开关元件 4、5以及第一和第二强电介质电容器选择元件21、22接通，由此，仅 使用在第一和第二节点6、7锁存的互补数据，来进行向强电介质电容 器的存储动作。在存储动作后，将WE设定为低电平，断开第一和第 二开关元件4、5。
在存储后，在将锁存电路1的倒相器的电源线设定为接地电位后， 将第一和第二开关元件4、5，第一和第二强电介质电容器选择元件21、 22，以及第一和第二控制元件31、32设为接通，将第一和第二数据输 入输出线2、3的电位D1和D2设为接地电位。之后，停止向存储器 单元的电源供给。通过这样，第一和第二强电介质电容器8a、8b的两 端的电位设为接地电位。这是因为，与第一和第二实施方式相同，优 选稳定动作。
象图9的复检动作模式所示那样，在将CE设为高电平，将第一和 第二控制元件31、32设为接通的状态下，复检动作与第二实施方式的 说明同样地进行。即，如果开始向非易失性存储器单元的电源供给， 首先，在将构成锁存电路1的倒相器的电源线的电位VDDL设定为接 地电位，而且将第一和第二数据输入输出线2、3的电位D1、D2同时 设为接地电位的状态下，将WE、FE和CE设为高电平，将第一和第 二开关元件4、5、第一和第二强电介质电容器选择元件21、22以及第 一和第二控制元件31、32接通。通过这样，第一和第二节点6、7为 相同的接地电位。
接着，将FE和CE维持为高电平，仍然将第一和第二强电介质电 容器选择元件21、22以及第一和第二控制元件31、32维持为接通状 态，将WE设为低电平，断开第一和第二开关元件4、5。之后，升高 构成锁存电路1的倒相器的电源线的电位VDDL。
通过这样，与第一和第二实施方式相同，在D1、D2分别是高电 平、低电平的状态下进行存储动作后进行复检动作的情况下，在升高 构成锁存电路1的倒相器的电源线的电位时，连接第二强电介质电容 器8b的第二节点7的电位上升的速度，与连接第一强电介质电容器8a 的第一节点6的电位上升的速度相比较慢。通过该延迟，在第一节点6 的电位和第二节点7的电位之间产生差。如果该差超过构成锁存电路1 的倒相器的阈值，第一和第二节点6、7分别向电源电位和接地电位变 化。通过这样，结束复检动作。
在上面，说明了D1、D2分别是高电平、低电平的状态下进行存 储动作后的复检动作，但与此相反，在D1、D2分别是低电平、高电 平的状态下进行存储动作的情况下，通过复检动作，第一和第二节点6、 7分别为接地电位和电源电位。即，在任何情况下，能够复原存储后的 节点的电位状态。
根据以上这样的本实施方式的非易失性存储器单元和其控制方 法，能够与第一实施方式相同，不追加新的特别的布线，能够实现通 常的触发器动作和作为非易失性存储器的动作。此外，与第2实施方 式相同，能够在通常的触发器动作时，实现高速动作、稳定动作和低 消耗功率。
产业上的可利用性
根据本发明，能够提供一种非易失性存储器单元和其控制方法， 其可不增加布线数，在通常的触发器动作时以低消耗功率高速、稳定 地动作。因此，能够将本发明适用于布线多的FPGA等设备。