缓冲型模数转换器以及集成电路
阅读：700发布：2020-05-08
专利汇可以提供缓冲型模数转换器以及集成电路专利检索，专利查询，专利分析的服务。并且一种缓冲型 模数转换 器 以及集成 电路 ，缓冲型模数转换器包括输入缓冲单元和模数转换单元，所述输入缓冲单元包括主源跟随器以及辅源跟随器，所述辅源跟随器用于消除主源跟随器的 沟道 长度调制效应；所述模数转换单元的输入与所述输入缓冲单元的输出连接，所述模数转换单元用于将所述输入缓冲单元输出的模拟 信号 转换成 数字信号 输出。辅源跟随器能消除主源跟随器的沟道长度调制效应从而大幅度提高缓冲型模数转换器的线性度和增益 精度 。(ESM)同样的 发明 创造已同日 申请 发明 专利，下面是缓冲型模数转换器以及集成电路专利的具体信息内容。
1.一种缓冲型模数转换器，其特征在于，输入缓冲单元和模数转换单元，其中：
所述输入缓冲单元包括同向或反向串联在电源和公共电位之间的第一电流源、由第一晶体管构成的第一主源跟随器以及由至少一个第二晶体管构成的第一辅源跟随器，所述第一晶体管和所述第二晶体管的栅极共接作为缓冲型模数转换器的输入用以接入模拟信号，所述第一电流源和所述第一主源跟随器之间的共接点作为所述输入缓冲单元的输出用以输出缓冲后的模拟信号，所述第一辅源跟随器用于消除所述第一主源跟随器的沟道长度调制效应；
所述模数转换单元的输入与所述输入缓冲单元的输出连接，所述模数转换单元用于将所述输入缓冲单元输出缓冲后的模拟信号转换成数字信号输出。
2.如权利要求1所述的缓冲型模数转换器，其特征在于，所述输入缓冲单元还包括用于增加输出电平移位的电平移位模块，其中：
所述电平移位模块连接在所述第一电流源和所述第一主源跟随器之间，所述电平移位模块与所述第一电流源之间的共接点作为所述输入缓冲单元的输出；和/或所述电平移位模块连接在所述第一主源跟随器和所述第一辅源跟随器之间。
3.如权利要求1所述的缓冲型模数转换器，其特征在于，所述第一晶体管和所述第二晶体管为PMOS管，所述第一晶体管的源极通过所述第一电流源接电源，至少一个所述第二晶体管同向串联后连接在所述第一晶体管的漏极和公共电位之间；或
所述第一晶体管和所述第二晶体管为NMOS管，所述第一晶体管的源极通过所述第一电流源接公共电位，至少一个所述第二晶体管同向串联后连接在所述第一晶体管的漏极和电源之间。
4.如权利要求1至3任一项所述的缓冲型模数转换器，其特征在于，所述第一晶体管和所述第二晶体管均工作在饱和区；所述第一晶体管的阈值电压大于所述第二晶体管的阈值电压。
5.如权利要求4所述的缓冲型模数转换器，其特征在于，所述第一晶体管的阈值电压大于所述第二晶体管的阈值电压关系为：|Vth1|-|Vth0|≥|Vod0|+margin；
其中，Vth1为所述第一晶体管的阈值电压，Vth0为所述第二晶体管的阈值电压，Vod0为所述第二晶体管的过驱动电压，margin为电压裕量。
6.如权利要求1所述的缓冲型模数转换器，其特征在于，所述模数转换单元包括相互连接的采样保持电路和信号处理电路，所述采样保持电路的输入端作为所述模数转换单元的输入，所述采样保持电路用于按预设规则采样所述输入缓冲单元输出的模拟信号并存储为电压信号，所述信号处理电路的输出端作为所述模数转换单元的输出，所述信号处理电路用于对所述采样保持电路存储的电压信号转换成数字信号输出。
7.如权利要求6所述的缓冲型模数转换器，其特征在于，所述采样保持电路包括第一开关、第二开关、第三开关以及储能电容，其中：
所述第一开关的第一端作为所述采样保持电路的输入端，所述第一开关的第二端、所述第二开关的第一端以及所述储能电容的第一端共接，所述储能电容的第二端和所述第三开关的第一端共接并作为所述采样保持电路的输出端与所述信号处理电路连接，所述第二开关的第二端和所述第三开关的第二端连接工作电压。
8.如权利要求1所述的缓冲型模数转换器，其特征在于，所述输入缓冲单元为两个，两个所述输入缓冲单元的输入用以接入一对差分模拟信号，两个所述输入缓冲单元的输出缓冲后差分模拟信号；所述模数转换单元的输入包括第一输入和第二输入，所述模数转换单元的第一输入、第二输入分别与两个所述输入缓冲单元的输出连接，所述模数转换单元还用于将所述输入缓冲单元输出的差分模拟信号分别转换成数字信号输出。
9.如权利要求8所述的缓冲型模数转换器，其特征在于，还包括增益放大单元，所述增益放大单元的第一输入端、第二输入端分别与两个所述输入缓冲单元的输出连接，所述增益放大单元的第一输出端、第二输出端分别与所述模数转换单元的第一输入、第二输入连接，所述增益放大单元用于对所述输入缓冲单元输出的信号增益放大后输出。
10.如权利要求9所述的缓冲型模数转换器，其特征在于，所述增益放大单元包括第一运算放大器、第二运算放大器、第一分压元件、第二分压元件以及第三分压元件，所述第一运算放大器的正相输入端作为所述增益放大单元的第一输入端，所述第一分压元件的一端与所述第一运算放大器的输出端连接，所述第一分压元件的另一端与所述第一运算放大器的反相输入端、所述第二分压元件的一端连接，所述第二分压元件的另一端与所述第二运算放大器的反相输入端、所述第三分压元件的一端连接，所述第二运算放大器的正相输入端作为所述增益放大单元的第二输入端，所述第三分压元件的另一端与所述第二运算放大器的输出端连接，所述第一运算放大器的输出端作为所述增益放大单元的第一输出端，所述第二运算放大器的输出端作为所述增益放大单元的第二输出端。
11.如权利要求9所述的缓冲型模数转换器，其特征在于，所述增益放大单元包括第一运算放大器、第一分压元件、第二分压元件、第三分压元件以及第四分压元件，所述第一分压元件的一端作为所述增益放大单元的第一输入端，所述第一分压元件的另一端与所述第一运算放大器的正相输入端连接，所述第二分压元件的一端作为所述增益放大单元的第二输入端，所述第二分压元件的另一端与所述第一运算放大器的反相输入端连接，所述第三分压元件连接在所述第一运算放大器的正相输入端和反相输出端之间，所述第四分压元件连接在所述第一运算放大器的反相输入端和正相输出端之间，所述第一运算放大器的反相输出端、正相输出端分别作为所述增益放大单元的第一输出端、第二输出端。
12.一种集成电路，其特征在于，包括如权利要求1至11任一项所述的缓冲型模数转换器。
缓冲型模数转换器以及集成电路
技术领域
[0001] 本申请属于CMOS集成器件技术领域，尤其涉及一种缓冲型模数转换器以及集成电路。
背景技术
[0002] 模数转换器(Digital-to-Analog Converter，ADC)用于将模拟信号转换成表示一定比例电压值的数字信号。模数转换器被普遍的用在范围从直流信号和低频传感器应用到无线通信的高频模数转换器的许多应用中。模拟信号在时域上是连续的，因此可以将它转换为时间是连续的一系列数字信号。然而实际使用的模数转换器不能进行完全实时的转换，所以对输入信号进行一次转换的过程中必须通过一些外加方法使之保持恒定。常用的有采样保持电路，在大多数的情况里，通过使用一个电容可以存储输入的模拟电压，并通过开关或门电路来闭合、断开这个电容和输入信号的连接。
[0003] 然而，模数转换器内部采样保持电路中采样开关存在电荷溃通效应，对信号源有电荷注入效应，这将导致模数转换器的线性度下降。另一方面，采样- 保持电路有效的输入阻抗，会限制模数转换器的外部接口必须是低阻抗输入，限制了模数转换器的应用。为了解决这个问题，通常需要在模数转换器前端增加一个输入缓冲电路，用以隔离信号源和采样电容，提供高输入阻抗。
[0004] 目前常用的输入缓冲器结构包括：1、基于运算放大器，接成单位增益的闭环反馈结构。该结构存在输入信号需要提供合适的偏置电压，也就是对传感器提出了条件。另外，由于运放结构复杂、噪声大，运放的噪声会限制模数转换器的性能，造成缓冲型模数转换器需要很大代价才能有较好的性能。2、基于单MOS管的源跟随器(source-follower)结构。该结构存在由于是开环结构，没有反馈，因此它的输出阻抗是一个有限的值(一般在1kΩ左右，取决于电流大小)，受限于沟道长度调制效应增益精度和线性度一般。3、基于双极性晶体管器件的源跟随器结构。该结构存在需要BiCMOS特殊工艺的支持，普通CMOS 工艺难以实现，而BiCMOS工艺非常昂贵成本高。另外，双极性晶体管的基极要走电流，这导致输入阻抗不是无穷大，导致阻抗隔离效果不好。发明内容
[0005] 本申请的目的在于提供一种缓冲型模数转换器以及集成电路，旨在解决传统的单MOS管构成的缓冲型模数转换器限于沟道长度调制效应增益精度和线性度一般的问题。
[0006] 本申请实施例的第一方面提供了一种缓冲型模数转换器，输入缓冲单元和模数转换单元，其中：
[0007] 所述输入缓冲单元包括同向或反向串联在电源和公共电位之间的第一电流源、由第一晶体管构成的第一主源跟随器以及由至少一个第二晶体管构成的第一辅源跟随器，所述第一晶体管和所述第二晶体管的栅极共接作为缓冲型模数转换器的输入用以接入模拟信号，所述第一电流源和所述第一主源跟随器之间的共接点作为所述输入缓冲单元的输出用以输出缓冲后的模拟信号，所述第一辅源跟随器用于消除所述第一主源跟随器的沟道长度调制效应；
[0008] 所述模数转换单元的输入与所述输入缓冲单元的输出连接，所述模数转换单元用于将所述输入缓冲单元输出的模拟信号转换成数字信号输出。
[0009] 本申请实施例的第二方面提供了一种集成电路，包括如上所述的缓冲型模数转换器。
[0010] 上述的缓冲型模数转换器中的第一级输入缓冲级利用不同晶体管构成两个源跟随器，其中一个作为主源跟随器，另一个作为辅源跟随器，辅源跟随器的作用是消除主源跟随器的沟道长度调制效应，从而大幅度提高缓冲型模数转换器的线性度和增益精度。附图说明
[0011] 为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0012] 图1A和1B分别为本申请实施例提供的缓冲型模数转换器两种结构示意图；
[0013] 图2为图1A所示的缓冲型模数转换器实施例一的示例电路原理图；
[0014] 图3为图1A所示的缓冲型模数转换器实施例二中输入缓冲单元的示例电路原理图；
[0015] 图4为图1B所示的缓冲型模数转换器实施例三的示例电路原理图；
[0016] 图5为图1B所示的缓冲型模数转换器实施例四中输入缓冲单元的示例电路原理图；
[0017] 图6为图1A所示的缓冲型模数转换器实施例五的示例电路原理图；
[0018] 图7为图1A所示的缓冲型模数转换器实施例六中输入缓冲单元的示例电路原理图；
[0020] 图9为图2所示的缓冲型模数转换器的中输入缓冲单元的电路原理图及其输入/输出信号波形图；
[0021] 图10为本申请实施例提供的第一种差分缓冲型模数转换器的示例电路原理图；
[0022] 图11为本申请实施例提供的第二种差分缓冲型模数转换器的示例电路原理图；
[0023] 图12为本申请实施例提供的第三种差分缓冲型模数转换器的示例电路原理图。
具体实施方式
[0024] 为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0025] 请参阅图1A和图1B，本申请实施例提供的缓冲型模数转换器包括输入缓冲单元10和模数转换单元20，输入缓冲单元10包括同向串联(见图1A)或反向串联(见图1B)在电源Vcc和公共电位Vss之间的第一电流源Iss、由第一晶体管构成的第一主源跟随器100以及由至少一个第二晶体管构成的第一辅源跟随器200，第一晶体管和第二晶体管的栅极共接作为缓冲型模数转换器的输入用以接入模拟信号vin，第一电流源Iss和第一主源跟随器100之间的共接点作为输入缓冲单元10的输出用以输出缓冲后的模拟信号vbuffer，第一辅源跟随器200用于消除第一主源跟随器100的沟道长度调制效应。模数转换单元 20的输入与输入缓冲单元10的输出连接，所述模数转换单元20用于将输入缓冲单元10输出的模拟信号转换成数字信号Dout输出。
[0026] 本方案是单MOS管的构成的输入缓冲单元10基础上改进，第一主源跟随器100还是单个晶体管，第一辅源跟随器200为单个或多个串联的晶体管。而第一电流源Iss、第一主源跟随器100以及第一辅源跟随器200依次正向或反向串联在电源Vcc和公共电位Vss(如大地)之间，取决于晶体管是P型还是N 型。输入缓冲单元10利用不同晶体管构成两个源跟随器，其中一个作为主源跟随器，另一个作为辅源跟随器，辅源跟随器的作用是消除主源跟随器的沟道长度调制效应，从而大幅度提高缓冲型模数转换器的线性度和增益精度。
[0027] 关于输入缓冲单元10的实施例如下：
[0028] 实施例一：
[0029] 请参阅图2，输入缓冲单元10中的第一晶体管和第二晶体管为PMOS管，那么第一电流源Iss、第一主源跟随器100以及第一辅源跟随器200依次串联在电源Vcc和公共电位Vss之间，第一晶体管的源极通过第一电流源Iss接电源 Vcc，至少一个第二晶体管同向串联后连接在第一晶体管的漏极和公共电位Vss 之间。具体地，第一晶体管为PMOS管PM1，第二晶体管为PMOS管PM0， PMOS管PM0的衬底接其源极，PMOS管PM0漏极接地；PMOS管PM1的衬底接其源极，PMOS管PM1的漏极接PMOS管PM0的源极。第一电流源Iss 提供偏置电流，它被置于电源Vcc与PMOS管PM1的源极之间，偏置电流方向为从电源Vcc流向PMOS管PM1。输入信号vin同时被施加到PMOS管PM0 和PMOS管PM1的输入栅极上，输出信号vbuffer取自PMOS管PM1的源极。
[0030] 实施例二：
[0031] 请参阅图3，本实施例的输入缓冲单元10是在实施例一的基础上扩展到多个PMOS源跟随器的串联结构，其中，第一晶体管PMOS管PM1构成“主”源跟随器，其余第二晶体管PMOS管PM_a0～PM_an一起构成第一辅源跟随器 200，PMOS管PM1以及PMOS管PM_a0～PM_an的栅极共接作为缓冲型模数转换器的输入，输出信号vbuffer取自作为缓冲型模数转换器的输出的PMOS 管PM1的源极。
[0032] 实施例三：
[0033] 请参阅图4，输入缓冲单元10的第一晶体管和第二晶体管为NMOS管，那么第一辅源跟随器200、第一主源跟随器100以及第一电流源Iss依次串联在电源Vcc和公共电位Vss之间，第一晶体管的源极通过第一电流源Iss接公共电位Vss，至少一个第二晶体管同向串联后连接在第一晶体管的漏极和电源Vcc 之间。具体地，第一晶体管为NMOS管NM1，第二晶体管NMOS管NM0， NMOS管NM0的衬底接其源极，NMOS管NM0漏极接电源Vcc；NMOS管 NM1的衬底接其源极，NMOS管NM1的漏极接NMOS管NM0的源极。第一电流源Iss提供偏置电流，它被置于公共电位Vss与NMOS管NM1的源极之间，偏置电流方向为从电源Vcc流向NMOS管NM1流向公共电位Vss。输入信号vin同时被施加到NMOS管NM0和NMOS管NM1的输入栅极上，输出信号vbuffer取自NMOS管NM1的源极。本实施例中，采用2个NMOS源跟随器构成的串联结构，与实施例一的2个PMOS管结构完全对偶。这个时候输入信号vin的共模电平可以很高，例如直接取电源电压。
[0034] 实施例四：
[0035] 请参阅图5，本实施例的输入缓冲单元10是在实施例三的基础上扩展到多个NMOS源跟随器的串联结构，其中第一晶体管NMOS管NM1构成“主”源跟随器，其余第二晶体管NMOS管NM_a0～NM_an一起构成第一辅源跟随器 200，NMOS管NM1以及NMOS管NM_a0～NM_an的栅极共接作为缓冲型模数转换器的输入，输出信号vbuffer取自作为缓冲型模数转换器的输出的NMOS 管NM1的源极。本实施例的多个NMOS源跟随器的串联结构与实施例二中的多个PMOS源跟随器的串联结构完全对偶。
[0036] 实施例五：
[0037] 请参阅图6，本实施例的输入缓冲单元10是在实施例一至四任意一种的基础上扩展到增加一个直流电平移位模块300的结构。本实施例中，电平移位模块300连接在第一电流源Iss和第一主源跟随器100之间，电平移位模块300 与第一电流源Iss之间的共接点作为缓冲型模数转换器的输出，电平移位模块 300用于增加输出电平移位。其中，主、第一辅源跟随器200不限于PMOS管或NMOS管，第一辅源跟随器200的MOS管数量也不限。
[0038] 图6示出的例子中，直流电平移位模块300为电阻R0，串接在输出与第一主源跟随器的PMOS管PM1之间，能够解决单靠PMOS管PM1管会使得输出电平移位不够，这个时候增加电平移位模块300可以进一步增加直流电平移位，同时不影响信号质量。有时候，为了让第二级的增益放大单元20工作在舒服的偏置电压vbias下，这个电平移位模块300是必须的。在其他实施方式中，电阻R0可以替换为一个电路模块，不管这个电路模块的具体实现，只要它的功能是增加直流电平移位，同时不影响信号质量，那么就是属于本方案的保护范围。
[0039] 实施例六：
[0040] 请参阅图7，本实施例的输入缓冲单元10是在实施例一至四任意一种的基础上扩展到增加一个直流电平移位模块400的结构。本实施例中，电平移位模块400连接在第一主源跟随器100和第一辅源跟随器200之间，电平移位模块 400用于增加输出电平移位。其中，主、第一辅源跟随器200不限于PMOS管或NMOS管，第一辅源跟随器200的MOS管数量也不限。另外，本实施例中的方案可以与实施例五的方案组合使用。
[0041] 图7示出的例子中，直流电平移位模块400为电阻R1，串接在第一主源跟随器100的PMOS管PM1和第一辅源跟随器200的PMOS管PM0之间。能够解决单靠PMOS管PM1管会使得输出电平移位不够，这个时候增加电平移位模块400可以进一步增加直流电平移位，同时不影响信号质量。在其他实施方式中，电阻可以替换为一个电路模块，不管这个电路模块的具体实现，只要它的功能是增加直流电平移位，同时不影响信号质量，那么就是属于本方案的保护范围。
[0042] 必须指出的是，如上述，虽然图6、7是以2级MOS源跟随器串联结构为例说明，而对于多级MOS源跟随器串联结构均是适用的，在这些结构中插入电平移位模块，均属于保护范围。
[0043] 请继续参阅图2，以下将以输入缓冲单元10中的第一晶体管和第二晶体管为PMOS管，且第一辅源跟随器200为一个PMOS管为例说明相关原理。具体地，缓冲型模数转换器的核心部分采用了2个PMOS管PM0和PM1以及一个第一电流源Iss。因此从结构上看，这两个PMOS管PM0和PM1都是构成了源跟随器，但其输入并联在一起，输出“串联”在一起。PMOS管PM1构成主源跟随器，PMOS管PM0构成辅源跟随器；PMOS管PM0的存在对PMOS管PM1 进行了线性化处理，使得PMOS管PM1的线性度大幅提高，而输出信号vbuffer 正是由PMOS管PM1产生。正是由于这种巧妙的连接关系，才使得线性度大幅提高，增益精确度大幅提高，而其它方面性能(如输出阻抗、噪声、功耗、电压裕度的消耗)与普通单个PMOS管源跟随器相当。这在模拟电路设计领域中是非常罕见的现象，因为在模拟电路设计领域中，充满了各种折中(tradeoff)，通常一种电路架构比另一种在某方面性能优秀时，往往是以牺牲其它方面性能为代价换来的。
[0044] 在图2结构中，PMOS管PM0和PMOS管PM1需要精细的设计和选取尺寸，以保证让2个MOS都工作在饱和区，而这是这个结构发挥应有效果的基本要求。让PMOS管PM0工作在饱和区非常轻松，难点在于让PMOS管PM1 工作于饱和区，它必须满足：
[0045] |Vds1|≥(|Vgs1|-|Vth1|)+margin
[0046] 其中，Vds1、Vgs1、Vth1、margin分别为PMOS管PM1的漏源电压、栅源电压、阈值电压、电压裕量，margin一般来说取100～200mV左右。假设输入信号yin的共模电平为0，上式进一步写为：
[0047] vbuffer-vt≥vbuffer-|Vth1|+margin
[0048] 进一步为：
[0049] |Vth1|≥Vt+margin
[0050] 由于vt＝|Vgs0|＝|Vth0|+Vod0，vt为PMOS管PM1的漏极和PMOS 管PM0的源极共接点电压，Vgs0、Vth0、Vod0为PMOS管PM0的栅源电压、阈值电压、过驱动电压，因此，上式进一步写为：
[0051] |Vth1|-|Vth0|≥Vod0+margin≈Vod0+100mV
[0052] 这意味着PMOS管PM1的阈值电压必须比PMOS管PM0的阈值电压大 Vod0+margin，即至少在100mV以上。为了实现这个目标，至少有2种可行的解决方案：
[0053] 第一种：工艺一般会提供多种阈值MOS管的选项。可以选择PM1为高阈值管MOS管，PM0为低阈值管MOS管，这可以轻松实现目标。
[0054] 第二种：通过精细和巧妙的尺寸设计实现。让PMOS管PM0的W/L(W 为导电沟道的宽度，L为导电沟道的长度)足够大，使其工作在亚阈值区域，这时Vod0会非常小(例如50mV)。同时让PMOS管PM0的L取当前工艺下的最小长度(例如对于0.35um CMOS工艺，取L＝
0.35um)，而L最小通常带也来了较小的阈值电压。另外，让PMOS管PM1的W/L尽可能小，同时L取当前工艺下尽可能大(例如对于0.35um CMOS工艺，取L＝4um)，这样PMOS 管PM1的Vod1足够大，自身的沟道长度调制效应足够小，线性度也尽可能好。而PMOS管PM1较大的L通常也带来了较大的阈值电压。就这样，通过让|Vth1| 尽可能大，让|Vth0|尽可能小，让Vod0尽可能小，使得上式满足，于是发挥了本方案结构带来的效果，进一步使线性度更好。
0.35um)，而L最小通常带也来了较小的阈值电压。另外，让PMOS管PM1的W/L尽可能小，同时L取当前工艺下尽可能大(例如对于0.35um CMOS工艺，取L＝4um)，这样PMOS 管PM1的Vod1足够大，自身的沟道长度调制效应足够小，线性度也尽可能好。而PMOS管PM1较大的L通常也带来了较大的阈值电压。就这样，通过让|Vth1| 尽可能大，让|Vth0|尽可能小，让Vod0尽可能小，使得上式满足，于是发挥了本方案结构带来的效果，进一步使线性度更好。
[0055] 接下来进一步分析，为什么本方案所提出结构能够大幅度提高线性度和增益精确度，需要通过对比分析考察这个问题。
[0056] 图8是传统的单PMOS管构成的源跟随器结构的输入缓冲单元10，衬底接源极。其输入到输出的增益为：
[0057]
[0058] 其中gm为PMOS管PM1的跨导，gds为PMOS管PM1的输出本征导纳。 gm/gds称为MOS管的本征增益，通常这个值在100左右，也就是说 gds≈gm/100，相比gm通常可以忽略不计，因此Av约等于1。如果用于高精度和高线性度的场合，gds的影响就不能忽略了。gds影响表征的是沟道长度调制效应，在这个结构中，gds完全决定了增益的精度和线性度。注意到gds的定义：
[0059]
[0060] 因此gds是vds(MOS管的漏源电压)的函数。对于图8的源跟随器来说，由于vds＝vbuffer-0≈vin，所以由于gds的影响，增益Av实际上仍然是输入信号的弱函数：
[0061]
[0062] 这就是非线性，于是谐波失真就产生了。在典型CMOS工艺上设计和仿真结果显示，这种传统的单PMOS管构成的源跟随器结构的输入缓冲单元10，2 次谐波和3次谐波的分量很难低于<-80dBc，这就意味着基于这种单PMOS管源跟随器结构输入缓冲单元10的测量系统，有效位数(精度指标，定义为 ENOB＝(SNDR-1.76)/6.02)至多在13bits左右，而这对于高精度应用场合来说，是远远不够的。
[0064] 如图9所示，输入信号vin通过2个源跟随器，分别产生vbuffer和vt。我们把PMOS管PM1称为第一主源跟随器100，PMOS管PM0称为第一辅源跟随器200。vbuffer和vt几乎都精确等于输入信号vin，误差的量级就是谐波分量(在-80dBc左右，也就是信号本身的万分之一左右)。
[0065] 另外，注意到PMOS管PM1，其
[0066] vds＝vbuffer-vt≈vin+o(vin)-[vin+o(vin)]＝o(vin)≈0
[0067] 这里采用了数学上记号，小o表示“远小于”，例如o(vin)表示远小于vin 的量。因此，PMOS管PM1的源极和漏极是同步跟随输入信号摆动，但就其差值而言，几乎为0(波动也就是在输入信号的万分之一左右)，因此感觉不到vds的变化。既然感觉不到vds的变化，那么PMOS管PM1管的gds也就几乎等于0。因此，对于本申请的电路结构：
[0068]
[0069] 非线性分量大幅减小，因此大幅降低了谐波失真。在同样的CMOS工艺上设计和仿真结果显示，采用本申请的所提出的新的源跟随器结构的输入缓冲单元10，2次谐波和3次谐波的分量可以做到<-120dBc，意味着基于这种源跟随器的输入缓冲单元10的测量系统，有效位数最高可以达到接近20bits的水平，对于高精度应用场合，足够了(通常16bits左右比较常见)。
[0070] 另一方面要考量的指标是增益精度，这对于高精度测量系统来说，同样是至关重要的。实际中，信号处理链路中的每一级(缓冲隔离、放大、滤波、模数转换….)都会引入增益，而每一级的增益都会受到PVT(工艺偏差、电源波动、温度)的影响，往往非常复杂甚至难以精确刻画。在PVT的影响中：
[0071] 通常电源波动V的影响可以通过设计来解决，例如置于LDO(Low Dropout Regulator，低压差线性稳压器)下让V保持恒定。
[0072] 通常工艺偏差P的影响通过芯片/整机出厂前的标定环节来解决。所谓标定，就是把芯片/整机出厂前的增益值Av0记下来，存入芯片的非易失性存储器中，称为标定。正常使用时，用Av0对实际增益Av进行校准。通过这种方式，消除了片与片之间的工艺差异；
[0073] 而温度T的影响，须通过优秀的设计水平和巧妙的电路结构让电路的增益变得对温度不敏感。
[0074] 对于图8所示的传统的单PMOS管构成的源跟随器结构输入缓冲单元10 来说，其增益为：
[0075] 其中
[0076] gds(PVT)和gm(PVT)都是随温度剧烈变化的量，从-40℃到+85℃范围， gds(PVT)/gm(PVT)变化量往往高达2倍以上。如之前，gds/gm的典型值大概为1％，Av典型值约为0.99；但如果考虑到gds/gm的随温度变化后，Av随温度的变化高达1％以上，这带来了很大的测量误差，使得高精度测量系统变得不再精确。由于gds(PVT)/gm(PVT)不仅跟T有关系，还跟P有关系，这意味着对于每一颗芯片，gds(PVT)/gm(PVT)的温度曲线可能都不一样，使得考虑做温度补偿的想法变得不可实施(需要对每一颗做温度补偿，代价是极其昂贵的)。
[0077] 但是，对于本申请提出的专利方案，其增益为：
[0078] 其中
[0079] 假设x本身的值大约为1％，全温度范围内变化大约也是1％。如之前，o(x) 是一个比x还小40dB左右(大约100倍)的量，因此o(x)本身的值大约为0.01％，而全温度范围内变化大约也是0.01％量级左右，折算成温度系数大约8ppm/℃，从目前可以查到的文献看，这属于最顶级的水平，满足绝大部分高精度测量系统的应用。
[0080] 本申请将2个MOS管构成的源跟随器，输入端并联在一起，输出端“串联”在一起。其中一个MOS管作为第一主源跟随器100，另一个或多个MOS 管作为第一辅源跟随器200，输出取自第一主源跟随器100。第一辅源跟随器 200的作用是消除第一主源跟随器100的沟道长度调制效应，从而大幅度提高输入缓冲单元10的线性度和增益精度。
[0081] 为了让主、第一辅源跟随器200的MOS管都工作在饱和区，采用的设计方法：其一是采用多阈值管的设计方法；其二是采用更加富有技巧的管子尺寸选取方法。这两种方法在前面有详细描述。
[0082] 本申请的输入缓冲单元10和集成电路线性度极好，增益极为精确；输入信号不需要提供额外偏置电压vbias(传感器可以直接取地作为共模信号)；电路极其简单，且与CMOS工艺完全兼容，无需特殊器件；阻抗隔离(输入为高阻抗，输出为低阻抗)；其它方面性能(如噪声、功耗、电压裕度的消耗)与普通单MOS管源跟随器结构相当。这在电路设计领域中是非常罕见的现象。在电路设计领域中，充满了各种折中(tradeoff)，一种电路架构比另一种在某方面性能优秀，往往是以牺牲其它方面性能为代价换来的。
[0083] 本申请的缓冲型模数转换器中模数转换单元20有很多种可选择的架构，且其都能达到较好的线性度和精度，因此缓冲型模数转换器的线性度和性能一般受限于输入缓冲10。输入缓冲单元10位于信号前端输入，其线性度和性能将会限制整个缓冲型模数转换器的性能。
[0084] 请参阅图1A和图2，在一个示例中，模数转换单元20包括相互连接的采样保持电路21和信号处理电路22，采样保持电路21的输入端作为模数转换单元20的输入，采样保持电路21用于按预设规则采样输入缓冲单元10输出的模拟信号vbuffer并存储为电压信号，信号处理电路22的输出端作为模数转换单元20的输出，信号处理电路22用于对采样保持电路
21存储的电压信号转换成数字信号Dout输出。
21存储的电压信号转换成数字信号Dout输出。
[0085] 在一个示例中，采样保持电路21包括第一开关S1、第二开关S2、第三开关S3以及储能电容Cs，第一开关S1的第一端作为采样保持电路21的输入端，第一开关S1的第二端、第二开关S2的第一端以及储能电容Cs的第一端共接，储能电容Cs的第二端和第三开关S3的第一端共接并作为采样保持电路21的输出端与信号处理电路22连接，第二开关S2的第二端和第三开关S3的第二端连接工作电压Vcm。工作电压Vcm为共模电压，主要是为了给后级信号处理电路提供合适的工作电平。具体地，当开关S1和S3闭合，开关S2断开时，电路处于采样状态，电容Cs存储输入的输入缓冲单元10输出的模拟信号vbuffer。当开关S1和S3断开，开关S2闭合时，电路处于保持状态，模数转换器后级电路对电容Cs存储的电压信号进行转换，将模拟电压转换成数字信号Dout。
[0086] 本发明所采用了这种输入缓冲器结构，大幅度提高了线性度和增益精度。在典型CMOS工艺上设计和仿真结果显示，传统的单MOS管构成的源跟随器结构输入缓冲器，2次谐波和3次谐波的分量很难低于<-80dBc，增益随温度的变化高达±1％，这对于高精度应用场合来说，是远远不够的。而采用本发明中的这种输入缓冲器结构，2次谐波和3次谐波的分量可以做到<-120dBc，增益随温度的变化低至±0.01％，对于绝大部分高精度系统足够了。最重要的是，这是在纯CMOS工艺上实现的，无需任何特殊器件，无需昂贵的BiCMOS工艺的支持。
[0087] 请参阅图10，本申请还公开了一种差分型的缓冲型模数转换器，差分型的缓冲型模数转换器中输入缓冲单元10为两个，两个输入缓冲单元10的输入用以接入一对差分模拟信号vin、vip，两个输入缓冲单元10的输出缓冲后差分模拟信号von、vop；模数转换单元20的输入包括第一输入和第二输入，模数转换单元20的第一输入、第二输入分别与两个输入缓冲单元10的输出连接，模数转换单元20还用于将输入缓冲单元10输出的差分模拟信号von、vop分别转换成数字信号out输出。差分电路具有对称性，天生对偶次谐波具有抑制能力，因此有着更为广泛的使用，实际应用中绝大部分模数转换器电路都是以差分(或者伪差分)的形式出现。
[0088] 请参阅图11和图12，本申请公开了差分型的缓冲型模数转换器还进一步包括增益放大单元30，增益放大单元30的第一输入端、第二输入端分别与两个输入缓冲单元10的输出连接，增益放大单元30的第一输出端、第二输出端分别与模数转换单元20的第一输入、第二输入连接，增益放大单元30用于对输入缓冲单元10输出的信号增益放大后输出。
[0089] 请参阅图11，在其中一个实施例中增益放大单元30包括第一运算放大器 A3、第二运算放大器A4、第一分压元件R21、第二分压元件R22以及第三分压元件R23，第一运算放大器A3的正相输入端作为增益放大单元30的第一输入端vbf_p，第一分压元件R21的一端与第一运算放大器A3的输出端连接，第一分压元件R21的另一端与第一运算放大器A3的反相输入端、第二分压元件 R22的一端连接，第二分压元件R22的另一端与第二运算放大器A4的反相输入端、第三分压元件R23的一端连接，第二运算放大器A4的正相输入端作为增益放大单元30的第二输入端vbf_n，第三分压元件R23的另一端与第二运算放大器A4的输出端连接，第一运算放大器A3的输出端作为增益放大单元30 的第一输出端vop，第二运算放大器A4的输出端作为增益放大单元30的第二输出端von。
[0090] 本实施例中，增益放大单元30的增益为： 本实施例的带增益的缓冲模数转换器适用于输入信号较小的场合，输入信号较小，需要放大到模数转换器的量程范围内，以实现较好的性能。
[0091] 请参阅图12，在其中一个实施例中增益放大单元30包括运算放大器A5、第一分压元件R31、第二分压元件R32、第三分压元件R33以及第四分压元件 R34，所述第一分压元件R31的一端作为增益放大单元30的第一输入端vbf_p，第一分压元件R31的另一端与运算放大器A5的正相输入端连接，第二分压元件R32的一端作为增益放大单元30的第二输入端vbf_n，第二分压元件R32的另一端与运算放大器A5的反相输入端连接，第三分压元件R33连接在运算放大器A5的正相输入端和反相输出端之间，第四分压元件R34连接在运算放大器A5的反相输入端和正相输出端之间，运算放大器A5的反相输出端、正相输出端分别作为增益放大单元30的第一输出端von、第二输出端vop。
[0092] 本实施例中，增益放大单元30为差分结构的反相比例放大器，其增益为本实施例的带增益的缓冲模数转换器适用于输入信号较小的场合，输入信号较小，需要放大到模数转换器的量程范围内，以实现较好的性能。
[0093] 必须指出的是，上述图10至图12的差分型的缓冲型模数转换器的两个输入缓冲单元10虽然以2级PMOS串联结构为例说明，实际上对于包括但不限于实施例一至六的所有结构，均可以构成差分电路，这些都属于本申请的保护范围。另外，所述的分压元件可以为电阻、电容、电感、晶体管等至少一种构成的电路。
[0094] 本申请还提供了一种包括上述缓冲型模数转换器的集成电路。本申请的缓冲型模数转换器所采用了上述的输入缓冲器结构，大幅度提高了线性度和增益精度，不会限制整体电路性能。在典型CMOS工艺上设计和仿真结果显示，传统的单PMOS管构成的源跟随器结构输入缓冲器，2次谐波和3次谐波的分量很难低于<-80dBc，增益随温度的变化高达±1％，这对于高精度应用场合来说，是远远不够的。而采用本申请中的这种输入缓冲器结构，2次谐波和3次谐波的分量可以做到<-120dBc，增益随温度的变化低至±0.01％，对于绝大部分高精度系统足够了。电路简单，这是在纯CMOS工艺上实现的，无需任何特殊器件，无需昂贵的BiCMOS工艺的支持。另外还具有电平移位功能，输入信号不需要提供额外偏置电压，传感器可以直接取地作为共模信号；其输入为高阻抗，输出为低阻抗，实现输入级阻抗隔离。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 调光方法、装置及存储介质 | 2020-05-08 | 297 |
| 超结器件及其制造方法 | 2020-05-08 | 370 |
| 一种基于热电器件的FPC连接电路的印刷装置 | 2020-05-11 | 62 |
| 一种静电放电保护结构及其制作方法 | 2020-05-08 | 895 |
| 一种微波氮化镓器件非线性电流模型参数提取方法及系统 | 2020-05-08 | 548 |
| 半导体装置的驱动方法 | 2020-05-08 | 986 |
| 等离子体改性碳纤维局部增强层积弯曲胶合木的制造方法 | 2020-05-08 | 533 |
| 一种阵列基板的制造方法和阵列基板 | 2020-05-08 | 65 |
| 斩波前置放大器和集成电路 | 2020-05-08 | 915 |
| 缓冲型模数转换器以及集成电路 | 2020-05-08 | 700 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
栅极长度热门专利
-
5 显示装置
QQ群二维码
意见反馈
意见反馈