能降低米勒电容的超结IGBT器件专利检索-栅极长度电路专利检索查询-专利查询网

能降低米勒电容的超结IGBT器件

阅读：1018发布：2020-06-19

专利汇可以提供能降低米勒电容的超结IGBT器件专利检索，专利查询，专利分析的服务。并且本发明涉及一种能降低米勒电容的超结IGBT器件，其包括半导体基板，半导体基板的漂移区内设置第一导电类型柱以及第二导电类型柱；在第二导电类型柱内的上部设有第二导电类型基区，第二导电类型基区内设有第一导电类型源区，第一导电类型源区、第二导电类型基区与半导体基板上的发射极金属欧姆接触，在第二导电类型基区内用于形成导电沟道区域的上方覆盖有多晶硅栅极，多晶硅栅极通过覆盖在第二导电类型基区、第一导电类型柱上的绝缘层与第一导电类型源区、第二导电类型基区绝缘隔离，在绝缘层上覆盖有浮空栅极，所述浮空栅极通过绝缘层与多晶硅栅极绝缘隔离。本发明能有效减少米勒电容，并能屏蔽寄生电容，提高超结器件的高频特性，安全可靠。，下面是能降低米勒电容的超结IGBT器件专利的具体信息内容。

权利要求

1.一种能降低米勒电容的超结IGBT 器件，包括具有第一导电类型的半导体基板，所述半导体基板的漂移区内设置若干呈交错分布的第一导电类型柱以及第二导电类型柱；其特征是：在所述第二导电类型柱内的上部设有第二导电类型基区，所述第二导电类型基区内设有第一导电类型源区，第一导电类型源区、第二导电类型基区与半导体基板上的发射极金属（1）欧姆接触，在第二导电类型基区内用于形成导电沟道区域的上方覆盖有多晶硅栅极（5），所述多晶硅栅极（5）通过覆盖在第二导电类型基区、第一导电类型柱上的绝缘层（4）与第一导电类型源区、第二导电类型基区绝缘隔离，在绝缘层（4）上覆盖有浮空栅极（2），所述浮空栅极（2）通过绝缘层（4）与多晶硅栅极（5）绝缘隔离，且浮空栅极（2）上覆盖有介电质层（3），浮空栅极（2）、多晶硅栅极（5）通过介电质层（3）与发射极金属（1）绝缘隔离；多晶硅栅极（5）与上方的发射极金属（1）间具有绝缘层（4）、浮空栅极（2）以及介电质层（3），浮空栅极（2）的长度与绝缘层（4）的长度相一致。
2.根据权利要求1 所述的能降低米勒电容的超结IGBT 器件，其特征是：在所述半导体基板的漂移区下方设有第一导电类型缓冲层，所述第一导电类型缓冲层上设有第二导电类型集电区，所述第二导电类型集电区上设置欧姆接触的集电极金属（12）。
3.根据权利要求1 所述的能降低米勒电容的超结IGBT 器件，其特征是：所述半导体基板包括硅衬底。

说明书全文

能降低米勒电容的超结IGBT器件

技术领域

[0001] 本发明涉及一种超结IGBT器件，尤其是一种能降低米勒电容的超结IGBT器件，属于超结IGBT器件的技术领域。

背景技术

[0002] 超结自1989年发明之日始，一直被视为突破“硅限”（silicon limit）关键。基于超结的IGBT，比传统IGBT具有更低的通态电阻，应用前景非常可观。IGBT器件作为双极器件，其漂移区中少子注入引起的电导调制使IGBT得以在中高压领域代替BJT（Bipolar Junction Transistor—BJT）及GTO（Gate Turn-Off Thyristor）。但是，电导调制也使IGBT具有较长的拖尾电流，工作频率低、关断损耗较高。SJ-IGBT（超结IGBT）在柱体（包括N柱以及P柱）内的掺杂浓度达超过5E15后，柱体内电导调制消失，电子在N柱内流动，空穴在P柱内流动。此时，SJ-IGBT在柱体内的电流传输模式为多子运输，特性类似于多子器件，说明SJ-IGBT几乎没有拖尾电流，开关速度快。

[0003] 仿真SJ-IGBT器件的开关特性可以发现，SJ-IGBT的在米勒平台时间段的损耗和换流时的损耗相当，如何降低米勒电容是SJ-IGBT器件通态特性和开关特性（Eoff）之间进一步优化的关键，现有SJ-IGBT 阴极制作工艺与传统IGBT类似，栅极与N柱之间的覆盖电容及发射极与栅极、N柱之间的寄生电容直接影响米勒电容的大小和器件的开关特性。

发明内容

[0004] 本发明的目的是克服现有技术中存在的不足，提供一种能降低米勒电容的超结IGBT器件，其结构紧凑，能有效减少米勒电容，并能屏蔽寄生电容，提高超结器件的高频特性，安全可靠。

[0005] 按照本发明提供的技术方案，所述能降低米勒电容的超结IGBT器件，包括具有第一导电类型的半导体基板，所述半导体基板的漂移区内设置若干呈交错分布的第一导电类型柱以及第二导电类型柱；在所述第二导电类型柱内的上部设有第二导电类型基区，所述第二导电类型基区内设有第一导电类型源区，第一导电类型源区、第二导电类型基区与半导体基板上的发射极金属欧姆接触，在第二导电类型基区内用于形成导电沟道区域的上方覆盖有多晶硅栅极，所述多晶硅栅极通过覆盖在第二导电类型基区、第一导电类型柱上的绝缘层与第一导电类型源区、第二导电类型基区绝缘隔离，在绝缘层上覆盖有浮空栅极，所述浮空栅极通过绝缘层与多晶硅栅极绝缘隔离，且浮空栅极上覆盖有介电质层，浮空栅极、多晶硅栅极通过介电质层与发射极金属绝缘隔离。

[0006] 在所述半导体基板的漂移区下方设有第一导电类型缓冲层，所述第一导电类型缓冲层上设有第二导电类型集电区，所述第二导电类型集电区上设置欧姆接触的集电极金属。

[0007] 所述半导体基板包括硅衬底。

[0008] 所述“第一导电类型”和“第二导电类型”两者中，对于 N 型超结IGBT，第一导电类型指N型，第二导电类型为P型；对于P型超结IGBT，第一导电类型与第二导电类型所指的类型与N型超结IGBT 正好相反。

[0009] 本发明的优点：由于多晶硅栅极仅覆盖P型基区内用于形成沟道区域，达到减少栅极面积，而栅极面积的减小可以有效降低栅电极与集电极之间的米勒电容，以提高IGBT器件的开关特性，降低开关损耗。

[0010] 此外，在多晶硅栅极的上方设置浮空栅极，多晶硅栅极与上方的发射极金属间具有绝缘层、浮空栅极以及介电质层，即通过浮空栅极能屏蔽多晶硅栅极与发射极金属之间的寄生电容，降低IGBT器件的开关延迟；在发射极金属与N柱间具有绝缘层、浮空栅极以及介电质层，即能通过浮空栅极能屏蔽发射极金属与N柱之间的寄生电容，从而降低发射极与集电极之间的输出电容。附图说明

[0011] 图1为本发明的结构示意图。

[0012] 附图标记说明：1-发射极金属、2-浮空栅极、3-介电质层、4-绝缘层、5-多晶硅栅极、6-N+源区、7-P型基区、8-N柱、9-P柱、10-N型缓冲层、11-P+集电区以及12-集电极金属。

具体实施方式

[0013] 下面结合具体附图和实施例对本发明作进一步说明。

[0014] 如图1所示：以N型超结IGBT器件为例，本发明包括具有N型的半导体基板，所述半导体基板的漂移区内设置若干呈交错分布的N柱8以及P柱9；在所述P柱9内的上部设有P型基区7，所述P型基区7内设有N+源区6，N+源区6、P型基区7与半导体基板上的发射极金属1欧姆接触，在P型基区7内用于形成导电沟道区域的上方覆盖有多晶硅栅极5，所述多晶硅栅极5通过覆盖在P基区7、N柱8上的绝缘层4与N+源区6、P型基区7绝缘隔离，在绝缘层4上覆盖有浮空栅极2，所述浮空栅极2通过绝缘层4与多晶硅栅极5绝缘隔离，且浮空栅极2上覆盖有介电质层3，浮空栅极2、多晶硅栅极5通过介电质层3与发射极金属1绝缘隔离。

[0015] 具体地，所述半导体基板包括硅衬底，半导体基板也可以采用常用的半导体材料。对于N型超结IGBT器件，半导体基板的导电类型为N型，在N型半导体基板的漂移区内设置若干N柱8以及P柱9，N柱8、P柱9在半导体基板的漂移区内交替分布，一般地，N柱8的宽度与P柱
9的宽度相一致，N柱8、P柱9的高度与漂移区在半导体基板的厚度相一致，N柱8、P柱9的顶端对应半导体基板的正面，通过半导体基板漂移区内的N柱8与P柱9形成所需的超结结构。

[0016] N+源区6对称分布于P型基区7内，P型基区7位于P柱9内的上部，P型基区7从半导体基板的正面向下延伸，P型基区7在P柱9内的宽度不小于P柱9的宽度。发射极金属1位于半导体基板的正面上，发射极金属1与N+源区6、P型基区7欧姆接触。多晶硅栅极5仅覆盖在P型基区7内用于形成沟道区域的上方，多晶硅栅极5通过绝缘层4与P型基区7、N+源区6以及N柱8绝缘隔离，绝缘层4一般可以为二氧化硅层，绝缘层4覆盖在N柱8的表面以及P型基区7内用于形成沟道区域的表面，绝缘层4位于半导体基板的正面上。

[0017] 浮空栅极2一般也采用导电多晶硅，浮空栅极2覆盖在绝缘层4上，浮空栅极2通过绝缘层4与多晶硅栅极5绝缘隔离，在所述IGBT器件的截面上，浮空栅极2的长度域绝缘层4的长度相一致。此外，在所述IGBT器件的截面上，发射极金属1位于P柱9的上方，且发射极金属1还向N柱8的方向延伸；发射极金属1与所述发射极金属1下方的介电质层3与浮空栅极2绝缘隔离，且负控栅极2、多晶硅栅极5邻近发射极金属1的端部也通过介电质层3与所述发射极金属1绝缘隔离；介电质层3与N+源区6相接触。

[0018] 进一步地，在所述半导体基板的漂移区下方设有N型缓冲层10，所述N型缓冲层10上设有P+集电区11，所述P+集电区11上设置欧姆接触的集电极金属12。

[0019] 本发明实施例中，通过集电极金属12以及P+集电区11能用于形成IGBT器件的集电极，同时，通过发射极金属1用于形成IGBT器件的发射极，通过多晶硅栅极5形成IGBT器件的栅电极。

[0020] 本发明实施例中，由于多晶硅栅极5仅覆盖P型基区7内用于形成沟道区域，达到减少栅极面积，而栅极面积的减小可以有效降低栅电极与集电极之间的米勒电容，以提高IGBT器件的开关特性，降低开关损耗。

[0021] 此外，在多晶硅栅极5的上方设置浮空栅极2，多晶硅栅极5与上方的发射极金属1间具有绝缘层4、浮空栅极2以及介电质层3，即通过浮空栅极2能屏蔽多晶硅栅极5与发射极金属1之间的寄生电容，降低IGBT器件的开关延迟；在发射极金属1与N柱8间具有绝缘层4、浮空栅极2以及介电质层3，即能通过浮空栅极2能屏蔽发射极金属1与N柱8之间的寄生电容，从而降低发射极与集电极之间的输出电容。

标题	发布/更新时间	阅读量
调光方法、装置及存储介质	2020-05-08	297
超结器件及其制造方法	2020-05-08	370
一种基于热电器件的FPC连接电路的印刷装置	2020-05-11	62
一种静电放电保护结构及其制作方法	2020-05-08	895
一种微波氮化镓器件非线性电流模型参数提取方法及系统	2020-05-08	548
半导体装置的驱动方法	2020-05-08	986
等离子体改性碳纤维局部增强层积弯曲胶合木的制造方法	2020-05-08	533
一种阵列基板的制造方法和阵列基板	2020-05-08	65
斩波前置放大器和集成电路	2020-05-08	915
缓冲型模数转换器以及集成电路	2020-05-08	700

能降低米勒电容的超结IGBT器件

能降低米勒电容的超结IGBT器件

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：