플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법{PLASMA DISPLAY DEVICE, AND METHOD FOR DRIVING PLASMA DISPLAY PANEL}

본 발명은 벽걸이 텔레비젼이나 대형 모니터에 사용되는 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.

플라즈마 디스플레이 패널(이하, 「패널」이라고 약기함)로서 대표적인 교류 면방전형 패널은, 대향 배치된 전면판과 배면판과의 사이에 다수의 방전셀이 형성되어 있다. 전면판은, 1쌍의 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍이 전면 유리 기판상에 서로 평행하게 복수쌍 형성되고, 그들 표시 전극쌍을 덮도록 유전체층 및 보호층이 형성되어 있다. 배면판은, 배면 유리 기판상에 복수의 평행한 데이터 전극과, 그들을 덮는 유전체층과, 또한 그 위에 데이터 전극과 평행하게 복수의 격벽이 각각 형성되고, 유전체층의 표면과 격벽의 측면과 형광체층이 형성되어 있다. 그리고, 표시 전극쌍과 데이터 전극이 입체 교차하도록 전면판과 배면판이 대향 배치되어 밀봉되어, 내부의 방전 공간에는, 예컨대, 분압비로 5%의 제논을 포함하는 방전 가스가 봉입되어 있다. 여기서 표시 전극쌍과 데이터 전극이 대 향하는 부분에 방전셀이 형성된다. 이러한 구성의 패널에 있어서, 각 방전셀내에서 가스 방전에 의해 자외선을 발생시키고, 이 자외선으로 적색(R), 녹색(G) 및 청색(B)의 각 색의 형광체를 여기 발광시켜 컬러 표시를 행하고 있다.

패널을 구동하는 방법으로서는, 서브필드법, 즉, 1 필드 기간을 복수의 서브필드로 분할한 뒤에, 발광시키는 서브필드의 조합에 의해 계조 표시를 행하는 방법이 일반적으로 사용되고 있다.

각 서브필드는, 초기화 기간, 기입 기간 및 유지 기간을 갖는다. 초기화 기간에서는 초기화 방전을 발생시키고, 계속되는 기입 동작에 필요한 벽전하를 각 전극상에 형성하고, 또한, 기입 방전을 안정하게 발생시키기 위한 프라이밍 입자(방전을 위한 기폭제=여기 입자)를 발생시킨다. 기입 기간에서는, 표시를 해야 할 방전셀에 선택적으로 기입 펄스 전압을 인가하여 기입 방전을 발생시켜 벽전하를 형성한다(이하, 이 동작을 「기입」이라고도 기재함). 그리고 유지 기간에서는, 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍에 교대로 유지 펄스 전압을 인가하고, 기입 방전을 일으킨 방전셀에서 유지 방전을 발생시켜, 대응하는 방전셀의 형광체층을 발광시키는 것에 의해 화상 표시를 행한다.

또한, 서브필드법 중에서도, 완만하게 변화되는 전압 파형을 이용하여 초기화 방전을 행하여, 유지 방전을 행한 방전셀에 대하여 선택적으로 초기화 방전을 더 행함으로써 계조 표시에 관계없는 발광을 최대한 삭감하여 콘트라스트비를 향상시킨 신규의 구동 방법이 개시되어 있다.

이 구동 방법에서는, 예컨대, 복수의 서브필드 중, 하나의 서브필드의 초기 화 기간에 있어서는 모든 방전셀에서 초기화 방전을 발생시키는 초기화 동작(이하, 「전체 셀 초기화 동작」이라고 약기함)을 하고, 다른 서브필드의 초기화 기간에 있어서는 유지 방전을 행한 방전셀에서만 초기화 방전을 발생시키는 초기화 동작(이하, 「선택 초기화 동작」이라고 약기함)을 행한다. 이와 같이 구동함으로써, 화상의 표시에 관계가 없는 발광은 전체 셀 초기화 동작의 방전에 동반하는 발광만으로 되고, 흑(黑) 표시 영역의 휘도(이하, 「흑 휘도」라고 약기함)는 전체 셀 초기화 동작에서의 미약 발광만으로 되어, 콘트라스트가 높은 화상 표시가 가능해진다(예컨대, 특허문헌 1 참조).

또한, 상술의 특허문헌 1에는, 유지 기간에서의 최후의 유지 펄스의 펄스폭을 다른 유지 펄스의 펄스폭보다 짧게 하여, 표시 전극쌍 사이의 벽전하에 의한 전위차를 완화하는, 이른바, 세폭 소거 방전에 관해서도 기재되어 있다. 이 세폭 소거 방전을 안정하게 발생시키는 것에 의해, 계속되는 서브필드의 기입 기간에 있어서 확실한 기입 동작을 행할 수 있어, 콘트라스트비가 높은 플라즈마 디스플레이 장치를 실현할 수 있다.

최근에는, 패널의 고세밀화, 대화면화에 동반하여, 플라즈마 디스플레이 장치에서의 한층더의 화상 표시 품질의 향상이 요구되고 있다. 화상 표시 품질을 향상시키는 수단의 하나로, 고휘도화가 있다. 발광 휘도를 높이기 위해서는 제논의 분압비를 높이는 것이 유효하지만, 그렇게 하면 기입에 필요한 전압이 상승하여, 기입이 불안정하게 된다고 하는 문제가 있었다. 또한, 그와 같은 패널에서는, 암전류(방전과는 관계없이 방전셀내에 생기는 전류)가 증가하고, 그 결과, 초기화 기간 에 형성된 벽전하가, 계속되는 기입 동작까지의 사이에 감소(이하, 「전하 누설 」이라고 호칭함)하는 양이 증가하여, 기입이 이루어졌음에도 불구하고 유지 방전이 발생하지 않는 방전셀(이하, 「비점등셀」이라고 약기함)이 발생하는 경우가 있었다.

[특허문헌 1] 일본 특허 공개 제2000-242224호 공보

본 발명의 플라즈마 디스플레이 장치는, 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍을 갖는 방전셀을 복수 구비한 패널과, 완만하게 하강하는 경사 파형 전압을 주사 전극에 인가하여 방전셀을 초기화하는 초기화 기간과 방전시킬 방전셀에 선택적으로 기입하는 기입 기간과 이 기입 기간에 기입된 방전셀에서 휘도 가중치에 따른 횟수의 유지 방전을 발생시키는 유지 기간을 갖는 서브필드를 1 필드 기간내에 복수 마련하여 패널을 구동하는 구동 회로를 구비하고, 구동 회로는, 연속하는 복수의 서브필드로 이루어지는 서브필드 그룹을 마련하고, 또한, 그 서브필드 그룹에서 비발광의 서브필드가 있는 경우에는, 그 비발광의 서브필드로부터 그 서브필드 그룹에서의 가장 휘도 가중치가 큰 서브필드까지 연속하여 비발광으로 되는 계조값을 표시용의 계조값으로서 이용하여, 그 서브필드 그룹에 포함되는 서브필드와 다른 서브필드에서 경사 파형 전압의 최저 전압을 서로 다른 전압값으로 하는 것을 특징으로 한다.

이것에 의해, 고휘도화된 패널이더라도, 기입 방전을 발생시키기 위해서 필요한 인가 전압을 높게 하지 않고, 안정한 기입 방전을 발생시켜, 비점등셀의 발생을 저감하는 것이 가능해진다.

이것에 의해, 고휘도화된 패널이더라도, 기입 기간에 있어서 유지 전극에 인가하는 제 2 전압의 전압값을, 패널에 통전한 시간의 누적 시간에 따라 변경하고 있기 때문에, 패널로의 통전 누적 시간이 증대했을 때에, 기입 펄스 전압을 높게 하지 않고, 안정한 기입 방전을 발생시키는 것이 가능해진다.

도 1은 본 발명의 일 실시예에서의 패널의 구조를 나타내는 분해 사시도,

도 2는 동일 패널의 전극 배열도,

도 3은 동일 패널의 각 전극에 인가하는 구동 전압 파형도,

도 4는 본 발명의 일 실시예에서의 플라즈마 디스플레이 장치의 서브필드 구성을 나타내는 도면,

도 5(a)는 본 발명의 일 실시예에서의 코딩(coding)을 나타낸 도면,

도 5(b)는 본 발명의 일 실시예에서의 코딩을 나타낸 도면,

도 5(c)는 본 발명의 일 실시예에서의 코딩을 나타낸 도면,

도 6(a)는 본 발명의 일 실시예에서의 제 1 코딩 및 제 2 코딩을 설명하기 위한 도면,

도 6(b)는 본 발명의 일 실시예에서의 제 1 코딩 및 제 2 코딩을 설명하기 위한 도면,

도 7은 본 발명의 일 실시예에서의 주사 전극으로 인가하는 구동 전압 파형의 파형도,

도 8은 본 발명의 일 실시예에서의 초기화 전압 Vi4와 안정한 기입 방전을 발생시키기 위해서 필요한 주사 펄스 전압과의 관계를 나타내는 도면,

도 9는 본 발명의 일 실시예에서의 초기화 전압 Vi4를 Vi4H로 하는 서브필드와 안정한 기입 방전을 발생시키기 위해서 필요한 주사 펄스 전압의 관계를 나타내는 도면,

도 10은 본 발명의 일 실시예에서의 초기화 전압 Vi4와 안정한 기입 방전을 발생시키기 위해서 필요한 기입 펄스 전압 Vd의 관계를 나타내는 도면,

도 11은 본 발명의 일 실시예에서의 플라즈마 디스플레이 장치의 회로 블록도,

도 12는 본 발명의 일 실시예에서의 주사 전극 구동 회로의 회로도,

도 13은 본 발명의 일 실시예에서의 전체 셀 초기화 기간의 주사 전극 구동 회로의 동작의 일례를 설명하기 위한 타이밍 차트,

도 14는 본 발명의 일 실시예에서의 전체 셀 초기화 기간의 주사 전극 구동 회로의 동작의 다른 예를 설명하기 위한 타이밍 차트,

도 15(a)는 본 발명의 실시예에서의 코딩의 다른 예를 나타낸 도면,

도 15(b)는 본 발명의 실시예에서의 코딩의 다른 예를 나타낸 도면,

도 16은 본 발명의 실시예에서의 주사 전극으로 인가하는 구동 전압 파형의 다른 예를 나타낸 도면이다.

부호의 설명

1 : 플라즈마 디스플레이 장치 10 : 패널

21 : 전면판 22 : 주사 전극

23 : 유지 전극 24 : 표시 전극쌍

25, 33 : 유전체층 26 : 보호층

31 : 배면판 32 : 데이터 전극

34 : 격벽 35 : 형광체층

41 : 화상 신호 처리 회로 42 : 데이터 전극 구동 회로

43 : 주사 전극 구동 회로 44 : 유지 전극 구동 회로

45 : 타이밍 발생 회로 50 : 유지 펄스 발생 회로

51 : 전력 회수 회로 52 : 클램프 회로

53 : 초기화 파형 발생 회로 54 : 주사 펄스 발생 회로

Q1, Q2, Q3, Q4, Q11, Q12, Q13, Q14, Q21, Q22, Q23, QH1~QHn, QL1~QLn : 스위칭 소자

C1, C10, C11, C12, C21 : 콘덴서 R10, R11 : 저항

INa, INb : 입력 단자 D1, D2, D10, D21 : 다이오드

L1 : 인덕터 IC1~ICn : 제어 회로

CP : 비교기 AG : 앤드게이트

이하, 본 발명의 실시예에서의 플라즈마 디스플레이 장치에 대하여, 도면을 이용하여 설명한다.

(실시예)

도 1은 본 발명의 일 실시예에서의 패널(10)의 구조를 나타내는 분해 사시도이다. 유리제의 전면판(21) 상에는, 주사 전극(22)과 유지 전극(23)으로 이루어지는 표시 전극쌍(24)이 복수 형성되어 있다. 그리고 주사 전극(22)과 유지 전극(23)을 덮도록 유전체층(25)이 형성되고, 그 유전체층(25) 상에 보호층(26)이 형성되어 있다.

또한, 보호층(26)은, 방전셀에서의 방전 개시 전압을 낮추기 위해서, 패널의 재료로서 사용 실적이 있고, 네온(Ne) 및 제논(Xe) 가스를 봉입한 경우에 2차 전자 방출 계수가 크고 내구성이 우수한 MgO를 주성분으로 하는 재료로 형성되어 있다.

배면판(31) 상에는 데이터 전극(32)이 복수 형성되고, 데이터 전극(32)을 덮도록 유전체층(33)이 형성되고, 또한 그 위에 '井'자 형상의 격벽(34)이 형성되어 있다. 그리고, 격벽(34)의 측면 및 유전체층(33) 상에는 적색(R), 녹색(G) 및 청색(B)의 각 색에 발광하는 형광체층(35)이 마련되어 있다.

이들 전면판(21)과 배면판(31)은, 미소한 방전 공간을 끼고 표시 전극쌍(24)과 데이터 전극(32)이 교차하도록 대향 배치되고, 그 외주부가 유리 스프리트 등의 밀봉재에 의해 밀봉되어 있다. 그리고 방전 공간에는, 예컨대, 네온과 제논의 혼합가스가 방전 가스로서 봉입되어 있다. 그리고, 본 실시예에 있어서는, 휘도 향상을 위해 제논 분압을 약 10%로 한 방전 가스가 사용되고 있다. 방전 공간은 격벽(34) 에 의해서 복수의 구획으로 나누어져 있고, 표시 전극쌍(24)과 데이터 전극(32)이 교차하는 부분에 방전셀이 형성되어 있다. 그리고 이들의 방전셀이 방전, 발광하는 것에 의해 화상이 표시된다.

또, 패널(10)의 구조는 상술한 것에 한정되는 것은 아니고, 예컨대, 스트라이프 형상의 격벽을 구비한 것이더라도 좋다. 또한, 방전 가스의 혼합 비율도 상술한 것에 한정되는 것은 아니고, 그 밖의 혼합 비율이더라도 좋다.

도 2는 본 발명의 일 실시예에서의 패널(10)의 전극 배열도이다. 패널(10)에는, 행 방향으로 긴 n개의 주사 전극 SC1~주사 전극 SCn(도 1의 주사 전극(22)) 및 n개의 유지 전극 SU1~유지 전극 SUn(도 1의 유지 전극(23))이 배열되고, 열 방향으로 긴 m개의 데이터 전극 D1~데이터 전극 Dm(도 1의 데이터 전극(32))이 배열되어 있다. 그리고, 1쌍의 주사 전극 SCi(i=1~n) 및 유지 전극 SUi와 하나의 데이터 전극 Dj(j=1~m)이 교차한 부분에 방전셀이 형성되고, 방전셀은 방전 공간내에 m×n개 형성되어 있다.

다음으로, 패널(10)을 구동하기 위한 구동 전압 파형과 그 동작에 대하여 설명한다. 본 실시예에서의 플라즈마 디스플레이 장치는, 서브필드법, 즉, 1 필드 기간을 복수의 서브필드로 분할하고, 서브필드마다 각 방전셀의 발광·비발광을 제어함으로써 계조 표시를 행한다. 그리고, 각각의 서브필드는 초기화 기간, 기입 기간 및 유지 기간을 갖는다.

각 서브필드에 있어서, 초기화 기간에서는 초기화 방전을 발생시켜, 계속되는 기입 방전에 필요한 벽전하를 각 전극상에 형성한다. 부가하여, 방전 지연을 작 게 하여 기입 방전을 안정하게 발생시키기 위한 프라이밍 입자(방전을 위한 기폭제=여기 입자)를 발생시킨다고 하는 기능을 가진다. 이 때의 초기화 동작에는, 모든 방전셀에서 초기화 방전을 발생시키는 전체 셀 초기화 동작과, 하나 앞의 서브필드에서 유지 방전을 행한 방전셀에서 초기화 방전을 발생시키는 선택 초기화 동작이 있다.

기입 기간에서는, 후에 계속되는 유지 기간에 있어서 발광시켜야 할 방전셀에서 선택적으로 기입 방전을 발생시켜 벽전하를 형성한다. 그리고 유지 기간에서는, 휘도 가중치에 비례한 수의 유지 펄스를 표시 전극쌍(24)에 교대로 인가하여, 기입 방전을 발생시킨 방전셀에서 유지 방전을 발생시켜 발광시킨다. 이 때의 비례 정수를 「휘도 배율」이라고 부른다.

또, 본 실시예에서는, 후술하는 코딩(발광시키는 서브필드의 조합인 것을 나타냄)의 차이에 따라, 초기화 기간에 발생시키는 주사 전극 SC1~주사 전극 SCn에 인가하기 위한 완만하게 하강하는 경사 파형 전압의 최저 전압을 제어하고 있다. 구체적으로는, 후술하는 제 1 코딩에 근거하여 발광을 제어하는 서브필드의 초기화 기간에 있어서는, 완만하게 하강하는 경사 파형 전압의 최저 전압을 낮은 쪽의 전압값으로 하여 경사 파형 전압을 발생시키고, 후술하는 제 2 코딩에 근거하여 발광을 제어하는 서브필드의 초기화 기간에 있어서는, 완만하게 하강하는 경사 파형 전압의 최저 전압을 높은 쪽의 전압값으로 하여 경사 파형 전압을 발생시키고 있다. 이것에 의해, 기입 방전을 발생시키기 위해서 필요한 인가 전압을 높게 하지 않고 안정한 기입 방전을 발생시켜, 비점등셀의 발생을 저감하는 것을 실현하고 있다. 이하, 구동 전압 파형의 개요에 대하여 우선 설명하고, 계속해서, 제 1 코딩 및 제 2 코딩에 대하여 설명하고, 계속해서, 제 1 코딩에 근거하여 발광을 제어하는 서브필드에서의 구동 전압 파형과 제 2 코딩에 근거하여 발광을 제어하는 서브필드에서의 구동 전압 파형의 차이에 대하여 설명한다.

도 3은 본 발명의 일 실시예에서의 패널(10)의 각 전극에 인가하는 구동 전압 파형도이다. 도 3에는, 2개의 서브필드의 구동 전압 파형, 즉, 전체 셀 초기화 동작을 행하는 서브필드(이하, 「전체 셀 초기화 서브필드」라고 호칭함)와, 선택 초기화 동작을 행하는 서브필드(이하, 「선택 초기화 서브필드」라고 호칭함)를 나타내고 있지만, 다른 서브필드에서의 구동 전압 파형도 거의 마찬가지다.

우선, 전체 셀 초기화 서브필드인 제 1 SF에 대하여 설명한다.

제 1 SF의 초기화 기간 전반부에서는, 데이터 전극 D1~데이터 전극 Dm, 유지 전극 SU1~유지 전극 SUn에 각각 0(V)을 인가하여, 주사 전극 SC1~주사 전극 SCn에는, 유지 전극 SU1~유지 전극 SUn에 대하여 방전 개시 전압 이하의 전압 Vi1로부터, 방전 개시 전압을 초과하는 전압 Vi2를 향하여 완만하게 상승하는 경사 파형 전압(이하, 「상승 램프 파형 전압」이라고 호칭함)을 인가한다.

이 상승 램프 파형 전압이 상승하는 사이에, 주사 전극 SC1~주사 전극 SCn과 유지 전극 SU1~유지 전극 SUn, 데이터 전극 D1~데이터 전극 Dm과의 사이에서 각각 미약한 초기화 방전이 지속적으로 일어난다. 그리고, 주사 전극 SC1~주사 전극 SCn 상부에 부(負)의 벽전압이 축적되고, 또한, 데이터 전극 D1~데이터 전극 Dm 상부 및 유지 전극 SU1~유지 전극 SUn 상부에는 정의 벽전압이 축적된다. 여기서, 전극 상부의 벽전압이란 전극을 덮는 유전체층 상, 보호층 상, 형광체층 상 등에 축적된 벽전하에 의해 생기는 전압을 나타낸다.

초기화 기간 후반부에서는, 유지 전극 SU1~유지 전극 SUn에 정의 전압 Ve1을 인가하고, 데이터 전극 D1~데이터 전극 Dm에 0(V)를 인가하고, 주사 전극 SC1~주사 전극 SCn에는, 유지 전극 SU1~유지 전극 SUn에 대하여 방전 개시 전압 이하로 되는 전압 Vi3으로부터 방전 개시 전압을 초과하는 전압 Vi4를 향하여 완만하게 하강하는 경사 파형 전압(이하, 「하강 램프 파형 전압」이라고 호칭함)을 인가한다(이하, 주사 전극 SC1~주사 전극 SCn에 인가하는 하강 램프 파형 전압의 최소값을 「초기화 전압 Vi4」라고 하여 인용함). 그 사이에, 주사 전극 SC1~주사 전극 SCn과 유지 전극 SU1~유지 전극 SUn, 데이터 전극 D1~데이터 전극 Dm과의 사이에서 각각 미약한 초기화 방전이 지속적으로 일어난다. 그리고, 주사 전극 SC1~주사 전극 SCn 상부의 부의 벽전압 및 유지 전극 SU1~유지 전극 SUn 상부의 정의 벽전압이 약하게 되고, 데이터 전극 D1~데이터 전극 Dm 상부의 정의 벽전압은 기입 동작에 적합한 값으로 조정된다. 이상에 의해, 모든 방전셀에 대하여 초기화 방전을 행하는 전체 셀 초기화 동작이 종료한다.

여기서, 본 실시예에 있어서는, 이 초기화 전압 Vi4의 전압값을 2개의 다른 전압값으로 전환하여 패널(10)을 구동하는 구성으로 하고 있다. 도 3에는 나타내고 있지 않지만, 이하, 전압값이 높은 쪽을 Vi4H라고 적고, 전압값이 낮은 쪽을 Vi4L라고 적는다.

그리고, 후술하는 제 1 코딩에 근거하여 발광을 제어하는 서브필드의 초기화 기간에 있어서는, 초기화 전압 Vi4의 전압값을 Vi4L로 한 하강 램프 파형 전압에 의해서 초기화를 행하고, 후술하는 제 2 코딩에 근거하여 발광을 제어하는 서브필드의 초기화 기간에 있어서는, 초기화 전압 Vi4의 전압값을 Vi4H로 한 하강 램프 파형 전압에 의해서 초기화를 행하도록 구성하고 있다. 이 구성의 상세에 대해서는 후술한다.

계속되는 기입 기간에서는, 유지 전극 SU1~유지 전극 SUn에 전압 Ve2를, 주사 전극 SC1~주사 전극 SCn에 전압 Vc을 인가한다.

우선, 1행째의 주사 전극 SC1에 부의 주사 펄스 전압 Va를 인가하고, 또한, 데이터 전극 D1~데이터 전극 Dm 중 1행째에 발광시켜야 할 방전셀의 데이터 전극 Dk(k=1~m)에 정의 기입 펄스 전압 Vd를 인가한다. 이 때 데이터 전극 Dk 상과 주사 전극 SC1 상과의 교차부의 전압차는, 외부 인가 전압의 차 (Vd-Va)에 데이터 전극 Dk 상의 벽전압과 주사 전극 SC1 상의 벽전압의 차가 가산된 것으로 되어 방전 개시 전압을 초과한다. 그리고, 데이터 전극 Dk과 주사 전극 SC1의 사이 및 유지 전극 SU1과 주사 전극 SC1의 사이에 기입 방전이 일어나, 주사 전극 SC1상에 정의 벽전압이 축적되고, 유지 전극 SU1 상에 부의 벽전압이 축적되고, 데이터 전극 Dk 상에도 부의 벽전압이 축적된다.

이렇게 하여, 1행째에 발광시켜야 할 방전셀에서 기입 방전을 일으켜 각 전극 상에 벽전압을 축적하는 기입 동작이 행하여진다. 한편, 기입 펄스 전압 Vd를 인가하지 않은 데이터 전극 D1~데이터 전극 Dm과 주사 전극 SC1과의 교차부의 전압은 방전 개시 전압을 초과하지 않기 때문에, 기입 방전은 발생하지 않는다. 이상의 기입 동작을 n행째의 방전셀에 이를 때까지 하여, 기입 기간이 종료한다.

계속되는 유지 기간에서는, 우선 주사 전극 SC1~주사 전극 SCn에 정의 유지 펄스 전압 Vs를 인가하고, 또한 유지 전극 SU1~유지 전극 SUn에 0(V)를 인가한다. 그러면, 기입 방전을 일으킨 방전셀에서는, 주사 전극 SCi 상과 유지 전극 SUi 상의 전압차가 유지 펄스 전압 Vs에 주사 전극 SCi 상의 벽전압과 유지 전극 SUi 상의 벽전압과의 차가 가산된 것으로 되어 방전 개시 전압을 초과한다.

그리고, 주사 전극 SCi와 유지 전극 SUi의 사이에 유지 방전이 일어나고, 이 때 발생한 자외선에 의해 형광체층(35)이 발광한다. 그리고 주사 전극 SCi 상에 부의 벽전압이 축적되고, 유지 전극 SUi 상에 정의 벽전압이 축적된다. 또한 데이터 전극 Dk 상에도 정의 벽전압이 축적된다. 기입 기간에 있어서 기입 방전이 일어나지 않은 방전셀에서는 유지 방전은 발생하지 않고, 초기화 기간의 종료시에서의 벽전압이 유지된다.

계속해서, 주사 전극 SC1~주사 전극 SCn에는 0(V)을, 유지 전극 SU1~유지 전극 SUn에는 유지 펄스 전압 Vs를 각각 인가한다. 그러면, 유지 방전을 일으킨 방전셀에서는, 유지 전극 SUi 상과 주사 전극 SCi 상과의 전압차가 방전 개시 전압을 초과하기 때문에 다시 유지 전극 SUi와 주사 전극 SCi 사이에 유지 방전이 일어나, 유지 전극 SUi 상에 부의 벽전압이 축적되고 주사 전극 SCi 상에 정의 벽전압이 축적된다. 이후 마찬가지로, 주사 전극 SC1~주사 전극 SCn과 유지 전극 SU1~유지 전극 SUn에 교대로 휘도 가중치에 휘도 배율을 곱한 수의 유지 펄스를 인가하여, 표시 전극쌍(24)의 전극간에 전위차를 인가하는 것에 의해, 기입 기간에 있어서 기입 방전을 일으킨 방전셀에서 유지 방전이 계속하여 행해진다.

그리고, 유지 기간의 최후에는 주사 전극 SC1~주사 전극 SCn과 유지 전극 SU1~유지 전극 SUn과의 사이에, 이른바, 세폭 펄스상의 전압차를 인가하여, 데이터 전극 Dk 상의 정의 벽전압을 남긴 채로, 주사 전극 SCi 및 유지 전극 SUi 상의 벽전압을 소거하고 있다. 이하, 이 방전을 「소거 방전」이라고 부른다.

이와 같이, 최후의 유지 방전, 즉, 소거 방전을 발생시키기 위한 전압 Vs를 주사 전극 SC1~주사 전극 SCn에 인가한 후, 소정의 시간 간격의 후, 표시 전극쌍(24)의 전극간의 전위차를 완화하기 위한 전압 Ve1을 유지 전극 SU1~유지 전극 SUn에 인가한다. 이렇게 해서 유지 기간에서의 유지 동작이 종료한다.

다음으로, 선택 초기화 서브필드인 제 2 SF의 동작에 대하여 설명한다.

제 2 SF의 선택 초기화 기간에서는, 상술한 전체 셀 초기화 기간의 전반부를 생략한 구동 전압 파형을 각 전극에 인가한다. 즉, 유지 전극 SU1~유지 전극 SUn에 전압 Ve1을, 데이터 전극 D1~데이터 전극 Dm에 0(V)를 각각 인가한 채로, 주사 전극 SC1~주사 전극 SCn에 전압 Vi3'으로부터 초기화 전압 Vi4를 향하여 완만하게 하강하는 하강 램프 파형 전압을 인가한다.

그러면, 앞의 서브필드의 유지 기간에서 유지 방전을 일으킨 방전셀에서는 미약한 초기화 방전이 발생하여, 주사 전극 SCi 상 및 유지 전극 SUi 상의 벽전압이 약하게 된다. 또한 데이터 전극 Dk에 대해서는, 직전의 유지 방전에 의해서 데이터 전극 Dk 상에 충분한 정의 벽전압이 축적되어 있기 때문에, 이 벽전압의 과잉인 부분이 방전되어, 기입 동작에 적합한 벽전압으로 조정된다.

한편, 앞의 서브필드에서 유지 방전을 일으키지 않은 방전셀에 관해서는 방전하는 일은 없어, 앞의 서브필드의 초기화 기간 종료시에서의 벽전하가 그대로 유지된다. 이와 같이 선택 초기화 동작은, 직전의 서브필드의 유지 기간에서 유지 동작을 행한 방전셀에 대하여 선택적으로 초기화 방전을 행하는 동작이다.

계속되는 기입 기간의 동작은 전체 셀 초기화 서브필드의 기입 기간의 동작과 마찬가지기 때문에 설명을 생략한다. 계속되는 유지 기간의 동작도 유지 펄스의 수를 제외하고 같다. 또한, 제 3 SF~제 10 SF에서, 초기화 기간의 동작은 제 2 SF와 같은 선택 초기화 동작이며, 기입 기간의 기입 동작도 제 2 SF와 마찬가지고, 유지 기간의 동작도 유지 펄스의 수를 제외하고 같다.

도 4는 본 발명의 일 실시예에서의 플라즈마 디스플레이 장치의 서브필드 구성을 나타내는 도면이다. 또, 도 4는 서브필드법에서의 1 필드 사이의 구동 파형을 약식(略式)으로 기재한 것으로, 각각의 서브필드의 구동 전압 파형은 도 3의 구동 전압 파형과 동등한 것이다.

도 4에 나타낸 바와 같이, 본 실시예에서는, 1 필드를 10개의 서브필드(제 1 SF, 제 2 SF, …, 제 10 SF)로 구성하고, 각 서브필드는 각각 (1, 2, 3, 6, 12, 22, 37, 45, 57, 71)의 휘도 가중치를 가지는 것으로 한다. 그리고, 상술한 바와 같이 제 1 SF는 전체 셀 초기화 동작을 행하는 전체 셀 초기화 서브필드로 하고, 제 2 SF~제 10 SF는 선택 초기화 동작을 행하는 선택 초기화 서브필드로 한다. 이러한 서브필드 구성으로 함으로써 화상의 표시에 관계가 없는 발광을 저감하여, 콘트라스트가 높은 화상 표시를 실현하고 있다. 또한 각 서브필드의 유지 기간에 있 어서는, 각각의 서브필드의 휘도 가중치에 소정의 휘도 배율을 곱한 수의 유지 펄스를 표시 전극쌍(24)의 각각에 인가한다. 또한, 본 실시예에서는, 후술하는 바와 같이, 휘도 가중치가 작은 서브필드(여기서는, 제 1 SF~제 6 SF)를 제 1 서브필드 그룹으로 하고, 휘도 가중치가 큰 서브필드(여기서는, 제 7 SF~제 10 SF)를 제 2 서브필드 그룹으로 하고 있다. 그러나, 서브필드수나 각 서브필드의 휘도 가중치가 상기의 값에 한정되는 것이 아니고, 또한, 화상 신호 등에 근거하여 서브필드 구성을 전환하는 구성이더라도 좋다.

다음으로, 본 실시예에서의 코딩, 즉, 화상 표시에 이용하는 계조값과 그 계조값을 표시하기 위해서 발광시키는 서브필드의 조합에 대하여 설명한다. 도 5(a), 도 5(b), 도 5(c)는, 본 발명의 일 실시예에서의 코딩을 나타낸 도면이다. 또, 도 5(a)에는, 계조값 0으로부터 계조값 44까지의 코딩을 나타내고, 도 5(b)에는, 계조값 45로부터 계조값 172까지의 코딩을 나타내고, 도 5(c)에는, 계조값 173로부터 계조값 256까지의 코딩을 나타낸다. 도 5(a), 도 5(b), 도 5(c)에서, 「1」로 나타낸 서브필드는 발광시키는 서브필드(발광 서브필드)를 나타내고, 빈 란(欄)의 서브필드는 발광시키지 않는 서브필드(비발광 서브필드)를 나타낸다.

본 실시예에 있어서는, 휘도 가중치가 작은 서브필드(여기서는, 제 1 SF~제 6 SF)를 제 1 서브필드 그룹으로 하고, 이 제 1 서브필드 그룹에서는 제 1 코딩에 근거하여 각 서브필드의 발광·비발광을 제어한다. 또한, 휘도 가중치가 큰 서브필드(여기서는, 제 7 SF~제 10 SF)를 제 2 서브필드 그룹으로 하고, 이 제 2 서브필드 그룹에서는 제 2 코딩에 근거하여 각 서브필드의 발광·비발광을 제어하여 계조 를 표시하는 것으로 한다.

그리고, 제 1 코딩 및 제 2 코딩의 어느쪽의 규칙에도 합치하는 계조값만을 화상 표시에 이용하는 계조값으로 하고 있다.

이 제 1 코딩 및 제 2 코딩에 대하여 설명한다. 도 6(a), 도 6(b)는 본 발명의 일 실시예에서의 제 1 코딩 및 제 2 코딩을 설명하기 위한 도면이다. 또, 도 6(a)에는, 계조값 0으로부터 계조값 71까지 중의 일부를 발췌하여 나타내고, 도 6(b)에는, 계조값 127로부터 계조값 256까지 중의 일부를 발췌하여 나타낸다. 또, 본 실시예에서는, 1 필드를, 각각 (1, 2, 3, 6, 12, 22, 37, 45, 57, 71)의 휘도 가중치를 가지는 10개의 서브필드(제 1 SF, 제 2 SF, …,제 10 SF)로 구성하기 때문에, 각 서브필드의 발광·비발광을 조합시키는 것에 의해, 0(모든 서브필드를 비발광으로 함)부터 256(모든 서브필드를 발광시킴)까지의 계조를 표시하는 것이 가능한데, 도 6(a), 도 6(b)는 그 중의 일부를 발췌하여 나타낸 것이다. 또한, 도 6(a), 도 6(b)에서, 빗금쳐지지 않은 란에 쓰여진 계조값은 화상의 표시에 이용하는 계조값을 나타내고, 빗금쳐진 란에 쓰여진 계조값은 표시에 이용하지 않는 계조값을 나타낸다. 즉, 빗금쳐지지 않은 란에 쓰여진 계조값만을 뽑아낸 것이 도 5(a), 도 5(b), 도 5(c)에 나타낸 것과 같이 된다.

우선, 제 1 코딩에 대하여 설명한다.

본 실시예에서는, 상술한 바와 같이, 표시 화상의 콘트라스트를 높이는 것을 목적으로, 제 2 SF~제 10 SF를 선택 초기화 서브필드로 하고 있다. 이 선택 초기화 서브필드에서는, 직전의 서브필드에 있어서 유지 방전을 발생시킨 방전셀에서만 초 기화를 행하고, 유지 방전이 발생하지 않은 방전셀에서는 초기화를 행하지 않는다. 그 때문에, 유지 방전이 발생하지 않은 방전셀에서는, 이전의 서브필드의 초기화 기간 종료시에서의 벽전하를, 계속되는 서브필드에서의 기입에서 사용하게 된다. 그러나, 벽전하는 시간의 경과에 따라 서서히 없어지기 때문에, 유지 방전이 발생하지 않은 방전셀에서는, 계속되는 서브필드에 있어서 벽전하의 부족에 의한 기입 불량이 발생할 우려가 있다. 그리고, 비발광의 서브필드가 증가할수록, 보다 많은 벽전하가 소실되기 쉽고, 기입 불량이 발생할 우려는 커진다.

그래서, 제 1 서브필드 그룹(제 1 SF~제 6 SF)에 있어서는, 각 계조값을 표시함에 있어서, 발광시키는 서브필드 중 가장 휘도 가중치가 큰 서브필드와 제 1 SF와의 사이에 비발광 서브필드가 2개 이상 존재하는 계조값은 표시에 이용하지 않는 것으로 하고, 그 이외의 계조값을 표시에 이용하는 것으로 한다. 단, 제 7 SF가 발광 서브필드이고 또한 제 6 SF가 비발광 서브필드인 경우는 제 6 SF를 비발광 서브필드로서 카운트하는 것으로 하고, 또한, 휘도 가중치가 가장 작은 제 1 SF는 비발광이더라도 비발광 서브필드로서 카운트하지 않는 것으로 한다.

여기서는, 예컨대, 제 3 SF만이 비발광 서브필드로 되는 계조값 「8」이나, 제 6 SF만이 비발광 서브필드로 되는 계조값 「60」, 계조값 「61」이, 이 규칙에 따른 표시용의 계조값으로 된다.

본 실시예에서는, 이러한 코딩을 제 1 코딩으로 한다.

계속해서, 제 2 코딩에 대하여 설명한다.

상술한 바와 같이, 벽전하는 시간의 경과에 따라 서서히 소실되기 때문에, 휘도 가중치가 크고 유지 기간이 긴 서브필드에서는, 비발광 서브필드에 있어서 더 많은 벽전하가 소실될 우려가 있어, 기입 불량이 발생할 우려는 더 커진다. 그래서, 제 1 서브필드 그룹과 비교하여 유지 기간이 긴 제 2 서브필드 그룹(제 7 SF~제 10 SF)에 있어서는, 각 계조값을 표시함에 있어서, 발광하는 서브필드의 직전에 비발광의 서브필드가 존재하는 계조값은 표시에 이용하지 않는 것으로 하고, 그 이외의 계조값을 표시에 이용하는 것으로 한다. 즉, 제 2 서브필드 그룹(제 7 SF~제 10 SF)는, 유지 방전을 발생시키지 않는 방전셀에서는 그 서브필드에 계속되는 서브필드에 있어서도 유지 방전을 발생시키지 않도록 기입을 제어하는 연속된 2 이상의 서브필드로 구성한 서브필드 그룹이다.

예컨대, 제 7 SF만을 발광시키는 계조값 「60」, 계조값 「61」이나, 제 7 SF, 제 8 SF를 연속하여 발광시키는 계조값 「127」, 계조값 「128」, 또는 제 7 SF~제 10 SF를 연속하여 발광시키는 계조값 「249」, 계조값 「250」이, 이 규칙에 따른 표시용의 계조값으로 된다.

본 실시예에서는, 이러한 코딩을 제 2 코딩으로 한다.

그리고, 본 실시예에 있어서는, 도 5(a), 도 5(b), 도 5(c), 도 6(a), 도 6(b)에 나타낸 바와 같이, 제 1 코딩 및 제 2 코딩의 어느쪽의 규칙에도 합치하는 계조값만을 화상 표시에 이용하는 계조값으로 한다.

이와 같이, 본 실시예에서는, 1 필드를 제 1 서브필드 그룹과 제 2 서브필드 그룹의 2개의 서브필드 그룹으로 나누고, 각각의 서브필드 그룹에 있어서 휘도 가중치에 따른 알맞은 코딩을 적용하는 것으로, 화상의 표시에 이용하는 계조수를 확 보하면서, 기입 불량의 발생을 억제하여, 기입 불량에 기인하는 비점등셀의 발생을 저감하고 있다.

또, 이 코딩에서는, 계조값이 불연속으로 되는 개소가 생기지만, 이들 불연속인 계조값은, 일반적으로 사용되고 있는, 이른바, 오차 확산법이나 디더법 등의 수법을 이용하는 것으로 보충하는 것이 가능하다.

그리고, 또한 본 실시예에서는, 초기화 기간에 주사 전극 SC1~주사 전극 SCn에 인가하는 하강 램프 파형 전압의 초기화 전압 Vi4를, 제 1 코딩에 근거하여 기입을 제어하는 서브필드와 제 2 코딩에 근거하여 기입을 제어하는 서브필드에서 다른 전압값으로 하여 발생시키고 있다. 다음으로, 그 상세를 설명한다.

도 7은 본 발명의 일 실시예에서의 주사 전극 SC1~주사 전극 SCn에 인가하는 구동 전압 파형의 파형도이다.

본 실시예에서는, 상술한 바와 같이, 하강 램프 파형 전압의 최저 전압인 초기화 전압 Vi4를 2개의 다른 전압값, 즉, 전압값이 낮은 쪽의 Vi4L과 그것보다 전압값이 높은 Vi4H로 전환하여 하강 램프 파형 전압을 발생시키는 구성으로 하고 있다.

그리고, 도 7에 나타낸 바와 같이, 제 1 코딩에 의해 발광·비발광을 제어하는 제 1 서브필드 그룹(제 1 SF~제 6 SF)의 초기화 기간에서는, 초기화 전압 Vi4를 Vi4L로 한 하강 램프 파형 전압을 발생시켜 초기화를 행하고, 제 2 코딩에 의해 발광·비발광을 제어하는 제 2 서브필드 그룹(제 7 SF~제 10 SF)의 초기화 기간에서는, 초기화 전압 Vi4를 Vi4L보다 전압값이 높은 Vi4H로 한 하강 램프 파형 전압을 발생시켜 초기화를 행하도록 구성하고 있다. 본 실시예에서는, 이러한 구성으로 하는 것에 의해, 기입 방전을 발생시키기 위해서 필요한 인가 전압을 높게 하지 않고 안정한 기입 방전을 발생시키는 것을 실현하고 있다. 이것은 다음과 같은 이유에 의한다.

하강 램프 파형 전압에 의해서 초기화 방전을 발생시키는 초기화 동작으로서는, 초기화 전압 Vi4의 전압값에 따라 초기화 방전의 지속 시간이 변화된다. 그 때문에, 각 전극상에 형성되는 기입 방전에 필요한 벽전하의 상태도 초기화 전압 Vi4의 전압값에 따라 변화되고, 계속되는 기입 방전에 필요한 인가 전압도 변화된다. 그리고, 이들의 사이에는, 다음에 나타내는 것 같은 관계가 있다.

도 8은, 본 발명의 일 실시예에서의 초기화 전압 Vi4와 안정한 기입 방전을 발생시키기 위해서 필요한 주사 펄스 전압의 관계를 나타내는 특성도이다. 도 8에 있어서, 세로축은 안정한 기입 방전을 발생시키기 위해서 필요한 주사 펄스 전압(진폭)을 나타내고, 가로축은 초기화 전압 Vi4를 나타낸다. 그리고, 도 8은, 초기화 전압 Vi4를 변화(여기서는, -100(V)부터 -88(V)까지 변화)시켰을 때에, 안정한 기입 방전을 발생시키기 위해서 필요한 주사 펄스 전압(진폭)이 어떻게 변화되는지를 나타낸 도면이다.

이 도 8에 나타낸 바와 같이, 초기화 전압 Vi4의 전압에 따라 안정한 기입 방전을 발생시키기 위해서 필요한 주사 펄스 전압(진폭)도 변화되어, 초기화 전압 Vi4를 높게 하면(여기서는, 초기화 전압 Vi4를 -100(V)부터 -88(V)로 향하여 변화시킴), 안정한 기입 방전을 발생시키기 위해서 필요한 주사 펄스 전압(진폭)은 작 아진다. 예컨대, 초기화 전압 Vi4이 약 -95(V)의 때에는 필요한 주사 펄스 전압(진폭)은 약 120(V)이지만, 초기화 전압 Vi4를 약 -90(V)으로 하면 필요한 주사 펄스 전압(진폭)은 약 110(V)로 되어, 약 10(V) 작아진다.

이 초기화 전압 Vi4를 변경하는 서브필드와, 안정한 기입 방전을 발생시키기 위해서 필요한 주사 펄스 전압에는 다음에 나타내는 관계가 있고, 주사 펄스 전압을 저감시키는 효과를 얻기 위해, 반드시 모든 서브필드에서 초기화 전압 Vi4를 높일(예컨대, 초기화 전압 Vi4를 Vi4H로 함) 필요는 없는 것이 확인되었다.

도 9는, 본 발명의 일 실시예에서의 초기화 전압 Vi4를 Vi4H로 하는 서브필드와 안정한 기입 방전을 발생시키기 위해서 필요한 주사 펄스 전압의 관계를 나타내는 도면이다. 도 9에서, 세로축은 안정한 기입 방전을 발생시키기 위해서 필요한 주사 펄스 전압(진폭)을 나타내고, 가로축은 초기화 전압 Vi4를 Vi4H로 하여 하강 램프 파형 전압을 발생시키는 서브필드를 나타낸다. 예컨대, 가로축에 나타내는 「10」는, 제 10 SF에서만 초기화 전압 Vi4를 Vi4H로 하고, 제 1 SF~제 9 SF에서는 초기화 전압 Vi4를 Vi4L로 한 것을 나타낸다. 마찬가지로, 「6~10」는, 제 6 SF~제 10 SF에서 초기화 전압 Vi4를 Vi4H로 하고, 제 1 SF~제 5 SF에서는 초기화 전압 Vi4를 Vi4L로 한 것을 나타낸다. 또한, 「0」은, 모든 서브필드(제 1 SF~제 10 SF)에서 초기화 전압 Vi4를 Vi4L로 한 것을 나타낸다. 또, 여기서는, Vi4L은 -95(V)로 하고, Vi4H는 Vi4L보다 5(V) 높은 -90(V)로 했다.

이 도 9에 나타낸 바와 같이, 초기화 전압 Vi4를 Vi4H로 하는 서브필드를, 휘도 가중치가 가장 큰 제 10 SF 쪽으로부터 순서대로 늘림에 따라서, 안정한 기입 방전을 발생시키기 위해서 필요한 주사 펄스 전압은 서서히 저감되어 간다. 예컨대, 제 10 SF에서만 초기화 전압 Vi4를 Vi4H로 했을 때에는 필요한 주사 펄스 전압(진폭)은 약 119(V)이지만, 제 6 SF~제 10 SF에서 초기화 전압 Vi4를 Vi4H로 했을 때에는 필요한 주사 펄스 전압(진폭)은 약 111(V)로 되어, 약 8(V) 저감된다.

그러나, 제 6 SF~제 10 SF에서 초기화 전압 Vi4를 Vi4H로 하면, 제 6 SF보다 휘도 가중치가 작은 서브필드에서 초기화 전압 Vi4를 Vi4H로 해도, 필요한 주사 펄스 전압(진폭)에 변화는 생기지 않는다. 이 때문에, 필요한 주사 펄스 전압을 저감하는 효과를 얻기 위해서는, 휘도 가중치가 비교적 큰 서브필드에서 초기화 전압 Vi4를 Vi4H로 하면 좋은 것이 확인되었다.

한편, 초기화 전압 Vi4와 안정한 기입 방전을 발생시키기 위해서 필요한 기입 펄스 전압 Vd에는 다음에 나타내는 것 같은 관계가 있어, 초기화 전압 Vi4를 높이면 전하 누설이 악화하여 비점등셀이 발생할 가능성이 커지는 것을 알았다.

도 10은, 본 발명의 일 실시예에서의 초기화 전압 Vi4와 안정한 기입 방전을 발생시키기 위해서 필요한 기입 펄스 전압 Vd의 관계를 나타내는 도면이다. 도 10에서, 세로축은 안정한 기입 방전을 발생시키기 위해서 필요한 기입 펄스 전압 Vd를 나타내고, 가로축은 초기화 전압 Vi4를 나타낸다.

이 도 10에 나타낸 바와 같이, 초기화 전압 Vi4의 전압에 따라 안정한 기입 방전을 발생시키기 위해서 필요한 기입 펄스 전압 Vd도 변화되지만, 주사 펄스 전압의 때와는 반대로, 초기화 전압 Vi4를 높게 하면, 안정한 기입 방전을 발생시키기 위해서 필요한 기입 펄스 전압 Vd도 높아진다. 예컨대, 초기화 전압 Vi4이 약 -95(V)일 때에는 필요한 기입 펄스 전압 Vd는 약 50(V)이지만, 초기화 전압 Vi4를 약 -90(V)으로 하면 필요한 기입 펄스 전압 Vd는 약 66(V)로 되어, 약 16(V) 높아진다.

기입 펄스 전압의 마진(방전을 발생시키기 위해서 필요한 기입 펄스 전압과, 실제로 데이터 전극 D1~데이터 전극 Dm에 인가하는 기입 펄스 전압 Vd의 차)은, 전하 누설의 발생량에 관련하고 있어, 이 마진이 작아지면 전하 누설이 악화하는 것을 알고 있다. 즉, 기입 방전을 발생시키기 위해서 필요한 기입 펄스 전압 Vd가 높아지면, 그만큼 전하 누설이 악화하여, 비점등셀이 발생할 가능성이 커진다.

여기서, 제 2 코딩을 이용하는 제 2 서브필드 그룹(제 7 SF~제 10 SF)에서는, 벽전압의 감소에 기인하는 비점등셀의 발생은 실질적으로 0이다. 이것은, 제 2 서브필드 그룹에 있어서는, 그 어느 것인가의 서브필드에 있어서, 가령 비발광의 방전셀에서 비점등에 이르도록 하는 전하 누설이 생겼다고 해도, 그 방전셀은 그 이후의 서브필드에서 발광시키는 일이 없기 때문이다.

즉, 제 2 코딩을 이용하는 제 2 서브필드 그룹(제 7 SF~제 10 SF)에서는, 초기화 전압 Vi4를 Vi4H로 하는 것으로 기입 펄스 전압의 마진이 작게 되더라도, 이것에 의한 비점등셀의 발생은 실질적으로 0이며, 문제가 되지 않는다.

그래서, 본 실시예에서는, 도 7에 나타낸 바와 같이, 제 1 코딩을 이용하는 제 1 서브필드 그룹(제 1 SF~제 6 SF)에서는, 초기화 전압 Vi4를 Vi4L로 하여 하강 램프 파형 전압을 발생시키고, 제 2 코딩을 이용하는 제 2 서브필드 그룹(제 7 SF~제 10 SF)에서는, 초기화 전압 Vi4를 Vi4L보다 전압값이 높은 Vi4H로 하여 하강 램 프 파형 전압을 발생시키는 구성으로 한다. 이것에 의해, 비점등셀의 발생을 저감하여, 주사 펄스 전압(진폭) 및 기입 펄스 전압 Vd를 높게 하지 않고, 안정한 기입을 실현할 수 있다.

또, 본 실시예에서는, Vi4L을 -95(V)로 하고, Vi4H를 Vi4L보다 5(V) 높은 -90(V)로 하고 있지만, 이들 수치는 표시 전극쌍수 1080의 50인치의 패널에 근거하는 것이며, 본 실시예는 이들의 수치에 전혀 한정되는 것이 아니다.

다음으로, 본 실시예에서의 플라즈마 디스플레이 장치의 구성에 대하여 설명한다. 도 11은 본 발명의 일 실시예에서의 플라즈마 디스플레이 장치의 회로 블록도이다. 본 실시예의 플라즈마 디스플레이 장치(1)는, 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍을 갖는 방전셀을 복수 구비한 패널(10)과, 이 패널(10)을 구동하는 구동 회로로 구성된다. 구동 회로로서, 화상 신호 처리 회로(41), 데이터 전극 구동 회로(42), 주사 전극 구동 회로(43), 유지 전극 구동 회로(44), 타이밍 발생 회로(45) 및 각 회로 블록에 필요한 전원을 공급하는 전원 회로(도시하지 않음)를 구비하고 있다.

화상 신호 처리 회로(41)는, 입력된 화상 신호 sig를 서브필드마다의 발광·비발광을 나타내는 화상 데이터로 변환한다. 데이터 전극 구동 회로(42)는 서브필드마다의 화상 데이터를 각 데이터 전극 D1~데이터 전극 Dm에 대응하는 신호로 변환하여 각 데이터 전극 D1~데이터 전극 Dm을 구동한다.

타이밍 발생 회로(45)는 수평 동기 신호 H 및 수직 동기 신호 V를 바탕으로 하여 각 회로 블록의 동작을 제어하는 각종의 타이밍 신호를 발생하여, 각각의 회 로 블록으로 공급한다. 그리고, 상술한 바와 같이, 본 실시예에 있어서는, 제 1 코딩을 이용하는 제 1 서브필드 그룹(제 1 SF~제 6 SF)에서는, 초기화 전압 Vi4를 Vi4L로 하여 하강 램프 파형 전압을 발생시키고, 제 2 코딩을 이용하는 제 2 서브필드 그룹(제 7 SF~제 10 SF)에서는, 초기화 전압 Vi4를 Vi4L보다 전압값이 높은 Vi4H로 하여 하강 램프 파형 전압을 발생시키도록 제어하고 있고, 그것에 따른 타이밍 신호를 각 구동 회로에 출력한다. 이것에 의해, 비점등셀의 발생을 저감하고, 기입 동작을 안정시키는 제어를 행한다.

주사 전극 구동 회로(43)는, 초기화 기간에 있어서 주사 전극 SC1~주사 전극 SCn에 인가하는 초기화 파형 전압을 발생시키기 위한 초기화 파형 발생 회로, 유지 기간에 있어서 주사 전극 SC1~주사 전극 SCn에 인가하는 유지 펄스 전압을 발생시키기 위한 유지 펄스 발생 회로, 기입 기간에 있어서 주사 전극 SC1~주사 전극 SCn에 인가하는 주사 펄스 전압을 발생시키기 위한 주사 펄스 발생 회로를 갖고, 타이밍 신호에 근거하여 각 주사 전극 SC1~주사 전극 SCn을 각각 구동한다. 유지 전극 구동 회로(44)는, 유지 펄스 발생 회로 및 전압 Ve1, 전압 Ve2를 발생하기 위한 회로를 구비하고, 타이밍 신호에 근거하여 유지 전극 SU1~유지 전극 SUn을 구동한다.

다음으로, 주사 전극 구동 회로(43)의 상세와 그 동작에 대하여 설명한다. 도 12는 본 발명의 일 실시예에서의 주사 전극 구동 회로(43)의 회로도이다. 주사 전극 구동 회로(43)는, 유지 펄스를 발생시키는 유지 펄스 발생 회로(50), 초기화 파형을 발생시키는 초기화 파형 발생 회로(53), 주사 펄스를 발생시키는 주사 펄스 발생 회로(54)를 구비하고 있다.

유지 펄스 발생 회로(50)는 전력 회수 회로(51)와 클램프 회로(52)를 구비하고 있다. 전력 회수 회로(51)는, 전력 회수용의 콘덴서 C1, 스위칭 소자 Q1, 스위칭 소자 Q2, 역류 방지용의 다이오드 D1, 다이오드 D2, 공진용의 인덕터 L1을 갖고 있다. 또, 전력 회수용의 콘덴서 C1는 전극간 용량 Cp에 비하여 충분히 큰 용량을 갖고, 전력 회수 회로(51)의 전원으로서 기능하도록, 전압값 Vs의 반인 약 Vs/2로 충전되어 있다. 클램프 회로(52)는, 주사 전극 SC1~주사 전극 SCn을 전압 Vs로 클램프하기 위한 스위칭 소자 Q3, 주사 전극 SC1~주사 전극 SCn을 0(V)로 클램프하기 위한 스위칭 소자 Q4를 갖고 있다. 그리고, 타이밍 발생 회로(45)로부터 출력되는 타이밍 신호에 근거하여 유지 펄스 전압 Vs를 발생시킨다.

예컨대, 유지 펄스 파형을 상승시킬 때는, 스위칭 소자 Q1을 온(on)으로 하여 전극간 용량 Cp과 인덕터 L1을 공진시키고, 전력 회수용의 콘덴서 C1로부터 스위칭 소자 Q1, 다이오드 D1, 인덕터 L1을 통해서 주사 전극 SC1~주사 전극 SCn에 전력을 공급한다. 그리고, 주사 전극 SC1~주사 전극 SCn의 전압이 Vs에 가까워진 시점에서, 스위칭 소자 Q3을 온으로 하여, 주사 전극 SC1~주사 전극 SCn을 전압 Vs로 클램프한다.

반대로, 유지 펄스 파형을 하강시킬 때는, 스위칭 소자 Q2를 온으로 하여 전극간 용량 Cp과 인덕터 L1을 공진시키고, 전극간 용량 Cp에서 인덕터 L1, 다이오드 D2, 스위칭 소자 Q2를 통해서 전력 회수용의 콘덴서 C1에 전력을 회수한다. 그리고, 주사 전극 SC1~주사 전극 SCn의 전압이 0(V)에 가까워진 시점에서, 스위칭 소자 Q4를 온으로 하여, 주사 전극 SC1~주사 전극 SCn을 0(V)로 클램프한다.

초기화 파형 발생 회로(53)는, 스위칭 소자 Q11과 콘덴서 C10와 저항 R10을 갖고 전압 Vi2까지 램프 형상으로 완만하게 상승하는 상승 램프 파형 전압을 발생시키는 미러 적분 회로, 스위칭 소자 Q14와 콘덴서 C12와 저항 R11을 갖고 소정의 초기화 전압 Vi4까지 램프 형상으로 완만하게 하강하는 하강 램프 파형 전압을 발생시키는 미러 적분 회로, 스위칭 소자 Q12를 이용한 분리 회로 및 스위칭 소자 Q13을 이용한 분리 회로를 구비하고 있다. 그리고, 타이밍 발생 회로(45)로부터 출력되는 타이밍 신호에 근거하여 상술한 초기화 파형을 발생시키고, 또한, 전체 셀 초기화 동작에서의 초기화 전압 Vi4의 제어를 행한다. 또, 도 12에는, 미러 적분 회로의 각각의 입력 단자를 입력 단자 INa, 입력 단자 INb로서 나타내고 있다.

그리고, 예컨대, 초기화 파형에서의 상승 램프 파형 전압을 발생시키는 경우에는, 입력 단자 INa에 소정의 전압(예컨대, 15(V))을 인가하여, 입력 단자 INa를 「Hi」로 한다. 그러면, 저항 R10으로부터 콘덴서 C10을 향하여 일정한 전류가 흘러, 스위칭 소자 Q11의 소스 전압이 램프 형상으로 상승하고, 주사 전극 구동 회로(43)의 출력 전압도 램프 형상으로 상승하기 시작한다.

또한, 전체 셀 초기화 동작 및 선택 초기화 동작의 초기화 파형에서의 하강 램프 파형 전압을 발생시키는 경우에는, 입력 단자 INb에 소정의 전압(예컨대, 15(V))을 인가하여, 입력 단자 INb를 「Hi」로 한다. 그러면, 저항 R11로부터 콘덴서 C12를 향하여 일정한 전류가 흘러, 스위칭 소자 Q14의 드레인 전압이 램프 형상으로 하강하고, 주사 전극 구동 회로(43)의 출력 전압도 램프 형상으로 하강하기 시작한다.

주사 펄스 발생 회로(54)는, 주사 전극 SC1~주사 전극 SCn의 각각에 주사 펄스 전압을 출력하는 스위치 회로 OUT1~스위치 회로 OUTn과, 스위치 회로 OUT1~스위치 회로 OUTn의 저전압측을 전압 Va로 클램프하기 위한 스위칭 소자 Q21과, 스위치 회로 OUT1~스위치 회로 OUTn을 제어하기 위한 제어 회로 IC1~제어 회로 ICn과, 전압 Va에 전압 Vscn을 중첩한 전압 Vc을 스위치 회로 OUT1~스위치 회로 OUTn의 고전압측에 인가하기 위한 다이오드 D21 및 콘덴서 C21을 구비하고 있다. 그리고 스위치 회로 OUT1~스위치 회로 OUTn의 각각은, 전압 Vc을 출력하기 위한 스위칭 소자 QH1~스위칭 소자 QHn과 전압 Va를 출력하기 위한 스위칭 소자 QL1~스위칭 소자 QLn을 구비하고 있다. 그리고, 타이밍 발생 회로(45)로부터 출력되는 타이밍 신호에 근거하여, 기입 기간에 있어서 주사 전극 SC1~주사 전극 SCn에 인가하는 주사 펄스 전압 Va를 순차적으로 발생시킨다. 또, 주사 펄스 발생 회로(54)는, 초기화 기간에서는 초기화 파형 발생 회로(53)의 전압 파형을, 유지 기간에서는 유지 펄스 발생 회로(50)의 전압 파형을 그대로 출력한다.

여기서, 스위칭 소자 Q3, 스위칭 소자 Q4, 스위칭 소자 Q12, 스위칭 소자 Q13에는 매우 큰 전류가 흐르기 때문에, 이들의 스위칭 소자에는 FET, IGBT 등을 복수 병렬 접속하여 임피던스를 저하시키고 있다.

또한, 주사 펄스 발생 회로(54)는, 논리적 연산을 행하는 앤드게이트 AG와, 2개의 입력 단자에 입력되는 입력 신호의 대소를 비교하는 비교기 CP와, 스위칭 소자 Q22, 스위칭 소자 Q23을 구비한다. 비교기 CP는, 스위칭 소자 Q22가 온일 때에는 전압 Va에 전압 Vset2이 중첩된 전압 (Va+Vset2)을, 스위칭 소자 Q23가 온일 때 에는 전압 Va에 전압 Vset3이 중첩된 전압 (Va+Vset3)을, 구동 파형 전압과 비교하여, 구동 파형 전압쪽이 높은 경우에는 「0」을, 그 이외에는 「1」을 출력한다. 앤드게이트 AG에는, 2개의 입력 신호, 즉, 비교기 CP의 출력 신호(CEL1)와 전환 신호 CEL2가 입력된다. 이들 스위칭 소자 Q22, 스위칭 소자 Q23의 전환, 및 전환 신호 CEL2에는, 타이밍 발생 회로(55)로부터 출력되는 타이밍 신호를 이용할 수 있다. 그리고, 앤드게이트 AG는, 어느 쪽의 입력 신호도 「1」인 경우에는 「1」을 출력하고, 그 이외의 경우에는 「0」을 출력한다. 앤드게이트 AG의 출력은 제어 회로 IC1~제어 회로 ICn에 입력되어, 앤드게이트 AG의 출력이 「0」이면 스위칭 소자 QL1~스위칭 소자 QLn을 통해서 구동 파형 전압을, 앤드게이트 AG의 출력이 「1」이면 스위칭 소자 QH1~스위칭 소자 QHn을 통해서 전압 Va에 전압 Vscn이 중첩된 전압 Vc을 출력한다.

또, 도시하지는 않지만, 유지 전극 구동 회로(44)의 유지 펄스 발생 회로는 유지 펄스 발생 회로(50)와 마찬가지의 구성이며, 유지 전극 SU1~유지 전극 SUn을 구동할 때의 전력을 회수하여 재이용하기 위한 전력 회수 회로와, 유지 전극 SU1~유지 전극 SUn을 전압 Vs로 클램프하기 위한 스위칭 소자와, 유지 전극 SU1~유지 전극 SUn을 0(V)로 클램프하기 위한 스위칭 소자를 갖고, 유지 펄스 전압 Vs를 발생시킨다.

또, 본 실시예에서는, 초기화 파형 발생 회로(53)에, 실용적이고 비교적 구성이 간단한 FET를 이용한 미러 적분 회로를 채용하고 있지만, 전혀 이 구성에 한정되는 것이 아니라, 상승 램프 파형 전압 및 하강 램프 파형 전압을 발생시킬 수 있는 회로이면 어떠한 회로이더라도 좋다.

다음으로, 초기화 파형 발생 회로(53)의 동작과 초기화 전압 Vi4를 제어하는 방법에 대하여, 도면을 이용하여 설명한다. 우선, 도 13을 이용하여 초기화 전압 Vi4를 Vi4L로 하는 경우의 동작을 설명하고, 다음으로, 도 14를 이용하여 초기화 전압 Vi4를 Vi4H로 하는 경우의 동작을 설명한다. 또, 도 13, 도 14에서는 전체 셀 초기화 동작시의 구동 파형을 예로 하여 초기화 전압 Vi4의 제어 방법을 설명하지만, 선택 초기화 동작에 있어서도 같은 제어 방법에 의해, 초기화 전압 Vi4를 제어할 수 있다.

또한, 도 13, 도 14에서는, 전체 셀 초기화 동작을 행하는 구동 전압 파형을 기간 T1~기간 T5에서 나타낸 5개의 기간으로 분할하고, 각각의 기간에 대하여 설명한다. 또한, 전압 Vi1, 전압 Vi3, 전압 Vi3'은 전압 Vs와 같은 것으로 하고, 전압 Vi2은 전압 Vr와 같은 것으로 하고, 전압 Vi4L은 부의 전압 Va에 전압 Vset2를 중첩시킨 전압 (Va+Vset2)과 같은 것으로 하고, 또한, 전압 Vi4H는 부의 전압 Va에 전압 Vset3을 중첩시킨 전압 (Va+Vset3)과 같은 것으로 하여 설명한다. 또한, 이하의 설명에 있어서 스위칭 소자를 도통시키는 동작을 온(on), 차단시키는 동작을 오프(off)라고 표기한다. 또한, 도면에는, 스위칭 소자를 온시키는 신호를 「Hi」, 오프시키는 신호를 「Lo」라고 표기하고, 앤드게이트 AG로의 입력 신호 CEL1, CEL2도 마찬가지로, 「1」를 「Hi」,「0」를 「Lo」라고 표기한다.

도 13은 본 발명의 일 실시예에서의 전체 셀 초기화 기간의 주사 전극 구동 회로(43)의 동작의 일례를 설명하기 위한 타이밍 차트이다. 또, 여기서는, 초기화 전압 Vi4를 Vi4L로 하기 위해서, 기간 T1~기간 T5에 있어서, 스위칭 소자 Q22는 온으로, 스위칭 소자 Q23는 오프로 유지하고 있고, 전환 신호 CEL2는 「1」로 유지하고 있다.

(기간 T1)

우선, 유지 펄스 발생 회로(50)의 스위칭 소자 Q1을 온으로 한다. 그러면, 전극간 용량 Cp과 인덕터 L1이 공진하여, 전력 회수용의 콘덴서 C1로부터 스위칭 소자 Q1, 다이오드 D1, 인덕터 L1을 통해 주사 전극 SC1~주사 전극 SCn의 전압이 올라가기 시작한다.

(기간 T2)

다음으로, 유지 펄스 발생 회로(50)의 스위칭 소자 Q3을 온으로 한다. 그러면, 스위칭 소자 Q3을 통해 주사 전극 SC1~주사 전극 SCn에 전압 Vs가 인가되어, 주사 전극 SC1~주사 전극 SCn의 전위는 전압 Vs(본 실시예에서는, 전압 Vi1과 같음)로 된다.

(기간 T3)

다음으로, 상승 램프 파형 전압을 발생시키는 미러 적분 회로의 입력 단자 INa를 「Hi」로 한다. 구체적으로는 입력 단자 INa에, 예컨대, 전압 15(V)을 인가한다. 그러면, 저항 R10으로부터 콘덴서 C10을 향하여 일정한 전류가 흘러, 스위칭 소자 Q11의 소스 전압이 램프 형상으로 상승하고, 주사 전극 구동 회로(43)의 출력 전압도 램프 형상으로 상승하기 시작한다. 그리고 이 전압 상승은, 입력 단자 INa가 「Hi」인 동안 계속된다.

이 출력 전압이 전압 Vr(본 실시예에서는, 전압 Vi2와 같다)까지 상승하면, 그 후, 입력 단자 INa를 「Lo」로 한다. 구체적으로는 입력 단자 INa에, 예컨대, 전압 0(V)을 인가한다.

이렇게 하여, 방전 개시 전압 이하로 되는 전압 Vs(본 실시예에서는, 전압 Vi1과 같다)로부터, 방전 개시 전압을 초과하는 전압 Vr(본 실시예에서는, 전압 Vi2와 같다)을 향하여 완만하게 상승하는 상승 램프 파형 전압을 주사 전극 SC1~주사 전극 SCn에 인가한다.

(기간 T4)

입력 단자 INa를 「Lo」로 하면 주사 전극 SC1~주사 전극 SCn의 전압이 전압 Vs(본 실시예에서는, 전압 Vi3과 같다)까지 저하된다. 그리고 그 후, 스위칭 소자 Q3을 오프로 한다.

(기간 T5)

다음으로, 하강 램프 파형 전압을 발생시키는 미러 적분 회로의 입력 단자 INb를 「Hi」로 한다. 구체적으로는 입력 단자 INb에, 예컨대, 전압 15(V)을 인가한다. 그러면, 저항 R11로부터 콘덴서 C12를 향하여 일정한 전류가 흘러, 스위칭 소자 Q14의 드레인 전압이 램프 형상으로 하강하고, 주사 전극 구동 회로(43)의 출력 전압도 램프 형상으로 하강하기 시작한다. 그리고, 초기화 기간이 종료하기 직전에, 입력 단자 INb를 「Lo」라고 한다. 구체적으로는 입력 단자 INb에, 예컨대, 전압 0(V)을 인가한다.

이 때, 비교기 CP에서는, 스위칭 소자 Q22는 온으로, 스위칭 소자 Q23은 오 프로 유지되어 있기 때문에, 이 하강 램프 파형 전압과, 전압 Va에 전압 Vset2이 가된 전압 (Va+Vset2)이 비교되어 있고, 비교기 CP에서의 출력 신호 CEL1는, 하강 램프 파형 전압이 전압 (Va+Vset2) 이하로 된 시각 t5에서 「0」으로부터 「1」로 전환된다. 전환 신호 CEL2는 「1」이기 때문에, 이것에 의해, 앤드게이트 AG의 입력은 모두 「1」로 되어 앤드게이트 AG로부터 「1」이 출력되고, 주사 펄스 발생 회로(54)로부터는, 부의 전압 Va에 전압 Vscn이 중첩된 전압 Vc이 출력된다. 따라서, 주사 펄스 발생 회로(54)로부터는, 초기화 전압 Vi4를 (Va+Vset2), 즉, Vi4L로 한 하강 램프 파형 전압을 출력할 수 있다.

이상과 같이 하여, 주사 전극 구동 회로(43)는, 주사 전극 SC1~주사 전극 SCn에 대하여, 방전 개시 전압 이하로 되는 전압 Vi1로부터 방전 개시 전압을 초과하는 전압 Vi2를 향하여 완만하게 상승하는 상승 램프 파형 전압을 인가하고, 그 후, 전압 Vi3으로부터 초기화 전압 Vi4(여기서는 Vi4L)를 향하여 완만하게 하강하는 하강 램프 파형 전압을 인가한다.

또, 도시는 하지 않고 있지만, 초기화 기간 종료후, 계속되는 기입 기간에서는, 스위칭 소자 Q21을 온으로 유지한다. 이것에 의해, 비교기 CP의 한쪽의 단자에 입력되는 전압은 부의 전압 Va로 되고, 비교기 CP에서의 출력 신호 CEL1는 「1」로 유지된다. 이것에 의해, 앤드게이트 AG에서의 출력은 「1」로 유지되어, 주사 펄스 발생 회로(54)로부터는, 부의 전압 Va에 전압 Vscn이 중첩된 전압 Vc이 출력된다. 그리고, 여기서는 도시하지 않고 있지만, 부의 주사 펄스 전압을 발생시키는 타이밍에서 전환 신호 CEL2를 「0」으로 함으로써 앤드게이트 AG의 출력 신호는 「0」 으로 되고, 주사 펄스 발생 회로(54)로부터는 부의 전압 Va가 출력된다. 이렇게 하여, 기입 기간에서의 부의 주사 펄스 전압을 발생시킬 수 있다.

다음으로, 도 14를 이용하여 초기화 전압 Vi4를 Vi4H로 하는 경우의 동작을 설명한다. 도 14는, 본 발명의 일 실시예에서의 전체 셀 초기화 기간의 주사 전극 구동 회로(43)의 동작의 다른 예를 설명하기 위한 타이밍 차트이다. 또, 여기서는, 초기화 전압 Vi4를 Vi4H로 하기 위해서, 기간 T1~기간 T5'에 있어서, 스위칭 소자 Q22는 오프로, 스위칭 소자 Q23는 온으로 유지하고 있다. 또한, 도 14에서, 기간 T1~기간 T4의 동작은 도 13에 나타낸 기간 T1~기간 T4의 동작과 마찬가지기 때문에, 여기서는, 도 13에 나타낸 기간 T5와 동작이 다른 기간 T5'에 대하여 설명한다.

(기간 T5')

기간 T5'에서는 하강 램프 파형 전압을 발생시키는 미러 적분 회로의 입력 단자 INb를 「Hi」로 한다. 구체적으로는 입력 단자 INb에, 예컨대, 전압 15(V)을 인가한다. 그러면, 저항 R11로부터 콘덴서 C12를 향하여 일정한 전류가 흘러, 스위칭 소자 Q14의 드레인 전압이 램프 형상으로 하강하고, 주사 전극 구동 회로(43)의 출력 전압도 램프 형상으로 하강하기 시작한다.

이 때, 비교기 CP에서는, 스위칭 소자 Q22는 오프로, 스위칭 소자 Q23는 온으로 유지되어 있기 때문에, 이 하강 램프 파형 전압과, 전압 Va에 전압 Vset3이 가된 전압 (Va+Vset3)이 비교되어 있고, 비교기 CP에서의 출력 신호 CEL1는, 하강 램프 파형 전압이 전압 (Va+Vset3) 이하로 된 시각 t5'에서 「0」으로부터 「1」 로 전환된다. 그리고, 이 때 전환 신호 CEL2는 「1」이기 때문에, 앤드게이트 AG의 입력은 모두 「1」로 되고, 앤드게이트 AG로부터는 「1」이 출력된다. 이것에 의해, 주사 펄스 발생 회로(54)로부터는, 부의 전압 Va에 전압 Vscn이 중첩된 전압 Vc이 출력된다. 따라서, 이 하강 램프 파형 전압에서의 최저 전압을 (Va+Vset3), 즉, Vi4H로 할 수 있다.

또, 여기서는, 비교기 CP에서의 비교 결과에서 스위치 회로 OUT1~스위치 회로 OUTn을 전환하는 구성으로 했기 때문에, 도 13, 도 14에서, 하강 램프 파형 전압이 Vi4L 또는 Vi4H에 도달한 후 곧 전압 Vc로 전환되도록 하는 파형도로 되어 있지만, 본 실시예에 있어서는 전혀 이 파형에 한정되는 것이 아니라, Vi4L 또는 Vi4H에 도달한 후 그 전압을 일정 기간 유지하는 것 같은 구성이더라도 괜찮다.

이와 같이, 본 실시예에서는, 주사 전극 구동 회로(43)를 도 12에 나타내었던것 같은 회로 구성으로 함으로써 Vset2 및 Vset3을 원하는 전압값으로 설정하는 것만으로, 완만하게 하강하는 하강 램프 파형 전압의 최저 전압, 즉, 초기화 전압 Vi4의 전압값을 간단히 제어할 수 있게 된다.

또, 본 실시예에서는 전체 셀 초기화 동작에서의 초기화 전압 Vi4의 제어에 대하여 설명했지만, 선택 초기화 동작에 있어서는 상승 램프 파형 전압을 발생시키지 않는 점이 다를 뿐이고 하강 램프 파형 전압의 발생에 관해서는 상술과 같은 동작이며, 초기화 전압 Vi4의 제어도 마찬가지로 할 수 있다.

또, 초기화 전압 Vi4를 변화시키기 위해서는, 여기서 설명한 것 이외에도 다양한 방법이 생각된다. 예컨대, 전압 Vi3으로부터 전압 Vi4로 하강하는 경사의 기 울기를 제어하여 전압 Vi4를 높게 하거나 낮게 하거나 하는 것 등이 생각된다. 그리고, 본 실시예에 있어서는, 초기화 전압 Vi4를 변화시키는 방법은 상술한 방법에 한정되는 것이 아니라, 그 이외의 방법이더라도 괜찮다.

또, 본 실시예에서는, Vset2를 5(V)로 하고, Vset3을 10(V)로 하는 것으로 Vi4H를 Vi4L보다 5(V) 높은 전압이라고 하고 있다. 그러나, 전혀 이 전압값에 한정되는 것이 아니라, 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 맞춰 알맞은 값으로 설정하는 것이 바람직하다.

이상 설명한 바와 같이, 본 실시예에서는, 1 필드를, 휘도 가중치의 가장 작은 서브필드를 포함하는 연속된 2 이상의 서브필드로 이루어지는 제 1 서브필드 그룹(본 실시예에서는, 제 1 SF~제 6 SF)과, 휘도 가중치의 가장 무거운 서브필드를 포함하는 연속된 2 이상의 서브필드로 이루어지는 제 2 서브필드 그룹(본 실시예에서는, 제 7 SF~제 10 SF)의 2개의 서브필드 그룹으로 나눠, 제 1 서브필드 그룹에 있어서는 제 1 코딩에 근거하여 기입을 제어하고, 제 2 서브필드 그룹에 있어서는 제 2 코딩에 근거하여 기입을 제어하는 구성으로 한다. 또한, 하강 램프 파형 전압의 초기화 전압 Vi4를, Vi4L과 Vi4L보다 전압값이 높은 Vi4H로 전환하는 구성으로 하고, 제 2 서브필드 그룹의 초기화 기간에 있어서는, 초기화 전압 Vi4를, 제 1 서브필드 그룹의 초기화 기간에서의 Vi4L보다 전압값이 높은 Vi4H로 설정하는 구성으로 한다. 이러한 구성으로 하는 것에 의해, 비점등셀을 저감하여, 주사 펄스 전압(진폭) 및 기입 펄스 전압 Vd를 높게 하지 않고, 안정한 기입을 실현할 수 있다.

또, 본 실시예에서는, 제 1 서브필드 그룹을 제 1 SF~제 6 SF로 하고, 제 2 서브필드 그룹을 제 7 SF~제 10 SF로 하는 구성을 설명했지만, 본 발명은 전혀 이 구성에 한정되는 것이 아니라, 이외의 서브필드 구성이더라도 좋다. 도 15(a), 도 15(b)는 본 발명의 실시예의 코딩의 다른 예를 나타낸 도면이며, 도 16은, 본 발명의 실시예에서의 주사 전극으로 인가하는 구동 전압 파형의 다른 예를 나타낸 도면이다. 또, 도 15(a)에는, 계조값 0부터 계조값 76까지의 코딩을 나타내고, 도 15(b)에는, 계조값 77부터 계조값 256까지의 코딩을 나타낸다. 예컨대, 제 1 SF~제4 SF를 제 1 서브필드 그룹으로 하고, 제 5 SF~제 10 SF를 제 2 서브필드 그룹으로 해도 좋고, 그 경우에는, 도 15(a), 도 15(b)에 나타내는 코딩으로 된다. 그 경우, 도 16에 나타낸 바와 같이, 제 1 코딩에 의해 발광·비발광을 제어하는 제 1 서브필드 그룹(제 1 SF~제4 SF)의 초기화 기간에서는, 초기화 전압 Vi4를 Vi4L로 한 하강 램프 파형 전압을 발생시켜 초기화를 행하고, 제 2 코딩에 의해 발광·비발광을 제어하는 제 2 서브필드 그룹(제 5 SF~제 10 SF)의 초기화 기간에서는, 초기화 전압 Vi4를 Vi4L보다 전압값이 높은 Vi4H로 한 하강 램프 파형 전압을 발생시켜 초기화를 행한다. 또한, Vi4L의 전압값나 Vi4H의 전압값 등을 상술한 값에 한정하는 것이 아니라, 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 맞춰 알맞은 값으로 설정하는 것이 바람직하다.

또, 본 실시예에서는, 방전 가스의 제논 분압을 10%로 했지만, 다른 제논 분압이더라도 그 패널에 따른 구동 전압으로 설정하면 바람직하다.

또한, 본 실시예에 있어서 이용한 그 밖의 구체적인 각 수치는, 단지 일례를 든 것에 지나지 않고, 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 맞 춰, 적절히 알맞은 값으로 설정하는 것이 바람직하다.

본 발명은, 초기화 기간에 있어서 주사 전극에 인가하는 완만하게 하강하는 경사 파형 전압의 최저 전압을 제 1 서브필드 그룹과 제 2 서브필드 그룹에서 다른 전압값으로 하고 있기 때문에, 고휘도화된 패널이더라도, 기입 방전을 발생시키기 위해서 필요한 인가 전압을 높게 하지 않고, 안정한 기입 방전을 발생시키는 것이 가능하고, 비점등셀의 발생을 저감하여 화상 표시 품질을 향상시킬 수 있는 플라즈마 디스플레이 장치 및 패널의 구동 방법으로서 유용하다.