功率检测器以及功率检测方法
阅读：539发布：2020-05-18
专利汇可以提供功率检测器以及功率检测方法专利检索，专利查询，专利分析的服务。并且本 发明 实施例 提供了一种功率检测器及功率检测方法，能够提高功率检测的准确性。具体地，该功率检测器包括： 电压 传感器 、 电流 传感器和 电路 。其中，该电压传感器和电流传感器分别用于检测负载的电压和电流，该电路用于在检测的电压和检测的电流之间引入 相位 延迟，从而产生电压测量值和电流测量值，并且将该电压测量值和电流测量值相乘。，下面是功率检测器以及功率检测方法专利的具体信息内容。
1.一种功率检测器，其特征在于，包括：
电压传感器，用于检测负载的电压；
电流传感器，用于检测所述负载的电流；以及
第一电路，用于：
在检测到的所述负载的所述电压和检测到的所述负载的所述电流之间引入相位延迟，从而产生电压测量值和电流测量值；以及
将所述电压测量值和所述电流测量值相乘。
2.如权利要求1所述的功率检测器，其特征在于，所述电压传感器包括：导体或电路元件；
或者，所述电流传感器包括：导体或电路元件。
3.如权利要求2所述的功率检测器，其特征在于，所述导体包括如下至少一项：接合线、迹线、耦接线、通孔和焊球。
4.如权利要求1所述的功率检测器，其特征在于，所述电流传感器包括：导体，设置为电感性地感应所述负载的电流。
5.如权利要求1所述的功率检测器，其特征在于，所述相位延迟为可调谐的。
6.如权利要求5所述的功率检测器，其特征在于，所述相位延迟被校正以考虑处理变化、温度变化和/或频率变化。
7.如权利要求1所述的功率检测器，其特征在于，进一步包括：低通滤波器，用于对所述电流测量值和所述电压测量值的乘积进行滤波；
和/或，平均单元，用于对所述所述电流测量值和所述电压测量值的乘积进行平均。
8.如权利要求1所述的功率检测器，其特征在于，所述功率检测器在四方扁平无引脚封装或者芯片级封装中实现。
9.如权利要求1所述的功率检测器，其特征在于，所述负载由放大器驱动；
或者，所述负载由开关放大器驱动；
或者，所述负载由放大器驱动，且所述放大器包括：多个放大电路，所述多个放大电路的输出的组合用于驱动所述负载。
10.如权利要求1所述的功率检测器，其特征在于，所述负载包括：天线或者，所述负载的电压和电流均具有高于0Hz的频率。
11.如权利要求1所述的功率检测器，其特征在于，进一步包括：电路元件，用于在所述负载的工作频率处，与所述功率检测器中的寄生电感或寄生电容共振。
12.如权利要求11所述功率检测器，其特征在于，所述电路元件包括：电感元件，用于与所述寄生电容共振，所述寄生电容与所述负载并联。
13.如权利要求11所述的功率检测器，其特征在于，所述电路元件包括：电容元件，用于与所述寄生电感共振，所述寄生电感与所述负载串联。
14.如权利要求1所述的功率检测器，其特征在于，在电压感应路径和电流感应路径中的至少一条中引入所述相位延迟。
15.如权利要求14所述的功率检测器，其特征在于，在所述电压传感器、所述电流传感器、电流路径中的相位延迟单元和电压路径中的相位延迟单元中的至少一个中引入相位延迟；
或者，所述第一电路包括：乘法器，用于将所述电压测量值和所述电流测量值相乘，在所述电压传感器、所述电流传感器、电流路径中的相位延迟单元、电压路径中的相位延迟单元和所述乘法器中的相位延迟元件中的至少一个中引入所述相位延迟。
16.如权利要求1所述的功率检测器，其特征在于，所述电压传感器为差分电压传感器和/或所述电流传感器为差分电流传感器。
17.如权利要求1所述的功率检测器，其特征在于，进一步包括：第二电路，用于放大和/或衰减检测到的所述负载的电压；
和/或，用于放大和/或衰减检测到的所述负载的电流。
18.如权利要求17所述的功率检测器，其特征在于，所述第二电路具体用于通过可调谐的增益来实现所述放大和/或衰减。
19.一种功率检测方法，其特征在于，包括：
检测负载的电压；
检测所述负载的电流；
在检测到的所述负载的所述电压和检测到的所述负载的所述电流之间引入相位延迟，从而产生电压测量值和电流测量值；以及
将所述电压测量值和所述电流测量值相乘。
20.如权利要求19所述的功率检测方法，其特征在于，进一步包括：校正所述相位延迟。
21.如权利要求19所述的功率检测方法，其特征在于，电感性的检测所述负载的电流。
22.如权利要求19所述的功率检测方法，其特征在于，进一步包括：对所述电压测量值和所述电流测量值的乘积进行低通滤波。
功率检测器以及功率检测方法
技术领域
背景技术
[0002] 在RF(Radio Frequency，射频)通信中，通过使用PA(Power Amplifier，功率放大器)驱动天线来发射无线电信号。已经提出各种用于测量提供至天线的功率的技术，但是，这些技术遭受一些限制，这些限制影响了功率测量的准确性。
发明内容
[0003] 有鉴于此，本发明提供了一种功率检测器以及功率检测方法，可以提高测量的准确性。
[0005] 电流传感器，用于检测所述负载的电流；以及第一电路，用于：在检测到的所述负载的所述电压和检测到的所述负载的所述电流之间引入相位延迟，从而产生电压测量值和电流测量值；以及将所述电压测量值和所述电流测量值相乘。
[0006] 其中，所述电压传感器包括：导体或电路元件；或者，所述电流传感器包括：导体或电路元件。
[0007] 其中，所述导体包括如下至少一项：接合线、迹线、耦接线、通孔和焊球。
[0008] 其中，所述电流传感器包括：导体，设置为电感性地感应所述负载的电流。
[0009] 其中，所述相位延迟为可调谐的。
[0011] 其中，进一步包括：低通滤波器，用于对所述电流测量值和所述电压测量值的乘积进行滤波；和/或，平均单元，用于对所述所述电流测量值和所述电压测量值的乘积进行平均。
[0012] 其中，所述功率检测器在四方扁平无引脚封装或者芯片级封装中实现。
[0014] 其中，所述负载包括：天线或者，所述负载的电压和电流均具有高于0Hz的频率。
[0015] 其中，进一步包括：电路元件，用于在所述负载的工作频率处，与所述功率检测器中的寄生电感或寄生电容共振。
[0016] 其中，所述电路元件包括：电感元件，用于与所述寄生电容共振，所述寄生电容与所述负载并联。
[0017] 其中，所述电路元件包括：电容元件，用于与所述寄生电感共振，所述寄生电感与所述负载串联。
[0018] 其中，在电压感应路径和电流感应路径中的至少一条中引入所述相位延迟。
[0019] 其中，所述第一电路包括：乘法器，用于将所述电压测量值和所述电流测量值相乘，在所述电压传感器、所述电流传感器、电流路径中的相位延迟单元、电压路径中的相位延迟单元和所述乘法器中的相位延迟元件中的至少一个中引入所述相位延迟。
[0020] 其中，所述电压传感器为差分电压传感器和/或所述电流传感器为差分电流传感器。
[0021] 其中，进一步包括：第二电路，用于放大和/或衰减检测到的所述负载的电压；和/或，用于放大和/或衰减检测到的所述负载的电流。
[0022] 其中，所述第二电路具体用于通过可调谐的增益来实现所述放大和/或衰减。
[0023] 本发明还提供了一种功率检测方法，包括：检测负载的电压；检测所述负载的电流；在检测到的所述负载的所述电压和检测到的所述负载的所述电流之间引入相位延迟，从而产生电压测量值和电流测量值；以及将所述电压测量值和所述电流测量值相乘。
[0024] 其中，进一步包括：校正所述相位延迟。
[0025] 其中，电感性的检测所述负载的电流。
[0026] 其中，进一步包括：对所述电压测量值和所述电流测量值的乘积进行低通滤波。
[0027] 本发明实施例的有益效果是：
[0029] 在附图中，使用相同的附图标记来表示各图中的相同或几乎相同的元件。为了清楚起见，不是每个元件均标记在每个附图中。附图并不需要按比例绘制，而是将重点放在示出此中描述的技术和设备的各个方面。
[0030] 图1示出了用于检测功率的技术，该技术涉及对发射器的输出端处的电压进行平方。
[0031] 图2示出了一种技术，该技术测量发射器输出端的电压和发射器的电流，并相乘以得到输出功率的指示。特别地，通过发射器输入电压乘以跨导单元的复制比(replica of transconductance cell)来测量发射器的电流。
[0033] 图4示出了根据一些实施例的具有功率控制回路的发射系统的示意图，该功率控制回路具有发射器、功率控制电路和功率检测电路。
[0034] 图5示出了可变负载阻抗。
[0035] 图6示出了开关功率放大器。
[0036] 图7示出了具有多个功率放大电路的功率放大器。
[0037] 图8A示出了根据一些实施例的用于检测负载功率的技术，在该技术中，相位延迟单元存在于电压感应路径中。
[0038] 图8B示出了具有用于控制和/或校正相位延迟的控制器的实施例。
[0039] 图8C示出了根据一些实施例的用于检测负载功率的技术，在该技术中，相位延迟单元存在于电流感应路径中。
[0040] 图8D示出了在电压和/或电流传感器中的电压和/或电流感应路径中引入相位延迟的实施例。
[0041] 图8E示出了在乘法器中的电压和/或电流感应路径中引入相位延迟的实施例。
[0042] 图8F示出了在电流感应路径和电压感应路径中的可变增益AI和AV。
[0043] 图9示出了电流传感器和电压传感器为导体的实施例。
[0044] 图10A～D示出了根据一些实施例的处理寄生的解决方案，特别是高频应用。
[0045] 图10E示出了功率检测器的差分实现，该差分实现的功率检测器可以从差分式连接至负载的驱动电路检测功率。
[0046] 图11A和11B示出了使用不同封装实现此中描述的技术的方式。
具体实施方式
[0047] 在本申请说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”、“包含”为一开放式的用语，故应解释成“包括(含)但不限定于”。另外，“耦接”一词在此为包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接至该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。
[0048] 如上所述，已经提出了各种用于准确测量负载功率的技术，但是这些技术遭受影响功率测量的准确性的限制。
[0049] 图1示出了一种检测功率的技术，该技术对发射器输出端处的电压(Vop,Von)进行平方，以及基于Pout＝V2out/ZL计算功率。但是，该技术的困难在于负载阻抗ZL可能变化，该变化的负载阻抗ZL可能会导致不准确的功率计算。在图示中，Vin表示输入电压，VL、IL分别表示流过负载的电压和电流。TSSI为发射信号强度指示。
[0050] 图2示出了一种技术，该技术能够降低负载阻抗的变化导致的误差。测量发射器输出端处的电压和发射器的电流并相乘，以得到输出功率指示。特别地，通过发射器输入电压(Vin)乘以跨导单元的复制比(replica of transconductance cell)来测量发射器的电流。移相器(phase shifter)可以弥补该电流和该电压之间的相位差。但是，由于感应的电流可能不能够追踪输出的电流，所以可能导致不准确的功率测量。图示中，利用LPF(低通滤波器)对乘法器的输出进行低通滤波。
[0051] 图3A和3B示出了另一种技术，在该技术中，添加额外的线圈至变压器以测量电流(Iout)，以及电容性地感应输出电压(Vout)。但是，测量的电压和电流不等于负载电流和电压，因此，可能导致不准确的功率测量。
[0052] 在一些实施例中，通过从耦接至负载的导体测量负载电流和负载电压来检测功率。由于负载阻抗而可能在测量的电流和测量的电压之间出现相位差，因此可以引入选择的相位调整来修正该相位差。
[0053] 图4示出了具有功率控制回路1的发射系统，该功率控制回路1具有发射器2、功率控制电路4和功率检测电路6。功率检测电路6检测负载功率PL。在一些实施例中，负载可以是天线并且功率PL可以是提供至天线的功率。但是，此中描述的技术并不限制于检测提供至天线的功率。发射器2可以产生具有任意合适频率(大于0Hz)的信号。在一些实施例，发射器2可以产生频率介于300kHz～300GHz的信号。但是，此处描述的技术不限制于特定频率。功率检测电路6可以产生正比于PL的TSSI(Transmitter Signal Strength Indication，发射信号强度指示)。功率控制电路4根据TSSI信号控制发射器2。功率检测电路6进行准确的功率检测对功率控制电路4恰当控制发射器2是重要的。
[0054] 图5示出了一种检测负载功率的挑战。如果负载8的阻抗ZL是可变的，那么负载8的功率和检测到的功率之间的增益或衰减随ZL而改变。
[0055] 图6示出了在一些实施例中，具有功率控制回路1的发射系统可以包括：开关功率放大器2A。该开关功率放大器2A可以是任何合适类型的放大器，包括：D类、E类、F类功率放大器，以及数字功率放大器。可以使用任何合适的控制技术来控制开关功率放大器2A产生的功率，例如脉宽调制(pulse-widthmodulation)。在一些实施例中，功率控制电路4根据TSSI信号控制开关功率放大器2A。由于开关功率放大器2A为非线性，因此，在负载处测量功率比在开关功率放大器2A的输入端或输出端处测量功率更加有效。图6也示出了无源元件7可以包含在开关功率放大器2A的输出端和负载之间。在一些实施例中，无源元件7可以过滤掉(tune out)不想要的谐波。在一些实施例中，无源元件7可以包括：阻抗匹配网络。
[0056] 图7示出了在一些实施例中，具有功率控制回路1的发射系统可以包括：功率放大器2B，具有多个功率放大电路。可以组合来自该多个功率放大电路的功率并提供至负载。这些功率放大电路例如可包括：多尔蒂(Doherty)功率放大器，异相(outphasing)功率放大器和数字功率放大器。功率控制电路4可以根据TSSI信号控制功率放大电路。可以对这些功率放大电路单独地进行控制，以使得这些功率放大电路产生相同的功率量或者产生不同的功率量。如图6的电路一样，在负载处测量功率比在功率放大器2B的输入端或输出端处测量功率更加有效。
[0057] 图8A示出了根据一些实施例的检测负载功率的技术。在图8A的实施例中，驱动电路(例如功率放大器)82使用电流IL、电压VL和功率PL驱动具有阻抗ZL的负载84。可以通过使用电流传感器(即I传感器)86来测量负载电流IL。可以通过使用电压传感器(即V传感器)88来测量负载电压VL。发明人意识到并理解，测量的电流信号SI和测量的电压信号SV0的振幅(magnitude)和相位，会随着阻抗ZL的变化而变化。负载阻抗的变化可以改变VSWR(Voltage StandingWave Ratio，电压驻波比)，该改变的VSWR可以在电压和电流测量中产生不同的振幅和相位。在一些实施例中，相位延迟单元90将相位延迟θ添加至测量的电压信号SV0中，以输出具有相位延迟θ的电压信号SV。乘法器92将相位延迟了的电压信号SV乘上测量的电流SI。LPF(low pass filter，低通滤波器)(或者平均单元)94可以对乘积进行低通滤波，以产生确定的负载功率PDET。但是，此中描述的技术不限制于添加相位延迟至电压传感器88测量的信号中，如在一些实施例中，相位延迟可以添加至电流传感器86测量的信号中，或者不同的相位延迟可以分别添加至电流和电压测量中以得到相同的结果。
[0058] 发明者意识到并理解：选择合适的相位延迟θ可以准确地补偿负载阻抗的变化，从而可以产生准确的功率测量。尽管功率检测器能够进行RMS(Root MeanSquare，均方根，又称“有效值”)功率检测，但是出于简化，使用正弦波来演示下述分析中的概念。假设对驱动电路82呈现具有振幅|Z︱和相位|φ︱的复合负载ZL，负载电压VL和负载电流IL由下述公式表示，其中Vm和Im分别为负载电压的振幅和负载电流的振幅。
[0059] VL＝Vmcos(ωt+φ) (1)
[0060]
[0061] 以及矢量表示为:
[0062]
[0063]
[0064] 电压传感器的输出SV0与输出电压VL具有线性关系，不随着|Z︱或φ改变。
[0065] SVO＝AV×VLcosβV＝AV×Vmcos(ωt+φ+βV) (5)
[0066] SV0经历θ的相位延迟：
[0067] SV＝AV×Vmcos(ωt+φ+βV+θ) (6)
[0068] 类似地，电流传感器SI的输出与输出电流IL具有线性关系，不随着|Z︱或φ而改变。
[0069]
[0070] 乘法器将SV和SI相乘。产生的乘积由平均单元或LPF94滤波：
[0071]
[0072] 如果(θ+βV-βI)＝0 (8)
[0073] 因此，如果(θ+βV-βI)＝0，那么PDET线性正比于提供的负载功率以及独立于负载阻抗变化。其中，AV∠βV,AI∠βI分别表示电压传感器和电流传感器的转移函数，其中A为传感器的增益或者衰减，而β为传感器引入的相位偏移。发明人意识到，在数学上，通过恰当地选择θ可以得到准确的功率测量，该θ使得测量对VSWR变化不敏感。通过校正、建模(modeling)和/或仿真来选择适合于特定实现的相位延迟θ。在一些实施例中，相位延迟θ是可调谐的，该可调谐的θ允许对温度变化、频率变化和处理变化进行补偿。
[0074] 在一些实施例中，在传感器之前或之后的信号路径中可以包含一个或更多的衰减器和/或放大器，这些衰减器和/或放大器可以扩展功率检测器的动态范围。这些衰减器和/或放大器可以视为电流传感器86和/或电压传感器88的一部分。此在图8A中作为电流传感器86的增益AI和电压传感器88的增益AV示出。增益AI和/或增益AV可以具小于1的值以衰减检测的信号，等于1以不产生衰减或放大，或者大于1以放大检测的信号。衰减器和/或放大器可以采用模拟和/或数字电路来实现。
[0076] 图8B示出了一实施例，在该实施例中，相位延迟θ是可调谐并且可以被校正。图8B示出了在功率检测电路6中可以包括：移相控制器(也称相位偏移控制器)96，可以控制相位延迟θ。在一些实施例中，移相控制器96可以根据已程序化的校正序列来校正相位延迟θ。移相控制器96和功率控制电路4可以由相同的控制器(例如，微处理器或控制电路)或不同的控制器来实现。
[0077] 图8C示出了根据一些实施例的检测负载功率的实施例，在该实施例中，相位延迟单元90呈现在电流感应路径中。在此实施例中，如上述讨论的，相位延迟可以调谐和/或可以被校正。在一些实施例中，既可以在电流感应路径，也可以在电压感应路径引入相位延迟。
[0078] 图8D示出了在电压和/或电流传感器中的电压和/或电流感应路径引入相位延迟的实施例。例如，可以在电压传感器86测量的信号中引入相位延迟θv，在电流传感器88测量的信号中引入相位延迟θI，或者可以均引入相位延迟θv和θI。可以数字化地引入相位延迟θv和θI，或者可以使用模拟元件引入相位延迟θv和θI。
[0079] 图8E示出了在乘法器92中的电压和/或电流感应路径引入相位延迟的实施例，该乘法器92可以是电路或者软件。例如，相位延迟θv可以引入至Sv，相位延迟θI可以引入至SI，或者相位延迟θv和θI均可以被引入。如此，如前所述，一个或多个相位延迟可以引入电压和/或电流感应路径中的任何位置。
[0080] 参考图8A，在一些实施例中，电压传感器88可以包括：耦接至负载的导体或者其它电路元件。例如，如下所讨论的，电压传感器88的导体可以是接合线(bondwire)、迹线(trace)、焊球、通孔(via)、耦接线和/或其他任何合适的导体。
[0081] 在一些实施例中，电流传感器86可以为导体，设置该导体以电感性(inductively)地从提供负载电流至负载的导体感应负载电流。例如，如下所讨论的，电流传感器86的导体可以是接合线、迹线、焊球、通孔、耦接线和/或其他任何合适的导体。
[0082] 使用模拟或者数字元件来实现相位延迟单元90，乘法器92以及LPF94(和/或平均单元)。例如，相位延迟单元90可以是用于延迟信号的模拟电路元件。如另一实施例，使用数字延迟元件来数字化地实现延迟单元90，或者通过将SV0和/或SI转化为数字值以及将该数字值中的一个或两个都数字化延迟来实现相位延迟单元。如上所讨论的，相位延迟单元90可以产生可调谐的延迟θ。如果相位延迟单元90可以数字化地实现，那么例如可使用可编程的延迟线、软件或固件来控制相位延迟单元90以改变延迟。类似地，可以使用模拟电路实现乘法器92，或者使用数字元件和/或软件(或固件)来数字化地实现乘法器92。另外，可以使用模拟电路、数字电路或在软件(或固件)中实现LPF和/或平均单元94。)，由于LPF94(和/或平均单元)可以实现任何合适的时间平均(time-averaging)因此其不需要本质上是过滤器(“filter per se”)。
[0083] 图9示出了导体L0将驱动电路82连接至负载84的实施例。第二导体L1耦接至负载84，以使得电压测量值SV0被提供至相位延迟单元90。导体L1是电压传感器88的例子。相位延迟单元90可以是对L1呈现高阻抗的电路，从而流向L1的电流IL1为0，因此SV0是VL的可靠复制。耦接在乘法器92和地之间的第三导体L2设置得邻近导体L0，并且由于电感耦合，流过导体L0的电流在导体L2中感应出电流，提供该感应出的电流作为负载电流IL的测量值SI。如此，导体L2是电流传感器86的示例。如果L0和L2为电感，并且乘法器92输入阻抗为高，那么SI将为IL的具有接近90°的相位偏移的可靠复制。通过在L1和乘法器92之间插入θ＝90°的相位偏移，PDET将为PL的可靠复制，PDET独立于︱Z︱或φ的变化。在一些实施例中，导体L0、L1可以是接合线。但是，此中描述的技术不限制在该方面，如可以使用任何合适的导体，诸如焊球、通孔、迹线或者耦接线，此为举例的方式而不是限制。
[0084] 图10A～D处理可能的实现问题(涉及寄生)，特别是高频应用。出于讨论目的，假定L0和L2为导体。在图10A中，由于电流流过寄生电容C3，因此感应的电流SI偏离IL。如图10B所示，可以补偿寄生电容C3的影响。在图10B中，电感L3耦接在地和输出点(该输出点耦接至负载)之间，具有选定的在工作频率处与C3共振的电感系数，从而抵消通过C3的电流。相应地，SI将为IL的可靠复制。
[0085] 图10C示出了从驱动电路82测量SV0的示例。由于电流流过具有电感系数的L0，因此SV0偏离VL。如图10D所示，电容C0可以耦接在L0和驱动电路82之间，该电容C0具有在工作频率处与L0共振的电容量。如此，SV0是VL的可靠复制。
[0086] 图10E示出了功率检测器的差分实现，该差分实现的功率检测器可以从驱动电路82处检测功率，该驱动电路82以差分的方式连接至负载84。导体L3和L0分别将驱动电路的正负输出端耦接至负载84的正负端。导体L5和L1可耦接至负载84，以分别在负载84的正负端进行电压测量。来自导体L5和L1的电压测量值可以提供至相位延迟单元90，该相位延迟单元90延迟差分电压测量值，并且提供延迟了的差分电压测量值至乘法器92。导体L2和L4是分别电感应性地耦合至导体L3和L0，以及产生提供至乘法器92的电流测量值。乘法器92将差分电流测量值和延迟了的电压测量值相乘。在一些实施例中，如上所讨论的，可以在电流感应路径引入相位延迟，或者在电压感应路径和电流感应路径均引入相位延迟。但是，此中描述的技术不限制于既测量差分电流也测量差分电压，如可以使用单端测量和差分测量的组合。例如，可以差分地测量电压，以及使用单端配置测量电流；或者可以差分地测量电流，以及使用单端配置来测量电压。
[0087] 图11A和11B示出了使用不同封装来实现上述描述的技术的方式。图11A示出了在采用QFN(Quad Flat No-lead，四方扁平无引脚)封装的SOC(System On Chip，片上系统)中实现功率感应技术的方式。接合线L0用于将驱动电路(即图示中的DUT)的输出端耦接至QFN负载引脚。布置单独的接合线L1来感应负载电压，并耦接至相位延迟单元。额外的接合线L2耦接至QFN接地端，并且放置得接近L0以感应负载电流。类似地，如图11B所示，可以在CSP(Chip-Scale Package，芯片级封装)类型封装中实现功率感应方案。可以在通孔(k1)之间或者在耦接线(k2)之间采用磁耦合来完成电流感应。焊球显示为连接祼芯片、基板和PCB(Printed Circuit Board，印刷电路板)。
[0088] 在一些实施例中，可以使用硬件或者硬件和软件的组合来实现相位偏移控制器96和/或功率控制电路4。当使用软件来实现时，在任何合适的处理器(如微处理器)或者处理器集合上执行合适的软件代码。在从多的方式中，可以实现一个或更多的控制器，诸如专用硬件，或者通用目的硬件(如一个或多个处理器)，该通用目的硬件使用执行上面描述的功能的微代码或者软件来编程。
[0089] 此中描述的装置和技术的各个方面可以单独使用，组合使用，或者在前面说明中描述的实施例中没有特别讨论的各种配置中使用，因此此中描述的装置和技术在其应用中，不限制于在前面说明中阐述的或者在附图中示出的元件的细节和布置。例如，一个实施例中描述的方面可以以任何方式与其他实施例中描述的方面组合。
[0090] 在权利要求书中，使用诸如“第一”、“第二”、“第三”等序数词来修饰声称的元件，其本身并不意味着任何优先级、优先次序、一个声称的元件的次序先于另一个、或者方法表现的执行顺序，而仅用作标记，以区分具有特定名称的声称的元件与具有相同名称的另一个元件(而不是作顺序词使用)，从而区分声称的元件。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 四方扁平无引脚的功率MOSFET封装体 | 2020-05-20 | 799 |
| 具有经改进接触引脚的扁平无引线封装 | 2020-05-16 | 800 |
| 神经网络处理器板卡及相关产品 | 2020-05-11 | 959 |
| 封装结构及三维封装结构 | 2020-05-17 | 299 |
| 半导体器件 | 2020-05-25 | 911 |
| 导线架及四方扁平无外引脚封装结构 | 2020-05-20 | 900 |
| LEAD-FREE SOLDER ALLOY COMPRISING SN, BI AND AT LEAST ONE OF MN, SB, CU AND ITS USE FOR SOLDERING AN ELECTRONIC COMPONENT TO A SUBSTRATE | 2020-05-15 | 695 |
| 先進四方扁平無引腳封裝結構及其製造方法 | 2020-05-16 | 596 |
| 單一分流反相器電路中的功率四方扁平無引腳（ＰＱＦＮ）封裝 | 2020-05-19 | 140 |
| 單一分流反相器電路中的功率四方扁平無引腳（ＰＱＦＮ）封裝 | 2020-05-25 | 278 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
四方扁平无引脚封装热门专利
QQ群二维码
意见反馈
意见反馈