技术领域
[0001] 本
发明专利公开一种新型小型化的叠层片式
低通滤波器，可用于
卫星电视、
平板电脑以及其他各种通讯设备中。
背景技术
[0002]
低温共烧陶瓷(Low Temperature Co-fired Ceramic，LTCC)作为一种适用范围很广的高
密度封装技术，以其优异的
电子、机械、热
力特性已成为未来电子元件集成化、模组化的首选方式。普遍应用于多层芯片
电路模
块化(Mlulti-ChipModule，MICMI)设计中。LTCC技术为
基础设计和生产的射频
微波元件和模块包括
巴伦滤波器、滤波器、多工器、双工器、天线、
耦合器、巴伦、接收前端模组、天线
开关模组等。它除了在成本和集成封装等优势之外，在布线线宽和线间距、低阻抗
金属化、设计的多样性及高频性能等方面都具有许多优点。随着现代电子设备向小型化、高频化方向不断发展，它们已经大量运用于小型化电子设备。
[0003] 在移动通信领域，通讯产品功能越来越多，可用的
频谱资源尤为重要，此时需要各种频段的滤波器来分离不同的
信号。在通讯产品设计中，可以采用分立的低通滤波器处理不同频段的
输入信号，采用LTCC技术制作的片式低通滤波器具有高可靠性、低插损、高选择性、体积小、重量轻、易于集成、低成本等优点，适合大规模生产，因此应用非常广泛。
发明内容
[0004] 本发明提供一种新型小型化叠层片式低通滤波器，该低通滤波器采用集总参数设计结构，由低通滤波器
原型外加传输零点而成，所述的低通滤波器采用LTCC技术，然后通过900℃左右低温共烧而成。
[0005] 本发明解决其技术问题采用的技术方案是：一种新型小型化叠层片式低通滤波器，包括基体、设置在基体外侧的接线端头和设置在基体内部的电路层，所述的基体内部的电路层呈叠层结构，具体提供的技术方案如下：
[0006] 一种小型化叠层片式低通滤波器，所述的包括基体、设置在基体外侧的输入端口P1、输出端口P2、接地端口P3、接地端口P4和设置在基体内部的电路层，所述的电路层共有六层，分别为：
[0007] 第一层：在陶瓷介质
基板上印制有一块金属平面导体，分别为：连接接地端口P3的第一层第一内部端点，连接接地端口P4的第一层第二内部端点,第一层公共电容基片c；
[0008] 第二层：在陶瓷介质基板上印制有三块相互绝缘的金属平面导体，分别为第二层第一电容基片、第二层第二电容基片和第二层第三电容基片，第二层第一内部端点、第二层第二内部端点、第二层第三内部端点分别连接第一连接点柱、第二连接点柱和第三连接点柱；
[0009] 第三层，在陶瓷介质基板上印制有三个相互绝缘金属线圈，分别为第三层第一电感基片、第三层第二电感基片、第三层第三电感基片和第三层第四电感基片，第三层第一内部端点、第三层第二内部端点、第三层第三内部端点、第三层第四内部端点、第三层第五内部端点、第三层第六内部端点、第三层第七内部端点分别连接点柱第一连接点柱、第二连接点柱、第三连接点柱、第四连接点柱、第五连接点柱、第六连接点柱和第七连接点柱，第三层第八内部端点和第三层第就内部端点分别连接输入端口P1和输出端口P2；
[0010] 第四层，在陶瓷介质基板上印制有两个相互绝缘金属线圈，分别为第四层第一电感线圈、第四层第二电感线圈、第四层第三电感线圈和第四层第四电感线圈，第四层第一内部端点、第四层第二内部端点、第四层第三内部端点、第四层第四内部端点、第四层第五内部端点、第四层第六内部端点、第四层第七内部端点分别连接第一连接点柱、第二连接点柱、第三连接点柱、第四连接点柱、第五连接点柱、第六连接点柱和第七连接点柱；
[0011] 第五层，在陶瓷介质基板上印制有三块相互绝缘的金属平面导体，分别为第五层第一电容基片，第五层第二电容基片和第五层第三电容基片，第五层第一内部端点、第五层第二内部端点、第五层第三内部端点分别连接第一连接点柱、第二连接点柱和第三连接点柱；
[0012] 第六层，在陶瓷介质基板上印制有三块相互绝缘的金属平面导体，分别为第六层第一电容基片，第六层第二电容基片和第六层第三电容基片，第六层第二电容基片和第六层第三电容基片的共同第六层第一内部端点连接第二连接点柱，第六层第二内部端点、第六层第三分别连接端口输入端口P1和输出端口P2。
[0013] 本发明的有益效果是：本发明以LTCC(低温共烧陶瓷)技术为基础，采用集总参数模型设计实现叠层片式低通滤波器的特殊电性能要求。本发明有效实现了低通滤波器的特性，且具有低损耗、高抑制、高可靠性、低成本和适合于大规模的生产等优点，另外还适应了新的电子元件集成化、小型化的发展趋势。
附图说明
[0014] 图1为本发明新型叠层低通滤波器等效电路示意图；
[0015] 图2为本发明新型叠层低通滤波器外观结构立体示意图；
[0016] 图3为本发明新型叠层低通滤波器内部结构示意图；
[0017] 图4为本发明第一层电路平面结构示意图；
[0018] 图5为本发明第二层电路平面结构示意图；
[0019] 图6为本发明第二层与第三层之间点柱连接平面结构示意图；
[0020] 图7为本发明第三层电路平面结构示意图
[0021] 图8为本发明第三层与第四层之间点柱连接平面结构示意图；
[0022] 图9为本发明第四层电路平面结构示意图；
[0023] 图10为本发明第四层与第五层之间点柱连接平面结构示意图；
[0024] 图11为本发明第五层电路平面结构示意图；
[0025] 图12为本发明第五层与第六层之间点柱连接平面结构示意图；
[0026] 图13为本发明第五层电路平面结构示意图；
具体实施方式
[0027] 请参照图1，信号由①端口进入后至②端口输出，低通滤波器由电感L1、L2、L3、L4和电容C1、C2、C3、C4、C5、C6构成，且L2和C1并联谐振在低通滤波器的
阻带形成第一个传输零点，L3和C2并联谐振在低通滤波器的阻带形成第二个传输零点，L4和C3并联谐振在低通滤波器的阻带形成第三个传输零点，有效提高了低通滤波器的阻带衰减。
[0028] 图2是叠层片式低通滤波器的外观结构，其中P1为信号的输入端、P2为信号的输出端、P3、P4为接地端口。
[0029] 叠层片式低通滤波器内部结构如图3所示，电路结构分布在陶瓷基体内部。电路结构一共有6层，分别为：
[0030] 第一层：即图3中的第一层电路平面结构(1)，在陶瓷介质基板上印制有一块金属平面导体，如图4所示，分别为：连接接地端口P3的第一层第一内部端点(1a)，连接接地端口P4的第一层第二内部端点(1b),第一层公共电容基片(1c)；
[0031] 第二层：如图3中的第二层电路平面结构(2)，详细的请参照图5，在陶瓷介质基板上印制有三块相互绝缘的金属平面导体，分别为第二层第一电容基片(2-c1)、第二层第二电容基片(2-c2)和第二层第三电容基片(2-c3)，如图6所示，第二层第一内部端点、第二层第二内部端点、第二层第三内部端点分别连接第一连接点柱7、第二连接点柱8和第三连接点柱9；
[0032] 图6为本发明第二层与第三层之间点柱连接平面结构示意图，分别在3个
位置相连，分别为图6中的位置(7-1)、(8-1)和(9-1)；
[0033] 第三层，如图3中第三层电路平面结构(3)，请参照图7，在陶瓷介质基板上印制有三个相互绝缘金属线圈，分别为第三层第一电感基片(3-L1)、第三层第二电感基片(3-L2)、第三层第三电感基片(3-L3)和第三层第四电感基片(3-L4)，第三层第一内部端点(3c)、第三层第二内部端点(3d)、第三层第三内部端点(3e)、第三层第四内部端点(3f)、第三层第五内部端点(3g)、第三层第六内部端点(3h)、第三层第七内部端点(3i)分别连接点柱第一连接点柱(7)、第二连接点柱(8)、第三连接点柱(9)、第四连接点柱(10)、第五连接点柱(11)、第六连接点柱(12)和第七连接点柱(13)，第三层第八内部端点(3a)和第三层第就内部端点(3b)分别连接输入端口P1和输出端口P2；
[0034] 第四层，如图3中的第四层电路平面结构(4)，请参照图9，在陶瓷介质基板上印制有两个相互绝缘金属线圈，分别为第四层第一电感线圈(4-L1)、第四层第二电感线圈(4-L2)、第四层第三电感线圈(4-L3)和第四层第四电感线圈(4-L4)，第四层第一内部端点(4a)、第四层第二内部端点(4b)、第四层第三内部端点(4c)、第四层第四内部端点(4d)、第四层第五内部端点(4e)、第四层第六内部端点(4f)、第四层第七内部端点(4g)分别连接第一连接点柱(7)、第二连接点柱(8)、第三连接点柱(9)、第四连接点柱(10)、第五连接点柱(11)、第六连接点柱(12)和第七连接点柱(13)；
[0035] 图8为本发明第三层与第四层之间点柱连接平面结构示意图，可以看出分别在七个位置相连，分别是图8中的位置(7-2)、位置(8-2)、位置(9-2)、位置(10-1)、位置(11-1)、位置(12-1)和位置(13-1)；
[0036] 第五层，如图3中的第五层电路平面结构(5)，如图11所示，在陶瓷介质基板上印制有三块相互绝缘的金属平面导体，分别为第五层第一电容基片(5-c1)，第五层第二电容基片(5-c2)和第五层第三电容基片(5-c3)，第五层第一内部端点(5a)、第五层第二内部端点(5b)、第五层第三内部端点(5c)分别连接第一连接点柱7、第二连接点柱8和第三连接点柱9；
[0037] 图10为第四层与第五层之间点柱连接平面结构示意图，可以看出在三个位置相连，分别是图中的(7-3)、(8-3)和(9-3)；
[0038] 第六层，如图3中的第六层电路平面结构(6)，请参照图13，在陶瓷介质基板上印制有三块相互绝缘的金属平面导体，分别为第六层第一电容基片(6-c1)，第六层第二电容基片(6-c2)和第六层第三电容基片(6-c3)，第六层第二电容基片(6-c2)和第六层第三电容基片(6-c3)的共同第六层第一内部端点(6c)连接第二连接点柱(8)，第六层第二内部端点(6a)、第六层第三(6b)分别连接端口输入端口P1和输出端口P2。
[0039] 图12为本发明第五层与第六层之间点柱连接平面结构示意图，两层在位置(8-4)处相连；
[0040] 其中，电路中电感L1由第三层第一电感基片(3-L1)、第四层第一电感线圈(4-L1)和第四连接点柱(10)相互连接构成；电路中电感L2由第三层第二电感基片(3-L2)、第四层第二电感线圈(4-L2)和第五连接点柱(11)相互连接构成；电路中电感L3由第三层第三电感基片(3-L3)、第四层第三电感线圈(4-L3)和第六连接点柱(12)相互连接构成；电路中电感L4由第三层第四电感基片(3-L4)、第四层第四电感线圈(4-L4)和第七连接点柱(13)相互连接构成。
[0041] 电路中电容C1由第五层第一电容基片(5-c1)与第六层第一电容基片(6-c1)构成；电路中电容C2由第五层第二电容基片(5-c2)与第六层第二电容基片(6-c2)构成；电路中电容C3由第五层第三电容基片(5-c3)与第六层第三电容基片(6-c3)构成；电路中电容C4由第一层公共电容基片(1c)与第二层第一电容基片(2-c1)构成；电路中电容C5由第一层公共电容基片(1c)与第二层第二电容基片(2-c2)构成，电路中电容C6由第一层公共电容基片(1c)与第二层第三电容基片(2-c3)构成。
