化合物半导体与硅基互补金属氧化物半导体晶圆的异构集成
方法及异构集成器件
技术领域
背景技术
[0002] 基于硅基CMOS技术的现代集成
电路随着CMOS器件的特征尺寸的不断缩小，在集成度、功耗和器件特性方面不断进步。另一方面，化合物半导体器件与集成电路在超高速电路、
微波电路、太赫兹电路、光电集成电路等领域获得长足发展。由于硅基半导体CMOS芯片与化合物半导体
半导体芯片很难在同一晶圆厂生产，无法实现工艺兼容，但是如果将两者有机结合进而突破集成电路设计领域存在的器件选型有限，各种不同材料器件不能混合集成的难题，必将实现集成电路设计、性能的大幅度提升。
[0003] 综上所述，提供一种化合物半导体与硅基互补金属氧化物半导体晶圆的异构集成方法是目前亟待解决的问题。
发明内容
[0004] 本发明的第一目的在于提供一种化合物半导体与硅基互补金属氧化物半导体晶圆的异构集成方法，该方法在化合物半导体的
外延层进行选区
刻蚀，形成
腐蚀槽，有利于热固性胶层中气泡的排出，提高集成度，在化合物半导体上形成键合介质层，保护了化合物半导体的表面；然后通
过热固性胶层与键合介质层的键合，实现了化合物半导体的外延层与基互补金属氧化物半导体晶圆的良好键合。
[0005] 本发明的第二目的在于提供一种异构集成器件，该器件
质量高、性能大大提升。
[0006] 为了实现以上目的，本发明提供了以下技术方案：
[0007] 一种化合物半导体与硅基互补金属氧化物半导体晶圆的异构集成方法，包括以下步骤：
[0008] 选区刻蚀化合物半导体外延层，直至露出化合物半导体衬底的表面，以在所述化合物半导体上形成腐蚀槽；
[0009] 在所述外延层的刻蚀面以及所述腐蚀槽的内槽壁上形成键合介质层，备用；
[0010] 在硅基互补金属氧化物半导体晶圆的硅基衬底上涂敷热固性胶层，备用；
[0011] 将上述备用的化合物半导体、硅基互补金属氧化物半导体晶圆对准贴合，使得部分所述热固性胶层挤入所述腐蚀槽内，再进行键合；
[0012] 刻蚀所述化合物半导体的衬底、形成于所述化合物半导体衬底上的部分键合介质层以及位于所述腐蚀槽内的胶层，直至露出硅基互补金属氧化物半导体晶圆的硅基衬底。
[0013] 该方法可以达到以下技术效果：
[0014] 在化合物半导体的外延层进行选区刻蚀，有利于增加异构集成的区域选择性，提高器件制作效率和集成电路互联效率。同时通过选区刻蚀形成的腐蚀槽，有利于热固性胶层中气泡的排出，提高集成度，此外在化合物半导体上形成键合介质层，保护了化合物半导体的表面，通过热固性胶层与键合介质层的键合，实现了化合物半导体的外延层与硅基互补金属氧化物半导体晶圆的良好键合。
[0015] 另外，根据本发明上述化合物半导体与硅基互补金属氧化物半导体晶圆的异构集成方法还可以具有如下附加的技术特征：
[0016] 优选地，键合介质层通过等离子气相沉积的方式形成。
[0017] 优选地，合介质层的厚度为50-200纳米，优选地，键合介质层的材料选自
二氧化硅。
[0018] 优选地，热固性胶层的厚度为2-5微米。
[0019] 优选地，热固性胶层的材料选自硅氧烷
聚合物或苯并环丁烯聚合物。
[0020] 优选地，键合的
温度为250-400度，时间为6-8小时。
[0021] 优选地，刻蚀化合物半导体外延层的步骤具体包括：
[0022] 沿着所述化合物半导体外延层的纵向、横向进行刻蚀。
[0023] 优选地，刻蚀步骤采用台式反应离子刻蚀设备，刻蚀气体为CF4气体。
[0024] 优选地，化合物半导体为磷化铟或砷化镓。
[0025] 综上，与
现有技术相比，本发明达到了以下技术效果：
[0026] (1)提高了异构集成器件制作效率以及集成电路互联效率；
[0027] (2)异构集成器件集成度高、
缺陷少、质量优；
[0028] (3)工序简单，便于自动化应用。
附图说明
[0029] 通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。
[0030] 图1为本发明
实施例1化合物半导体外延层选区刻蚀后的截面图；
[0031] 图2为图1上形成键合介质层后的截面图；
[0032] 图3为本发明实施例1在硅基互补金属氧化物半导体晶圆的硅基衬底上涂敷热固性胶层后的截面图；
[0033] 图4为本发明实施例1将备用的化合物半导体、硅基互补金属氧化物半导体晶圆对准贴合、键合后的截面图；
[0034] 图5为图4刻蚀掉化合物半导体衬底的截面图；
[0035] 图6为图5刻蚀掉部分键合介质层以及位于所述腐蚀槽内胶层(即异构集成器件)的截面图。
具体实施方式
[0036] 下面将结合实施例对本发明的实施方案进行详细描述，但是本领域技术人员将会理解，下列实施例仅用于说明本发明，而不应视为限制本发明的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用
试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
[0037] 实施例1
[0038] 如图1-6所示，本实施例提供了一种化合物半导体与硅基互补金属氧化物半导体晶圆的异构集成方法，化合物半导体具体可以为磷化铟片，其包括化合物半导体衬底101以及在化合物半导体衬底101的表面沉积的外延层102，硅基互补金属氧化物半导体晶圆为经过CMOS工艺处理的硅基晶圆，包括以下步骤：
[0039] 选区刻蚀化合物半导体外延层102，具体地，沿着化合物半导体外延层102的纵向、横向进行刻蚀，直至露出化合物半导体衬底101的表面，以在所述化合物半导体上形成纵横交错的腐蚀槽；
[0040] 在所述外延层102的刻蚀面以及所述腐蚀槽的内槽壁上形成键合介质层103，备用；具体地，键合介质层的材料选自二氧化硅，其厚度为50纳米，进一步地，键合介质层103通过等离子气相沉积(PECVD)的方式形成。
[0041] 在硅基互补金属氧化物半导体晶圆的硅基衬底201上涂敷热固性胶层202，备用；具体地，热固性胶层的厚度为2微米，在实际操作中，热固性胶层的材料可以选自硅氧烷聚合物(PDMS)或苯并环丁烯聚合物(BCB)。利用其室温下为液态，
固化温度低，黏结强度高，化学
稳定性好，吸
水性低以及气密性好等特性用于芯片的填充、
吸附、固
化成形、去衬底与转移。
[0042] 将上述备用的化合物半导体、硅基互补金属氧化物半导体晶圆对准贴合，具体地，是将化合物半导体外延层102与硅基互补金属氧化物半导体晶圆上的热固性胶层202对准贴合，使得部分热固性胶层202挤入腐蚀槽内，再进行键合；需要注意的是，键合步骤需要在热固性胶层202处于
软化状态下完成，具体地，键合的温度为250度，时间为6小时。
[0043] 刻蚀化合物半导体衬底101、形成于化合物半导体衬底101上的部分键合介质层103以及位于所述腐蚀槽内的胶层，直至露出硅基互补金属氧化物半导体晶圆的硅基衬底
201。
[0044] 值得一提的是，以上刻蚀步骤采用台式反应离子刻蚀设备，刻蚀气体为CF4气体。
[0045] 实施例2
[0046] 本实施例提供了一种化合物半导体与硅基互补金属氧化物半导体晶圆的异构集成方法，化合物半导体具体可以为砷化镓片，其包括化合物半导体衬底以及在化合物半导体衬底的表面沉积的外延层，硅基互补金属氧化物半导体晶圆为经过CMOS工艺处理的硅基晶圆，包括以下步骤：
[0047] 选区刻蚀化合物半导体外延层，具体地，沿着化合物半导体外延层的纵向、横向进行刻蚀，直至露出化合物半导体衬底的表面，以在所述化合物半导体上形成纵横交错的腐蚀槽；
[0048] 在所述外延层的刻蚀面以及所述腐蚀槽的内槽壁上形成键合介质层，备用；具体地，键合介质层的材料选自二氧化硅，其厚度为100纳米，进一步地，键合介质层通过等离子气相沉积的方式形成。
[0049] 在硅基互补金属氧化物半导体晶圆的硅基衬底上涂敷热固性胶层，备用；具体地，热固性胶层的厚度为3微米，在实际操作中，热固性胶层的材料可以选自硅氧烷聚合物(PDMS)或苯并环丁烯聚合物(BCB)。利用其室温下为液态，固化温度低，黏结强度高，化学稳定性好，吸水性低以及气密性好等特性用于芯片的填充、吸附、固化成形、去衬底与转移。
[0050] 将上述备用的化合物半导体、硅基互补金属氧化物半导体晶圆对准贴合，具体地，是将化合物半导体外延层与硅基互补金属氧化物半导体晶圆上的热固性胶层对准贴合，使得部分热固性胶层挤入腐蚀槽内，再进行键合；具体地，键合的温度为350度，时间为7小时。
[0051] 刻蚀化合物半导体衬底、形成于化合物半导体衬底上的部分键合介质层以及位于所述腐蚀槽内的胶层，直至露出硅基互补金属氧化物半导体晶圆的硅基衬底。
[0052] 值得一提的是，以上刻蚀步骤采用台式反应离子刻蚀设备，刻蚀气体为CF4气体。
[0053] 实施例3
[0054] 本实施例提供了一种化合物半导体与硅基互补金属氧化物半导体晶圆的异构集成方法，化合物半导体具体可以为砷化镓片，其包括化合物半导体衬底以及在化合物半导体衬底的表面沉积的外延层，硅基互补金属氧化物半导体晶圆为经过CMOS工艺处理的硅基晶圆，包括以下步骤：
[0055] 选区刻蚀化合物半导体外延层，具体地，沿着化合物半导体外延层的纵向、横向进行刻蚀，直至露出化合物半导体衬底的表面，以在所述化合物半导体上形成纵横交错的腐蚀槽；
[0056] 在所述外延层的刻蚀面以及所述腐蚀槽的内槽壁上形成键合介质层，备用；具体地，键合介质层的材料选自二氧化硅，其厚度为200纳米，进一步地，键合介质层通过等离子气相沉积的方式形成。
[0057] 在硅基互补金属氧化物半导体晶圆的硅基衬底上涂敷热固性胶层，备用；具体地，热固性胶层的厚度为5微米，在实际操作中，热固性胶层的材料可以选自硅氧烷聚合物(PDMS)或苯并环丁烯聚合物(BCB)。利用其室温下为液态，固化温度低，黏结强度高，化学稳定性好，吸水性低以及气密性好等特性用于芯片的填充、吸附、固化成形、去衬底与转移。
[0058] 将上述备用的化合物半导体、硅基互补金属氧化物半导体晶圆对准贴合，具体地，是将化合物半导体外延层与硅基互补金属氧化物半导体晶圆上的热固性胶层对准贴合，使得部分热固性胶层挤入腐蚀槽内，再进行键合；具体地，键合的温度为400度，时间为8小时。
[0059] 刻蚀化合物半导体衬底、形成于化合物半导体衬底上的部分键合介质层以及位于所述腐蚀槽内的胶层，直至露出硅基互补金属氧化物半导体晶圆的硅基衬底。
[0060] 值得一提的是，以上刻蚀步骤采用台式反应离子刻蚀设备，刻蚀气体为CF4气体。
[0061] 经检测，以上实施例制得的异构集成器件均显示出较优的质量，性能大大提升。
[0062] 以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉
本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述
权利要求的保护范围为准。
