一种可调整滞回电压值的比较器专利检索-折叠共源共栅级微电子学专利检索查询-专利查询网

一种可调整滞回 电压值的比较器

阅读：768发布：2020-05-14

专利汇可以提供一种可调整滞回电压值的比较器专利检索，专利查询，专利分析的服务。并且本实用新型公开了一种可调整滞回电压值的比较器，所述比较器为折叠式共源共栅输入级，其特征在于：该比较器包括电压可调电路和信号产生器；其中电压可调电路的两端分别与尾电流源、PMOS输入管的共源极相连，可设计多个滞回电压值；信号产生器用于控制电压可调电路中开关的闭合和断开，实现比较器产生相应数值的滞回电压；本实用新型通过在芯片外部接入一个阻值在参考范围内的电阻，依照比较器中电压可调电路的预先设定，可以选择多个不同的比较器滞回电压值，从而使比较器的应用变得更加灵活，使芯片更加通用。，下面是一种可调整滞回电压值的比较器专利的具体信息内容。

权利要求

1.一种可调整滞回电压值的比较器，所述比较器为由PMOS管MP1、MP2、MP3、MP4、MP5、MP6和NMOS管MN1、MN2、MN3、MN4相连接构成的折叠式共源共栅输入级，其中输入端由MP1、MP2共源相连于尾电流源，增益放大级由MN1、MN2、MN3、MN4、MP3、MP4、MP5、MP6相接构成，MP6和MN4的共漏级与输出级电路相连产生输出信号；其特征在于，该比较器包括电压可调电路和信号产生器；其中电压可调电路的两端分别与尾电流源、PMOS输入管的共源相连，可设计多个滞回电压值；信号产生器用于控制电压可调电路中开关的闭合和断开，实现比较器产生相应数值的滞回电压。
2.根据权利要求1所述的一种可调整滞回电压值的比较器，其特征在于，所述电压可调电路包括滞回单元A和滞回单元B，其中；
所述滞回单元A由多位电阻阵列单元和逻辑开关电路阵列构成，用于在比较器中产生正向滞回电压；
所述滞回单元B结构与所述滞回单元A相同，用于在比较器中产生负向滞回电压。
3.根据权利要求2所述的一种可调整滞回电压值的比较器，其特征在于，所述滞回单元A包括k+1个cmos逻辑开关和k个电阻构成，cmos逻辑开关分别为SA、S1、S2、S3……Sk；k个电阻分别为R1、R2、R3……Rk；其中，
一个cmos逻辑开关和一个电阻构成一个电阻阵列单元，例如S1和R1、S2和R2、S3和R3、Sk和Rk；k个电阻阵列单元均与SA并联，且两端分别与尾电流、MP1的源极相连。
4.根据权利要求2所述的一种可调整滞回电压值的比较器，其特征在于，所述滞回单元B包括k+1个cmos逻辑开关和k个电阻构成，cmos逻辑开关分别为SB、S1'、S2'、S3'……Sk'；k个电阻分别为R1'、R2'、R3'……Rk'；其中，
一个cmos逻辑开关和一个电阻构成一个电阻阵列单元，例如S1'和R1'、S2'和R2'、S3'和R3'、Sk'和Rk'；k个电阻阵列单元均与SB并联，且两端分别与尾电流、MP2的源极相连。
5.根据权利要求1所述的一种可调滞回电压值的比较器，其特征在于，所述信号产生器包括k+3个pmos管、k+3个nmos管、k个buffer以及运算放大器op1、运算放大器op2、参考电阻Rref、选择电阻RS；pmos管分别为MP7、MP8、MP9、PM1、PM2、PM3……PMk；nmos管分别为MN5、MN6、MN7、NM1、NM2、NM3……NMk；buffer分别为buffer1、buffer2、buffer3……bufferk；其中，运算放大器op1和运算放大器op2的正向输入端与参考电压Vref相连；运算放大器op1的负向输入端分别与MN5的源极、参考电阻Rref的一端相连，其输出端连接MN5的栅极；参考电阻Rref的另一端接地；MN5的漏极与MP7的漏极相连；MP7与PM1、PM2……PMk以电流镜形式相连；运算放大器op2的负向端分别与MN6的源极、选择电阻RS的一端相连，其输出端连接MN6的栅极；选择电阻的另一端接地；MN6的漏极与PM8的漏极相连；MP8和MP9构成等比例的电流镜；MP9的漏极与MN7的漏极相连；MN7与NM1、NM2、NM3……NMk以电流镜形式相连；PM1与对应的NM1的漏极相连接入buffer1的输入端，buffer1的输出端同时连接滞回单元A、滞回单元B中cmos逻辑开关S1和S1'；相应地，PM2、PM3……PMk与NM2、NM3……NMk以同样方式连接buffer2、buffer3……bufferk，且buffer2、buffer3……bufferk分别连接滞回单元A、滞回单元B中cmos逻辑开关S2和S2'、S3'和R3'……Sk'和Rk'。

说明书全文

一种可调整滞回电压值的比较器

技术领域：

[0001] 本实用新型涉及一种比较器，具体涉及一种可调整滞回电压值的比较器。背景技术：

[0002] 在比较器的应用中，为了提高信号处理的抗噪声能力，一般会选择滞回比较器。在实际应用中将比较器设计成正反馈回路，从而产生滞回功能。正反馈滞回比较器可以分为内部滞回结构和外部滞回结构。外部正反馈滞回比较器的优点是可以由比较器的使用者自由的选择反馈电阻和输入电阻值来设计滞回电压的大小，其缺点是需要两个外围器件——电阻。这在应用中提高了成本，而其滞回的电压值与比较参考电压和比较器输出摆幅有关。在现有的内部滞回比较器芯片，都是只有一个固定滞回电压的设计，虽然其设计不需要外部电阻，并且滞回电压值基本与比较器输出电压和比较器参考电压无关，但当滞回电压设计过低，在较大的干扰信号处理过程中，会出现伪脉冲；而滞回电压设计过高时，在需要灵敏信号处理过程中又无法应用，使比较器的应用范围受到了制约。

[0003] 为了确保比较器的灵敏度及滞回电压选择的灵活性，结合传统的两种滞回比较器的优缺点，本实用新型设计了一种可调整滞回电压值的比较器。实用新型内容：

[0004] 本实用新型的目的是提供一种可调整滞回电压值的比较器，通过在芯片外部接入一个电阻值，依照比较器中电压可调电路的预先设定，可以选择多个不同的比较器滞回电压值，从而使比较器的应用变得更加灵活，使芯片更加通用。

[0005] 本实用新型是通过以下技术方案实现的：

[0006] 一种可调整滞回电压值的比较器，所述比较器为折叠式共源共栅运放，其特征在于：该比较器包括电压可调电路和信号产生器；其中电压可调电路的两端分别与尾电流源、PMOS输入管的共源极相连，可设计多个滞回电压值；信号产生器用于控制电压可调电路中开关的闭合和断开，实现比较器产生相应数值的滞回电压。

[0007] 在其中一个实施例中，所述电压可调电路包括滞回单元A和滞回单元B，其中，[0008] 所述滞回单元A由多位电阻阵列单元构成，用于在比较器中产生正向滞回电压；

[0009] 所述滞回单元B结构与所述滞回单元A类似，用于在比较器中产生负向滞回电压。

[0010] 在一个实施例中，所述滞回单元A包括k+1个cmos逻辑开关和k个电阻构成，cmos逻辑开关分别为SA、S1、S2、S3……Sk,k个电阻分别为R1、R2、R3……Rk；其中，[0011] 一个cmos逻辑开关和一个电阻构成一个电阻阵列单元，例如S1和R1、S2和R2、S3和R3、Sk和Rk；k个电阻阵列单元均与SA并联，且两端分别与尾电流、MP1的源极相连。

[0012] 在一个实施例中，所述滞回单元B包括k+1个cmos逻辑开关和k个电阻构成，cmos逻辑开关分别为SB、S1'、S2'、S3'……Sk'；k个电阻分别为R1'、R2'、R3'……Rk'；其中，[0013] 一个cmos逻辑开关和一个电阻构成一个电阻阵列单元，例如S1'和R1'、S2'和R2'、S3'和R3'、Sk'和Rk'；k个电阻阵列单元均与SB并联，且两端分别与尾电流、MP2的源极相连。

[0014] 在一个实施例中，所述信号产生器包括k+3个pmos管、k+3个nmos管、k个buffer以及运放op1、运放op2、参考电阻Rref、选择电阻RS；pmos管分别为MP7、MP8、MP9、PM1、PM2、PM3……PMk；nmos管分别为MN5、MN6、MN7、NM1、NM2、NM3……NMk；buffer分别为buffer1、buffer2、buffer3……bufferk；其中，

[0015] 运放op1和运放op2的正向输入端与参考电压Vref相连；运放op1的负向输入端分别与MN5的源极、参考电阻Rref的一端相连，其输出端连接MN5的栅极；参考电阻Rref的另一端接地；MN5的漏极与MP7的漏极相连；MP7与PM1、PM2……PMk以电流镜形式相连；运放op2的负向端分别与MN6的源极、选择电阻RS的一端相连，其输出端连接MN6的栅极；选择电阻的另一端接地；MN6的漏极与PM8的漏极相连；MP8和MP9构成等比例的电流镜；MP9的漏极与MN7的漏极相连；MN7与NM1、NM2、NM3……NMk以电流镜形式相连；PM1与对应的NM1的漏极相连接入buffer1的输入端，buffer1的输出端同时连接滞回单元A、滞回单元B中cmos逻辑开关S1和S1'；相应地，PM2、PM3……PMk与NM2、NM3……NMk以同样方式连接buffer2、buffer3……bufferk，且buffer2、buffer3……bufferk分别连接滞回单元A、滞回单元B中cmos逻辑开关S2和S2'、S3'和R3'……Sk'和Rk'。

[0016] 本实用新型的优点在于：本实用新型提出了一种可调整滞回电压值的比较器，根据芯片外部接入的一个选择电阻，实现信号产生器输出一组温度计码逻辑控制信号，控制电压可调电路中滞回单元的cmos逻辑开关的断开和闭合，实现比较器可以选择多个不同的滞回电压值，从而使比较器的应用变得更加灵活，使芯片更加通用。附图说明：

[0017] 图1为本实用新型滞回比较器一优选实施例的主体电路示意图；

[0018] 图2为本实用新型滞回单元A的电路示意图；

[0019] 图3为本实用新型滞回单元B的电路示意图；

[0020] 图4为本实用新型信号产生器的电路示意图。具体实施方式:

[0021] 以下便结合实施例附图，对本实用新型的具体实施方式作进一步的详细说明。

[0022] 如图1所示，一种可调整滞回电压值比较器，所述比较器为由PMOS管MP1、MP2、MP3、MP4和NMOS管MN1、MN2、MN3、MN4相连接构成的折叠式共源共栅运放，其中运放的输入端由MP1、MP2共源相连于尾电流源，增益放大级由MN1、MN2、MN3、MN4、MP3、MP4、MP5、MP6相接构成，MP6和MN4的共漏级与输出级电路相连产生输出信号；作为本实用新型的创新设计，该比较器包括电压可调电路和信号产生器；其中电压可调电路的两端分别与尾电流源、PMOS输入管的共源相连，可设计多个滞回电压值；信号产生器用于控制电压可调电路中开关的闭合和断开，实现比较器产生相应数值的滞回电压。

[0023] 在一个实施例中，所述电压可调电路包括滞回单元A和滞回单元B，其中；

[0024] 所述滞回单元A由多位电阻阵列单元构成，用于在比较器中产生正向滞回电压；

[0025] 所述滞回单元B结构与所述滞回单元A类似，用于在比较器中产生负向滞回电压。

[0026] 如图2所示，所述滞回单元A包括k+1个cmos逻辑开关和k个电阻构成，cmos逻辑开关分别为SA、S1、S2、S3……Sk,k个电阻分别为R1、R2、R3……Rk；其中，一个cmos逻辑开关和一个电阻构成一个电阻阵列单元，例如S1和R1、S2和R2、S3和R3、Sk和Rk；k个电阻阵列单元均与SA并联，且两端分别与尾电流、MP1的源极相连。

[0027] 如图3所示，所述滞回单元B包括k+1个cmos逻辑开关和k个电阻构成，cmos逻辑开关分别为SB、S1'、S2'、S3'……Sk'；k个电阻分别为R1'、R2'、R3'……Rk'；其中，一个cmos逻辑开关和一个电阻构成一个电阻阵列单元，例如S1'和R1'、S2'和R2'、S3'和R3'、Sk'和Rk'；k个电阻阵列单元均与SB并联，且两端分别与尾电流、MP2的源极相连。

[0028] 在滞回单元中，阵列单元的个数由设计的比较器滞回电压可调位数决定；设计一个k位可调滞回电压值的芯片，选择k个电阻和k+1个cmos逻辑开关组成的阵列；其中滞回单元A中的开关SA和滞回单元B中的SB的控制逻辑是反向的，由比较器的输出端信号经过处理产生一对反向逻辑电平控制开关A和B的断开和闭合；该反向逻辑电平随比较器输出电压变化而变化，当输出电压从低电平变为高电平时，控制开关SA逻辑为低，控制开关SB逻辑为高；当输出电压从高电平变为低电平时，控制开关SA逻辑为高，控制开关SB逻辑为低；电阻阵列单元由所述信号产生器输出的温度计码逻辑控制，电阻值的选择决定了滞回电压的数值，当比较器需要正负对称滞回电压值时，电阻R1和R1'、R2和R2'、R3和R3'……Rk和Rk'选择成对等值的电阻。

[0029] 在一个实施例中，如图4所示，所述信号产生器包括k+3个pmos管、k+3个nmos管、k个buffer以及运放op1、运放op2、参考电阻Rref、选择电阻RS；pmos管分别为MP7、MP8、MP9、PM1、PM2、PM3……PMk；nmos管分别为MN5、MN6、MN7、NM1、NM2、NM3……NMk；buffer分别为buffer1、buffer2、buffer3……bufferk；其中，

[0030] 运放op1和运放op2的正向输入端与参考电压Vref相连；运放op1的负向输入端分别与MN5的源极、参考电阻Rref的一端相连，其输出端连接MN5的栅极；参考电阻Rref的另一端接地；MN5的漏极与MP7的漏极相连；MP7与PM1、PM2……PMk以电流镜形式相连；运放op2的负向端分别与MN6的源极、选择电阻RS的一端相连，其输出端连接MN6的栅极；选择电阻的另一端接地；MN6的漏极与PM8的漏极相连；MP8和MP9构成等比例的电流镜；MP9的漏极与MN7的漏极相连；MN7与NM1、NM2、NM3……NMk以电流镜形式相连；PM1与对应的NM1的漏极相连接入buffer1的输入端，buffer1的输出端同时连接滞回单元A、滞回单元B中cmos逻辑开关S1和S1'；相应地，PM2、PM3……PMk与NM2、NM3……NMk以同样方式连接buffer2、buffer3……bufferk，且buffer2、buffer3……bufferk分别连接滞回单元A、滞回单元B中cmos逻辑开关S2和S2'、S3'和R3'……Sk'和Rk'。

[0031] 其中，参考电压Vref为芯片内带隙电压值，参考电阻Rref是芯片内固定电阻；运放op1与参考电阻Rref、MN5构成基准电流生成电路，基准电流值Iref等于参考电压Vref除以参考电阻Rref，MP7与PM1、PM2、PM3……PMk组成电流镜，成比例的复制基准电流；运放op2与选择电阻Rs、MN6组成选择电流生成电路，选择电流值IS是基准电压Vref除以选择电阻RS；MP8和MP9构成等比例的电流镜结构，将选择电流IS引入MN7支路；MN7与NM1、NM2、NM3……NMk组成电流镜，等比例复制选择电流IS，每一个电流镜支路复制的电流都相等；其中选择电阻RS从比较器芯片外部端口接入，具有选择滞回电压功能；PM1和NM1、PM2和NM2……PMk和NMk组成k组电流比较器，用于比较不同比例的参考电流与选择电流IS的大小，其结果经过buffer生成温度计码逻辑电平；此温度计码逻辑电平来控制开关电阻阵列，从而达到在芯片外部利用一个端口，接入不同的电阻值来选择所需要的比较器滞回电压值。

[0032] 上述实施例为本实用新型的最佳实施方式，但本实用新型并不局限以上所述的实施例，凡是本实用新型申请专利范围所作的等效变化和修饰，均属于本实用新型的保护范围。

标题	发布/更新时间	阅读量
使用于EUV曝光工具的具有平坦一维图案化掩模的照明系统	2020-05-08	501
用于超声装置的单端跨阻放大器(TIA)	2020-05-11	293
一种有源电容电路	2020-05-13	1005
一种无人机雷达设备	2020-05-20	871
一种快速瞬态响应的LDO电路	2020-05-12	645
多反馈环路仪表折叠式栅-阴放大器	2020-05-17	81
一种电压比较器	2020-05-13	607
一种采用前馈补偿的高增益运算放大器	2020-05-15	453
一种可调整滞回电压值的比较器	2020-05-14	768
四采样低噪声CMOS探测器读出电路	2020-05-13	1018

一种可调整滞回电压值的比较器

一种可调整滞回电压值的比较器

该功能需要专业版企业版VIP权限，您可以：