当前对高性能供电电路的需求使得稳压器设备持续发展。许多低压产品， 诸如笔记本电脑、手机、移动DVD、MP3、照相机等采用移动电池的设备，都需 使用低压差(LDO)稳压器。这些便携式电子设备通常需要低压降和小静态电流 来增加电池的功效和寿命。
通常，LDO稳压器提供特定的直流稳定电压，该电压的输入与输出间的电压 差较小。LDO稳压器常用于给电路提供所需电源。典型的低压差稳压器结构示意 图如图1所示，LDO稳压器通常是误差放大器、驱动元件两个元件串联连接。误 差放大器连接到LDO稳压器的一个输入端，驱动元件连接到LDO稳压器的一个 输出端，从而驱动元件能够驱动外部负载。通常还提供反馈电路给LDO稳压器， 通过分压器将分压的输出电压反馈到误差放大器。
如今低压差线性稳压器越来越广泛地用于各种电子设备中，而随着低压差 线性稳压器的广泛应用，不论是在设计上，还是在工业生产中，我们对低压差 线性稳压器的要求越来越高。稳压器的负载范围、响应速度、稳定性等指标都 要求我们达到。其中低压差线性稳压器的稳定性问题至关重要。
在典型的低压差线性稳压器中，主极点f0位于稳压器输出端，第一非主极 点f1位于驱动元件的栅极。第一非主极点由误差放大器的输出阻抗和驱动元件 的栅极寄生电容决定，当误差放大器的输出阻抗和驱动元件尺寸设计不合理时， 低压差线性稳压器的主极点和第一非主极点将会靠的很近，这种情况下，低压 差线性稳压器是不稳定的。除了上述因低压差线性稳压器自身设计不合理导致 低压差线性稳压器不稳定外，输出电流的大小变化也会使低压差线性稳压器变 的不稳定。
典型的低压差线性稳压器作为一个电压源，流过驱动元件的大部分电流流 向负载，即：IL≈ID，所以主极点频率：
$f_0=\frac{\lambda I_D}{2\pi C_L}\approx \frac{\lambda I_L}{2\pi C_L}$
可见，低压差线性稳压器的主极点频率f0随负载电流IL的变化而变化，负载电 流越大，主极点频率越远离坐标原点；负载电流越小，主极点频率越靠近左边 原点。通常低压差线性稳压器在空载和满载两种极限工作情况下，负载电流的 变化范围很大，结果导致了低压差线性稳压器的主极点频率位置也在发生大范 围变化，从而会导致低压差线性稳压器工作不稳定。
典型的低压差线性稳压器是一个内在、外在都不稳定的系统，尤其是负载 电流的变化对低压差线性稳压器稳定性的影响更是难以预测。图1给出了现有 的一种典型的低压差线性稳压器的结构示意图。该电路由误差放大器101、驱动 元件103、反馈电路104、负载电容105以及负载电阻106组成。低压差线性稳 压器的输出电压经反馈电路104采样后产生反馈电压INN。参考电压INP和反馈 电压INN分别连接至误差放大器101的同相输入端和反相输入端，其电压差值 经误差放大器101放大后产生一个控制信号，该控制信号用来调节驱动元件103 的工作状态，从而确保低压差线性稳压器的输出电压在电源电压、工作温度、 负载条件变化时仍为标称值。
图1所示的系统中，存在两个低频极点，一个位于低压差线性稳压器的输 出端，另一个位于驱动元件103栅极处。主极点由负载电容105和负载电阻106 形成，第一非主极点由驱动元件103的栅电容和误差放大器101的输出阻抗形 成。由于低压差线性稳压器需要驱动较大的负载电流，因此驱动元件103的尺 寸较大，其栅电容也较大，使得第一非主极点位于低频。大约在极点频率的十 分之一处相位就开始变化，而幅值则是在极点频率附近才下降，极点对相位的 影响比对幅值的影响大。由于主极点频率随输出电流变化而变化，并且有两个 低频极点存在，相位交点很可能发生在增益交点之前，这个系统是一个潜在的 不稳定系统。
图2给出了现有的一种传统的带频率补偿的低压差线性稳压器的结构示意 图。该电路与图1所示电路的区别在于：该电路增加了缓冲电路102，缓冲电路 102的输入端连接到误差放大器101的输出端，缓冲电路102的输出端连接到驱 动元件103的输入端；此外所使用的负载电容105具有很小的等效串联电阻， 即本发明中所提出的负载电容等效串联电阻补偿电路105，其余部分与图1相同。 图中，误差放大器101按照习惯标示元件为OPA，缓冲电流102则标示为BUF。
图2所示的系统中，存在一个低频极点，该主极点位于低压差线性稳压器 的输出端，该极点由负载电容和负载电阻形成。存在一个中频极点，作为第一 非主极点的中频极点位于误差放大器101和缓冲电路102之间。因为缓冲电路 有输入阻抗大、输出阻抗小的特征，并且缓冲电路102的输入电容较驱动元件 103的栅极电容小很多，所以原来的低频第一非主极点在加入缓冲电路102后， 被一个中频第一非主极点和一个高频极点替代，高频极点位于缓冲电路102和 驱动元件103之间，另外其它寄生电容也会产生高频极点。因为主极点频率随 负载电流变化而变化，导致主极点距离第一非主极点可能较近，再加上第二、 第三非主极点的存在，系统是一个潜在的不稳定系统。
为保证低压差线性稳压器的稳定工作，图2所示电路使用的一种负载电容 等效串联电阻补偿电路105，是利用负载电容和它的等效串联电阻产生一个中频 零点，该零点用来抵消第一非主极点，而除主极点之外的其余极点在单位增益 带宽之外，从而保证系统的相位裕度大于45度。
图2所示电路中，由于受限于第二非主极点和第三非主极点的位置，低压 差线性稳压器的单位增益带宽较窄。较窄的单位增益带宽不仅导致系统的响应 速度变慢，而且限制了系统的直流增益，若低压差线性稳压器的直流增益低， 其输出电压精度也相应降低。由于受工作条件、制造工艺变化和模型准确程度 等的限制，在电路设计时无法精确计算第二非主极点和第三非主极点的位置， 这就增加了频率补偿的难度。为确保所设计的电路能够稳定工作，通常需要进 一步牺牲其他性能。
可见，为了使低压差线性稳压器能稳定、可靠地工作，在低压差线性稳压 器设计时，必须对其进行稳定性补偿设计。低压差线性稳压器稳定性不足，不 论在设计上，还是在工业生产中，都要求其改进。

本发明所要解决的技术问题是：克服现有技术的不足，提供一种改进的低 压差线性稳压器，拓展了低压差线性稳压器的单位增益带宽，改善了系统的相 位裕度，极大地提高了低压差线性稳压器在输出电流变化范围较大时系统的稳 定性。
本发明的技术解决方案是：由误差放大器、缓冲电路、驱动元件、反馈电 路以及补偿电路组成，误差放大器设有预置电压输入端和反馈电压输入端，误 差放大器的输出端连接缓冲电路的输入端，缓冲电路的输出端连接驱动元件的 输入端，驱动元件的驱动输出端连接反馈电路，反馈电路分压所得反馈电压输 送至误差放大器的反馈电压输入端，其特征在于：所述误差放大器采用折叠共 源共栅结构；所述补偿电路由跨多级密勒补偿电路和负载电容等效串联电阻补 偿电路组成，跨多级密勒补偿电路的一端与误差放大器相连接，另一端跨过两 级或者以上放大后连接在驱动元件的驱动输出端，负载电容等效串联电阻补偿 电路的一端连接在驱动元件的驱动输出端，另一端与地电压相连接。
而且，所述误差放大器采用折叠共源共栅运算跨导放大器结构，即由差分 输入电路、共栅放大电路和单端输出电路组成，
所述差分输入电路包括PMOS差分放大器电路和电流源，电流源耦接到电 源电压VDDA，并输出电流到PMOS差分放大器电路；所述PMOS差分放大器 电路包括第一差分输入PMOS晶体管MP1A和第二差分输入PMOS晶体管 MP1B，，第一差分输入PMOS晶体管MP1A和第二差分输入PMOS晶体管MP1B的 源极相连；反馈电压接入第一差分输入PMOS晶体管MP1A的栅极，预置电压接 入第二差分输入PMOS晶体管MP1B的栅极；第一差分输入PMOS晶体管MP1A的 漏极电流输出到第一差分输出端IN1，第二差分输入PMOS晶体管MP1B的漏极电 流输出到第二差分输出端IN2；
所述共栅放大电路包括第一电流镜NMOS晶体管MN3A、第二电流镜NMOS晶体 管MN3B、第一共栅放大NMOS晶体管MN2A和第二共栅放大NMOS晶体管MN2B； 第一电流镜NMOS晶体管MN3A的源极连接在地电压GNDA，漏极连接到第一差分 输出端IN1，栅极输入为第五偏压Vbias5；第二电流镜NMOS晶体管MN3B的源 极连接在地电压GNDA，漏极连接到第二差分输出端IN2，栅极输入为第五偏压 Vbias5；第一共栅放大NMOS晶体管MN2A的源极连接到第一差分输出端IN1，漏 极连接到第一节点N1，栅极输入为第四偏压Vbias4；第二共栅放大NMOS晶体 管MN2B的源极连接到第二差分输出端IN2，漏极连接到误差放大器的输出端， 栅极输入为第四偏压Vbias4。
所述单端输出电路包括第一电流镜PMOS晶体管MP2A、第二电流镜PMOS晶体 管MP2B、第三电流镜PMOS晶体管MP3A和第四电流镜PMOS晶体管MP3B；第一 电流镜PMOS晶体管MP2A的源极连接在电源电压VDDA，漏极连接到第三电流镜 PMOS晶体管MP3A的源极，栅极连接到第一节点N1；第二电流镜PMOS晶体管MP2B 的源极连接在电源电压VDDA，漏极连接到第四电流镜PMOS晶体管MP3B的源极， 栅极连接到第一节点N1；第三电流镜PMOS晶体管MP3A源极连接到第一电流镜 PMOS晶体管MP2A的漏极，漏极连接到第一节点N1，栅极输入为第三偏压Vbias3； 第四电流镜PMOS晶体管MP3B的源极连接到第二电流镜PMOS晶体管MP2B的漏 极，漏极连接到误差放大器的输出端，栅极输入为第三偏压Vbias3；
而且，所述驱动元件包括有第一驱动PMOS晶体管MPOUT，第一驱动PMOS晶 体管MPOUT的栅极连接到缓冲电路的输出端，源极连接在电源电压VDDA，漏极 提供驱动输出端。
而且，所述缓冲电路由源跟随器电路和电流感应电路构成，电流感应电路 的输入端连接到驱动元件，电流感应电路的输出端连接到源跟随器电路的输出 端；所述源跟随器电路采用PMOS晶体管MPSF和直流偏置晶体管MPB1；PMOS 晶体管MPSF的栅极连接到误差放大器的输出端，源极连接到驱动元件，漏极 连接到地电压GNDA；直流偏置晶体管MPB1的漏极连接PMOS晶体管MPSF 的源极。
而且，PMOS晶体管MPSF和直流偏置晶体管MPB1的宽长比小于第一驱 动PMOS晶体管MPOUT的宽长比，且大于低压差线性稳压器中其它晶体管的 宽长比。
而且，所述跨多级密勒补偿电路采用第一补偿电容器C1，第一补偿电容器 C1跨三级放大连接于第一驱动PMOS晶体管MPOUT的漏极和第二共栅放大 NMOS晶体管MN2B的源极之间；
所述负载电容等效串联电阻补偿电路包括第一负载电容CL和第一等效串联电 阻RO，第一等效串联电阻RO是第一负载电容CL的等效串联电阻，第一负载 电容CL一端连接于第一驱动PMOS晶体管MPOUT的漏极，另一端与第一等 效串联电阻R0相连接；第一等效串联电阻RO一端与第一负载电容CL相连接， 另一端连接在地电压GNDA。
而且，所述补偿电路中的负载电容等效串联电阻补偿电路采用外置结构。
本发明提供了具有较大输出电流范围的低压差线性稳压器，采用折叠共源 共栅结构作为误差放大器，在充分利用负载电容等效串联电阻进行频率补偿的 同时，采用了跨多级密勒补偿结构。该结构极大的增加了主极点和第一非主极 点的距离，并且在主极点和第一非主极点之间存在一个零点，而其它寄生极点 被推到了单位增益带宽以外。并且，加入合理尺寸的源跟随器作为缓冲电路， 可以进一步提高系统稳定性。本发明拓宽了低压差线性稳压器的单位增益带宽， 改善了低压差线性稳压器的相位裕度，极大地提高了低压差线性稳压器在输出 电流变化范围较大时系统的稳定性，从而提高了低压差线性稳压器的性能。
附图说明
图1所示为现有技术中一种典型的低压差线性稳压器的结构示意图；
图2所示为现有技术中一种传统的带频率补偿的低压差线性稳压器的结构 示意图；
图3所示为本发明实施例的结构示意图；
图4所示为本发明实施例的主体结构实现电路；
图5所示为本发明实施例在输出电流正常情况下的频率响应图；
图6所示为本发明实施例在输出电流较大情况下的频率响应图；
图7所示为本发明实施例在输出电流较小情况下的频率响应图。

本发明针对传统典型的低压差线性稳压器在稳定性等方面存在的不足，提 出了一种在输出电流变化范围较大时，仍具有85度以上的相位裕度，系统可以 稳定工作的电路结构。图3给出了本发明实施例的结构示意图，提供了一种具 有较大输出电流范围的低压差线性稳压器，为了便于清晰表现本发明的技术方 案，图1、图2、图3的相应元件用了统一符号。该电路由误差放大器101、缓 冲电路102、驱动元件103、反馈电路104、负载电容等效串联电阻补偿电路105、 负载电阻106和跨多级密勒补偿电路107组成。误差放大器101是折叠共源共 栅结构，由差分输入电路、共栅放大电路和单端输出电路组成，误差放大器101 的同相输入端(即预置电压输入端)和反相输入端(即反馈电压输出端)分别 连接到参考电压INP和输出电压经反馈电路104采样后产生的反馈电压INN，误 差放大器的输出端连接到缓冲电路102的输入端；由缓冲电路产生一个控制信 号，该控制信号用来调节驱动元件103的工作状态；输出信号由驱动元件103 的驱动输出端OUT送出；负载电容等效串联电阻补偿电路105一端连接到驱动 元件103的驱动输出端OUT，一端连接到地电压GNDA；跨多级密勒补偿电路107 一端连接到误差放大器101的同相差分输入管的输出端，跨误差放大器101的 共栅放大、缓冲电路102和驱动元件103三级，另一端连接到驱动元件103的 驱动输出端OUT。跨多级意味着是两级或两级以上，只要连接方式科学，一般来 说，跨得级数越多，所需电容越小，节省芯片面积。本发明实施例的跨多级密 勒补偿电路107为三级，具体实施时也可根据电路构成情况选择二级、四级等。 例如在本发明实施例的电路结构基础上改采用二级，只需将跨多级密勒补偿电 路107一端连接到驱动输出端OUT，另一端连接到误差放大器101与缓冲电路 102之间，这样只是需要的补偿电容较大，效果略差于跨三级的情况。
图3所示电路中，存在一个低频极点，位于低压差线性稳压器的输出端， 因负载电容较大，由负载电容和输出阻抗产生的低频极点为主极点；存在一个 中频极点，位于误差放大器101和缓冲电路102之间，因折叠共源共栅结构的 误差放大器输出阻抗较大，由误差放大器输出阻抗和缓冲电路的输入电容产生 的中频极点为第一非主极点；存在一个中频零点，位于低压差线性稳压器的输 出端，因输出负载电容很大，由输出负载电容和其等效串联电阻产生一个中频 零点，该中频零点用来抵消第一非主极点；存在一个中高频极点，位于误差放 大器101同相差分输入管的输出端，因跨多级密勒补偿电容在该点的等效电容 较大，由跨多级密勒补偿电容和同相差分输入管的输出阻抗产生一个中高频极 点，即第二非主极点；存在一个中高频零点，位于误差放大器101和缓冲电路 102之间，由跨多级密勒补偿电容在同相差分输入管输出端的等效电容和共栅放 大管的漏源等效阻抗产生一个中高频零点，该零点略大于第二非主极点；其他 高频极零点位于单位增益带宽之外。
由图3电路零极点分布可知，第一非主极点被输出端产生的中频零点抵消； 因第二非主极点距离主极点较远且位置固定，主极点频率随输出电流变化而变 化不会对系统稳定性带来影响；有一个略小于第二非主极点的零点存在，可以 改善相位裕度，提高系统稳定性；其他非主极点位于高频端，不会对系统稳定 性够成威胁。所以本系统的相位裕度较大，低压差线性稳压器在输出电流变化 范围较大时稳定性较好。
图4给出了本发明实施例的主体结构实现电路。该电路是图3结构示意图 的具体实现电路结构，该电路由误差放大器101、缓冲电路102、驱动元件103、 反馈电路104、负载电容等效串联电阻补偿电路105、负载电阻106和跨多级密 勒补偿电路107组成。各单元之间的连接关系在对图3进行说明时已阐述清楚， 下面将具体说明各单元的结构功能和系统的稳定性问题。
误差放大器101采用折叠共源共栅运算跨导放大器结构，即由差分输入电 路、共栅放大电路和单端输出电路组成。差分输入电路只对差分信号进行放大， 而对共模信号进行抑制，具有很强的抗干扰能力，并具有温漂小、级与级之间 很容易直接耦合等优点。为了提高误差放大器的增益，采用共源共栅结构，CMOS 共源共栅结构有套筒和折叠两种结构形式。套筒结构具有频率特性好、功耗低 等特点，然而在低电源电压下，其输出摆幅和共模输入范围难以达到预期要求。 从应用角度出发，本发明的误差放大器将在低电源电压下工作，要求尽可能快 的速度，较大的输出摆幅和输入共模范围，因此采用折叠共源共栅结构。另外， 采用PMOS作为输入级，可以做到输入共模电压最低可至地电压GNDA，符合 低压差线性稳压器设计思想，且可使误差放大器具有较低的噪声。PMOS晶体 管MP1A、MP1B为差分输入对管，NMOS晶体管MN2A、MN2B为共栅放大管，晶体 管MP1A、MP1B和MN2A、MN2B形成输入折叠共源共栅结构。PMOS晶体管MP2A、 MP2B、MP3A、MP3B构成共源共栅电流镜，不但用于把双端输出转化为单端输出， 而且还可以大幅度提高误差放大器101的输出阻抗，从而有利于提高误差放大 器101的增益。图4提供的实施例电路上所标出的第一至第五偏压Vbias1~5是 电流源电路，用来为主电路中的偏置电流源提供稳定合理的栅极电压。这些偏 压可以为相应MOS器件提供正确的栅极电压，从而使相应MOS器件构成的电流 源有稳定准确的电流提供给主工作电路。
缓冲电路102由源跟随器和电流感应电路构成。源跟随器连接于误差放大器101 和驱动元件103之间，起缓冲隔离作用。误差放大器101的输出阻抗很高，而 驱动元件103因要驱动较大的电流负载尺寸较大，导致栅电容较大，如果误差 放大器101和驱动元件103直接相连接，将会产生一个低频极点，而低压差稳 压器因负载大电容的存在也必将在输出端产生一个低频极点，两个低频极点的 存在容易致使系统不稳定。所以在误差放大器101和驱动元件103之间增加一 个源跟随器起缓冲作用。源跟随器利用栅极接收信号，利用源极驱动负载，使 源极电势能跟随栅压。源跟随器表现出较高的输入阻抗和较低的输出阻抗。其 输出阻抗跟其跨导成反比，而其跨导和晶体管的宽长比成正比，适当增加源跟 随器的宽长比不但可以减小源跟随器本身的输出阻抗，同时也可以增强其输出 控制信号对驱动元件103的调节作用，有利于驱动元件103正常工作，不至于 过早进入截止区。在源跟随器的缓冲隔离作用下，适当选择源跟随器的尺寸大 小，可以将原来误差放大器101和驱动元件103之间产生的低频极点转化为一 个中频极点和一个高频极点，因误差放大器101输出阻抗较高，源跟随器栅电 容相对较小，源跟随器输出阻抗很小，所以中频极点位于误差放大器101和源 跟随器之间，高频极点位于源跟随器和驱动元件之间。本发明实施例的源跟随 器电路采用PMOS晶体管MPSF和直流偏置晶体管MPB1，还提供了电流感应 电路，电流感应电路由PMOS晶体管MPDEC0、MPDEC1、MPDEC2和NMOS晶体管 MNDEC1、MNDEC2构成，电流感应电路用来改善低压差线性稳压器的瞬态响应特 性。因电流感应电路具体实现方式有多种选择，而本发明实施例中的电流感应 电路部分的具体连接在图4中的缓冲电路102处已有体现，在此不再赘述。一 般来说，所述PMOS晶体管MPSF和直流偏置晶体管MPB1采用的宽长比小于 第一驱动PMOS晶体管MPOUT的宽长比，且大于低压差线性稳压器中其它晶 体管的宽长比。具体实施时，可以选择PMOS晶体管MPSF和直流偏置晶体管 MPB1的宽长比为第一驱动PMOS晶体管MPOUT的宽长比1/10左右，是低压 差线性稳压器中其它晶体管的宽长比10倍左右。例如，选取第一驱动PMOS晶 体管MPOUT的宽长比数值为W＝20 L＝2 Num＝400，PMOS晶体管MPSF的 宽长比数值为W＝15 L＝4 Num＝56。
驱动元件103的具体实现非常简单，可以采用第一驱动PMOS晶体管MPOUT， 第一驱动PMOS晶体管MPOUT的栅极连接缓冲电路102的输出端，源极连接到电 源电压VDDA，漏极提供驱动输出端OUT。驱动元件因为要驱动较大的负载电流， 所以尺寸较大，栅电容也较大。低压差线性稳压器的负载电流可以在较大范围 内变化，从而导致驱动元件的输出阻抗也有较大变化，结果主极点频率会随负 载电流的变化而变化。
本发明还提供了反馈电路140的具体设计：反馈电路104包括有第一反馈 电阻R1和第二反馈电阻R2，第一反馈电阻R1连接到所述第一驱动PMOS晶体管 MPOUT的漏极和所述误差放大器101的反馈电压输入端之间，第二反馈电阻R2 连接到地电压GNDA和所述误差放大器101的反馈电压输入端之间。
负载电容等效串联电阻补偿电路105由负载大电容和其等效串联电阻串联 连接组成。负载大电容一端连接到低压差线性稳压器的输出端，另一端与等效 串联电阻相连接；等效串联电阻一端与负载电容相连接，另一端连接到地电压 GNDA。负载电容取值为10uF，较大的负载电容值可以把主极点向低频推进，使 主极点尽可能地远离第二非主极点，从而使增益交点向里推进，增加相位裕度， 提高系统稳定性。等效串联电阻和负载电容串联产生一个中频零点，可以抵消 第一非主极点，从而减少极点数，使相位交点向外推进，增加相位裕度，提高 系统稳定性。
本发明还着重提出了跨多级密勒补偿电路107。密勒补偿电容Cc一端连接 到误差放大器101一差分输入晶体管MP1B的漏极，另一端经误差放大器101的 共栅放大晶体管MN2B、缓冲电路102中源跟随器PMOS晶体管MPSF和驱动元件 103 PMOS晶体管MPOUT共三级放大，连接到低压差线性稳压器的输出端。跨多 级密勒补偿可以大幅度减小补偿电容的值，节省可观的芯片面积，同提供大得 多的带宽，改善相位裕度，同时在本发明具体实现电路中还可以产生中高频零 点，在发明的具有较大输出电流范围的低压差线性稳压器的系统稳定性中起着 至关重要的作用，效果非常明显。
图4作为本发明实施例的主体结构实现电路，系统中极零点分布决定了系 统的稳定性。
在低压差线性稳压器中，输出端产生一个低频极点，即主极点P0，对电路 分析可知：
$P_0\approx \frac{1}{2\pi \left(R_L\right|\left|r_0\right)C_L}$
其中r0是驱动元件103的漏极输出阻抗，CL是负载电容，RL是负载电阻；误差放 大器101的输出阻抗较大，缓冲电路103的输入电容因源跟随器MPSF的尺寸较 大而相对较大，在误差放大器101和缓冲电路102之间产生一个中频极点，即 第一非主极点P1，设误差放大器输出阻抗为R1，缓冲电路的输入栅电容为C1， 则有：
$P_1\approx \frac{1}{2\pi R_1{C}_1};$
由负载电容CL和其等效串联电阻R0产生一个中频零点Z1：
$Z_1\approx \frac{1}{2\pi R_0{C}_L},$
设共栅放大晶体管MN2B的增益为A1，源跟随器晶体管MPSF的增益为A2，驱动 元件晶体管MPOUT的增益为-A3，则跨多级密勒补偿电容Cc在差分输入晶体管 MP1B的漏极等效接地电容为1-A1A2(-A3)Cc，设其为Ca。进行小信号分析时， 差分输入晶体管MP1B的漏极的对地阻抗为MP1B的漏极电阻r01B与电流源MN3B 的漏极电阻r03B并联，共栅放大级晶体管MN2B的漏源电阻为r02B，一个中高频极 点在差分输入晶体管MP1B的漏极处产生，即第二非主极点P2：
$P_2\approx \frac{1}{2\pi \left(r_{01B}\right|\left|r_{03B}\right)\mathrm{Ca}}$
进行小信号分析时，在误差放大器101和缓冲电路102之间r02B与Ca串联接地， 产生一个中高频零点Z2：
$Z_2\approx \frac{1}{2\pi r_{02B}\mathrm{Ca}}$
该零点略小于第二非主极点P2；其它寄生电容产生的极零点都位于高频端，对 系统的稳定性没有影响。
因为CL值较大，所以主极点P0向低频端推进，使增益交点向里推进；合 理调整晶体管参数，中频Z1和第一非主极点P1相抵消；因P2在中高频端，并 且P2值是固定的，所以P2距离P0较远，这样不但减少了单位增益带宽内的极 点数，同时增加了单位增益带宽；在主极点和P2之间有另外一个零点Z2，它比 较靠近P2，可以改善相位裕度。这样不但主极点P0距离第二非主极点P2较远 并且在非主极点到来之前有一个零点Z2，实现了把总的相移减至最少，使相位 交点向外推进，同时增益交点向里推进。所以在较大电流变化范围内，在单位 增益带宽较大的前提下，相位裕度都达到了85度以上，系统非常稳定。
为了进一步说明本发明在输出电流变化范围较大的情况下系统的稳定效 果，本发明实施例分别在输出电流正常、输出电流较大和输出电流较小三种情 况下用Hspice软件对图4所示电路的频率响应进行了仿真。
当输出电流为25mA，即输出电流正常时，预置电压输入端采用一直流电压 为2.5V交流电压为1V的电压源，反馈电压输入端连接一大电容接地，连接一 大电感到驱动元件103的驱动输出端OUT，输出负载为100欧电阻与10uF电容 并联连接，负载电容的等效串联电阻为1欧。图5为本发明具有较大输出电流 范围的低压差线性稳压器电路在输出电流正常时的频率响应图。其中，左标尺 代表相位，单位是度；右标尺代表幅度，单位是分贝；下标尺代表频率，单位 是赫兹。图5中，点线为相频曲线，叉线为幅频曲线。分析该图可知：首先， 从该频率响应的曲线图可以很明显地看到，该系统不存在右半平面的极点，单 位增益带宽较宽，低频增益较高；其次，在0dB以上系统的相位偏移最大为90 度左右，相应的相位裕度达到近90度，大于要求的45度；再次，在单位增益 带宽内，有一个没有被抵消掉的零点Z2，致使包括P2在内的非主极点都被推进 到单位增益带宽以外了，很明显，这样的系统是非常稳定的。
当输出电流为310mA，即输出电流较大时，预置电压输入端采用一直流电压 为2.5V交流电压为1V的电压源，反馈电压输入端连接一大电容接地，连接一 大电感到驱动元件103的驱动输出端OUT，输出负载为8欧电阻与10uF电容并 联连接，负载电容的等效串联电阻为1欧。图6为本发明具有较大输出电流范 围的低压差线性稳压器电路在输出电流较大时的频率响应图。其中，左标尺代 表相位，单位是度；右标尺代表幅度，单位是分贝；下标尺代表频率，单位是 赫兹。图6中，点线为相频曲线，叉线为幅频曲线。分析该图可知：首先，从 该频率响应的曲线图可以很明显地看到，该系统不存在右半平面的极点，单位 增益带宽较宽，低频增益较高；其次，在0dB以上系统的相位偏移最大为90度 左右，相应的相位裕度达到近90度，大于要求的45度；再次，在单位增益带 宽内，有一个没有被抵消掉的零点Z2，致使包括P2在内的非主极点都被推进到 单位增益带宽以外了；最后，虽然主极点因为输出电流较大而向外推进很多， 但是主极点P0距离第二非主极点P2和中高频零点Z2都较远，所以主极点向外 推进对相位裕度没有，很明显，这样的系统是非常稳定的。
当输出电流为0.05mA，即输出电流较小时，预置电压输入端采用一直流电 压为2.5V交流电压为1V的电压源，反馈电压输入端连接一大电容接地，连接 一大电感到驱动元件103的驱动输出端OUT，输出负载为50K欧电阻与10uF电 容并联连接，负载电容的等效串联电阻为1欧。图7为本发明具有较大输出电 流范围的低压差线性稳压器电路在输出电流正常时的频率响应图。其中，左标 尺代表相位，单位是度；右标尺代表幅度，单位是分贝；下标尺代表频率，单 位是赫兹。图7中，点线为相频曲线，叉线为幅频曲线。分析该图可知：首先， 从该频率响应的曲线图可以很明显地看到，该系统不存在右半平面的极点，低 频增益较高；其次，在0dB以上系统的相位偏移最大为90度左右，相应的相位 裕度达到近90度，大于要求的45度；再次，在单位增益带宽内，有一个没有 被抵消掉的零点Z2，致使包括P2在内的非主极点都被推进到单位增益带宽以外 了；最后，因为输出电流较小而致使主极点低频推进，从而增益交点向里推进， 单位增益带宽有所降低，很明显，这样的系统是非常稳定的。
特别指出的是，对本发明的电路构成作等同替换的情况，都应当落入本发 明所要求保护的技术方案范围内。