技术领域
[0001] 本
发明涉及集成
电路(IC)设计，且更特定来说，涉及具有内建式滞后的IC比较器的设计。
背景技术
[0002] 在电路设计中，使用比较器来比较两个输入
电压的电平，且视哪一输入电压较大而产生逻辑高或逻辑低输出
信号。比较器可广泛应用于
电子装置中，(例如)以监视电路中的特定电压电平何时超过预定参考电平。
[0003] 一些比较器可并入有振幅滞后，以改进存在噪声情况下的性能。振幅滞后使比较器输出的切换延迟，直到输入电压之间的差超过特定最小
阈值电压为止。可使所述最小阈值电压为可调整的，以控制振幅滞后量。
[0004] 将需要提供用于设计并入有振幅滞后的比较器的简单且稳健的技术，且提供具有可调整的阈值电压的此比较器。将进一步需要使此比较器能够适应整个供应电压范围上的输入共模电压。
发明内容
[0005] 本发明的一个方面是一种实施滞后的比较器。所述比较器包含：输入级，其包含耦合到输入
电流源的差分对，所述输入级包含正输入
端子、负输入端子和输入级输出
节点；折叠式共源共栅级，其包含耦合到所述输入级
输出节点的第一和第二共源共栅节点，所述第一和第二共源共栅节点分别经由共源共栅晶体管而进一步耦合到第一和第二负载节点；负载，其耦合到所述第一和第二负载节点，所述比较器的输出耦合到所述负载节点中的一者；以及电流偏移级，其经配置以响应于第二负载节点电压大于第一负载节点电压而相对于从所述第二共源共栅节点所汲取的电流增加从所述第一共源共栅节点所汲取的电流，且反之亦然。
[0006] 本发明的另一方面是一种实施滞后的比较器，所述比较器包含：输入级，其包含耦合到NMOS输入电流源的NMOS差分对，和耦合到PMOS输入电流源的PMOS差分对，所述输入级进一步包含耦合到所述NMOS和PMOS差分对的栅极的正和负输入端子；PMOS折叠式共源共栅级，其耦合到所述NMOS差分对的漏极，所述PMOS折叠式共源共栅级包含耦合到所述NMOS差分对漏极的第一和第二PMOS共源共栅节点，所述第一和第二PMOS共源共栅节点分别经由PMOS共源共栅晶体管而进一步耦合到第一和第二负载节点，所述比较器的输出耦合到所述负载节点中的一者；NMOS电流偏移级，其经配置以响应于第二负载节点电压大于第一负载节点电压而相对于从所述第二PMOS共源共栅节点所汲取的电流增加从所述第一PMOS共源共栅节点所汲取的电流，且反之亦然；以及NMOS折叠式共源共栅级，其耦合到所述PMOS差分对的漏极，所述NMOS折叠式共源共栅级包含耦合到所述PMOS差分对漏极的第一和第二NMOS共源共栅节点，所述第一和第二NMOS共源共栅节点分别经由NMOS共源共栅晶体管而进一步耦合到所述第一和第二负载节点。
[0007] 本发明的另一方面是一种用于在比较器中实施滞后的方法，所述方法包含：使用输入级将差分电压转换成差分电流，所述输入级包含耦合到输入电流源的差分对，所述输入级包含正输入端子、负输入端子和输入级输出节点，所述差分电压为所述正输入端子与负输入端子处的电压之间的电压差；将所述差分电流耦合到折叠式共源共栅级，所述折叠式共源共栅级包含耦合到所述输入级输出节点的第一和第二共源共栅节点，所述第一和第二共源共栅节点分别经由共源共栅晶体管而进一步耦合到第一和第二负载节点；以及使用电流偏移级，响应于第二负载节点电压大于第一负载节点电压而相对于从所述第二共源共栅节点所汲取的电流增加从所述第一共源共栅节点所汲取的电流，且反之亦然。
[0008] 本发明的另一方面是一种用于在比较器中实施滞后的方法，所述方法包含：使用输入级将差分电压转换成差分电流，所述输入级包含耦合到NMOS输入电流源的NMOS差分对和耦合到PMOS输入电流源的PMOS差分对，所述输入级进一步包含耦合到所述NMOS和PMOS差分对的栅极的正和负输入端子；将由所述NMOS差分对产生的差分电流耦合到PMOS折叠式共源共栅级，所述PMOS折叠式共源共栅级包含耦合到NMOS差分对漏极的第一和第二PMOS共源共栅节点，所述第一和第二PMOS共源共栅节点分别经由PMOS共源共栅晶体管而进一步耦合到第一和第二负载节点，所述比较器的输出耦合到所述负载节点中的一者；使用NMOS电流偏移级，响应于第二负载节点电压大于第一负载节点电压而相对于从所述第二PMOS共源共栅节点所汲取的电流增加从所述第一PMOS共源共栅节点所汲取的电流，且反之亦然；以及将由所述PMOS差分对产生的差分电流耦合到NMOS折叠式共源共栅级，所述NMOS折叠式共源共栅级包含耦合到PMOS差分对漏极的第一和第二NMOS共源共栅节点，所述第一和第二NMOS共源共栅节点分别经由NMOS共源共栅晶体管而进一步耦合到所述第一和第二负载节点。
[0009] 本发明的另一方面是一种实施滞后的比较器，所述比较器包含：用于将差分电压转换成差分电流的输入级装置；用于将所述差分电流耦合到
输出电压的折叠式共源共栅装置；用于将所述差分电流转换成输出电压的负载装置；以及用于使从所述差分电流所汲取的电流偏移以实施滞后的电流偏移装置。
附图说明
[0010] 图1和图1A说明根据本发明的并入有振幅滞后的比较器的功能性。
[0011] 图2说明根据本发明的展现振幅滞后的比较器的一示范性
实施例。
[0012] 图2A、图3和图3A说明根据本发明的并入有振幅滞后的比较器的替代示范性实施例。
[0013] 图4和图5说明根据本发明的具有轨对轨输入级的比较器的示范性实施例。
[0014] 图6A和图6B说明根据本发明的用于产生偏置电压VB1、VB2、VB3、Vgm1、Vgm2、Vgm3和Vgm4的
偏置电路的示范性实施例。
[0015] 图6C说明用于产生Iref1以在(例如)
温度变化上维持比较器的输入级的相对恒定的gm的
块的一示范性实施例。
[0016] 图7说明用以在(例如)输入共模电压变化上维持相对恒定的gm和Ib的比较器的替代示范性实施例。
[0017] 图7A说明使用恒定gm块的示范性实施例的比较器。
[0018] 图8说明根据本发明的方法的示范性实施例。
具体实施方式
[0019] 下文结合附加图所阐述的详细描述意欲作为对本发明的示范性实施例的描述，且无意表示可实践本发明的仅有示范性实施例。在整个此描述中所使用的术语“示范性”是指“充当一实例、例子或说明”，且未必应解释为比其它示范性实施例优选或有利。所述详细描述出于提供对本发明的示范性实施例的彻底理解的目的而包括特定细节。所属领域的技术人员将明白，可在无这些特定细节的情况下实践本发明的示范性实施例。在一些例子中，以方
框图形式展示众所周知的结构和装置，以便避免使本文中所呈现的示范性实施例的新颖性模糊不清。
[0020] 图1和图1A说明根据本发明的并入有振幅滞后的比较器100的功能性。在图1中，将正输入电压Vp和负输入电压Vn提供到比较器100以产生输出电压Vout。在图1A中，可看到计算为差值Vp-Vn的输入电压Vin控制输出电压Vout，如图1A中所展示。
[0021] 在图1A中，当Vin最初小于电压-VTH时，可看到Vout处于逻辑
低电压VLO。随着Vin增加到大于低到高阈值电压VTH，Vout切换到逻辑高电压VHI。从处于VHI的Vout开始，如果Vin随后减小到小于高到低阈值电压-VTH，则Vout将从VHI切换到VLO。
[0022] 上文所描述的切换行为还被称作振幅滞后，且为所属领域的技术人员所众所周知的。振幅滞后有利地减少在存在耦合到输入电压Vin的噪声的情况下比较器输出Vout的错误触发。将需要在集成电路中设计并入有振幅滞后的比较器，且进一步提供用以调整阈值电压VTH以控制所引入的滞后量的简单技术。
[0023] 图2说明根据本发明的并入有振幅滞后的比较器的一示范性实施例200。
[0024] 在图2中，比较器200包括输入级210、折叠式共源共栅级220、负载230，和电流偏移级240。
[0025] 输入级210包括分别耦合到输入电压Vp和Vn的NMOS差分对212和214。NMOS差分对212、214由产生电流I0的电流源来提供电源。NMOS差分对212、214的输出(漏极)分别耦合到共源共栅级220中的节点2和节点1。节点1和节点2在本文中还被称作共源共栅节点。注意，所标记的节点大体上在附图中展示为带圆圈的数字。
[0026] 共源共栅级220包括PMOS晶体管222、224、226、228。节点1和节点2处的电压分别经由PMOS晶体管226和228而耦合到节点3和节点4。晶体管226和228在本文中还被称作共源共栅晶体管。晶体管222和224可使用偏置电压VB1来偏置，而晶体管226和228可使用偏置电压VB2来偏置。
[0027] 在本文中还被称作负载节点的节点3和节点4分别耦合到负载230的NMOS晶体管232和234的漏极。注意，根据所属领域的技术人员众所周知的原理，负载230的晶体管234为
二极管连接式晶体管。
[0028] 将比较器200的输出电压视为节点3处的电压，在图2中还标记为Vout。
[0029] 在所展示的示范性实施例中，电流偏移级240耦合到比较器200的节点1、节点2、节点3和节点4。电流偏移级240包括NMOS晶体管242和244。晶体管242和244的栅极分别耦合到节点4和节点3，而晶体管242和244的漏极分别耦合到节点1和节点2。电流偏移级240经配置以选择性地使由输入级210产生的电流远离共源共栅级220而分流，以使输出电压Vout的全摆幅切换延迟，借此引入滞后(根据下文所描述的原理)。
[0030] 出于本文中稍后将清楚的原因，最初假定在图2中，(Vp-Vn)＜＜-VTH，其中将VTH界定为 接着，将给输入级210提供电源的电流I0完全引导通过晶体管214，而晶体管212不支持电流，即，I1＝I0，而I2＝0。另外，在此初始状态中，假定节点3处的Vout处于VLO，而假定节点4处的电压高于节点3处的电压，从而造成将充当偏移级240中的电流吸收器的电流Ib完全引导通过晶体管242。在此状态中，电流偏移级240经配置以将净电流Ib拉离节点1。假定Ib小于I0。
[0031] 因此，可看到I3等于I5-I1-Ib，而可看到I4等于I6，其中I5和I6分别为由电流源晶体管222和224产生的电流，且假定I5等于I6。
[0032] 随着(Vp-Vn)或Vin逐渐增加(即，使得其较不负)，电流I0将逐渐在输入级210的晶体管212与214之间更均匀地分摊，直到在Vp＝Vn、 时为止，那时
且
[0033] 随着(Vp-Vn)进一步增加，I3将进一步增加而I4将进一步减小。当I3最终超过I4时，节点3和节点4处的电压将分别从其初始值(分别为VLO和VHI)切换到VHI和VLO。发生切换的条件可表达如下：
[0034] I3＞I4； (表达式1a)
[0035] I5-(I1+Ib)＞I6-I2； (表达式1b)
[0036] I2＞I1+Ib； (表达式1c)
[0037] I2-I1＞Ib；以及 (表达式1d)
[0038] gm·(Vp-Vn)＞Ib； (表达式1e)
[0039] 其中最后的关系式起因于以下事实：差分对212、214的差分电流(I2-I1)等于输入级210的差分跨导gm乘输入电压差(Vp-Vn)。
[0040] 通过以上论述，所属领域的技术人员将了解，当Vin超过量 时，在节点3处的比较器200的Vout将从VLO切换到VHI。如早先所描述，此量还被称作VTH，且对应于参看图1A针对并入有振幅滞后的比较器所描述的低到高阈值电压VTH。
[0041] 依照以上描述，且采用类似论点，所属领域的技术人员将进一步了解，当到比较器200的输入电压最初处于(Vp-Vn)＞＞VTH时，输出电压Vout将类似地随着(Vp-Vn)减小而保持在VHI，直到(Vp-Vn)＜-VTH为止，在此之后，Vout将随后即刻转变到VLO。比较器200因此完全实施早先参看图1A所描述的振幅滞后。
[0042] 所属领域的技术人员将了解，对于所展示的示范性实施例，有利地通过项 来良好地界定阈值电压VTH和-VTH，且因此，比较器的滞后易于通过选择Ib和gm的适当值来控制。在一示范性实施例中，可将Ib设计为大约1-2μA，而可将控制gm的I0设计为大约25μA。
[0043] 虽然在图2中展示负载230经配置为此项技术中所众所周知的“
电流镜负载”，但所属领域的技术人员将了解，在不偏离本发明的范围的情况下，可容易用其它负载来代替负载230。图2A说明并入有不同类型的负载的比较器的替代示范性实施例200A。注意，除非另外注释，否则图2A和图2中的以类似方式标记的块具有类似功能。在图2A中，负载230A包括配置为所属领域的技术人员所已知的所谓的“共源共栅电流镜”的晶体管232A、
234A、236A和238A。预期此些替代示范性实施例以及本文中未明确描述的并入有负载的示范性实施例在本发明的范围内。
[0044] 图3说明根据本发明的并入有振幅滞后的比较器的一替代示范性实施例300。所属领域的技术人员将了解，比较器300具有类似于图2中所描述的比较器200的结构，其使用与比较器200的对应晶体管互补的晶体管(即，NMOS代替PMOS，且PMOS代替NMOS)。
[0045] 图3A说明并入有振幅滞后的比较器的一替代示范性实施例300A。注意，除非另外注释，否则图3A和图3中的以类似方式标记的块具有类似功能。在图3A中，负载330A包括配置为所属领域的技术人员已知的共源共栅PMOS电流镜的晶体管332A、334A、336A和338A。
[0046] 图4说明根据本发明的并入有振幅滞后的比较器的一替代示范性实施例400。比较器400包括NMOS输入级410.1与PMOS输入级410.2两者。如下文中进一步描述，通过提供互补的NMOS输入级与PMOS输入级以及对应的共源共栅、负载和电流偏移级，将了解，比较器400有利地适应轨对轨输入共模电压(即，在整个供应电压上变化的输入共模电压)。
[0047] 在图4中，输入级410.1和410.2的输出分别耦合到共源共栅级420.1和420.2。将了解，共源共栅级420.1还充当用于PMOS输入级410.2和共源共栅级420.2的共源共栅负载，而共源共栅级420.2还充当用于NMOS输入级410.1和共源共栅级420.1的共源共栅电流镜。
[0048] 根据本文中早先所描述的原理，提供电流偏移级430.1和430.2以实施本发明的滞后技术。依照本文中早先所描述的原理，所属领域的技术人员将清楚比较器400中的级430.1和430.2的操作。
[0049] 图5说明具有轨对轨输入级的比较器400的一示范性实施例400.1。在图5中，用于NMOS输入级410.1和PMOS输入级410.2的电流源分别实施为NMOS晶体管520和PMOS晶体管530。类似地，用于电流偏移级430.1和430.2的电流源分别实施为NMOS晶体管540和PMOS晶体管550。
[0050] 所属领域的技术人员将了解，可通过设定分别使晶体管520和530偏置的电压Vgm1和Vgm2来控制输入级410.1和410.2的跨导gm，同时还可通过设定分别使晶体管540和550偏置的电压Vgm3和Vgm4来控制电流偏移级430.1和430.2的电流Ib。因此，可通过选择偏置电压Vgm1到Vgm4的适当值来控制比较器400.1中的振幅滞后量。
[0051] 图6A说明用于产生用于图5的比较器400.1的偏置电压VB1、VB2、VB3、Vgm1和Vgm2的偏置电路的一示范性实施例600A。图6B说明用于产生用于图5的比较器400.1的偏置电压Vgm3和Vgm4的偏置电路的一示范性实施例600B。所属领域的技术人员将清楚偏置电路600A和600B的操作。具体来说，所属领域的技术人员将了解，通过提供图6A和图6B中的参考电流Iref1和Iref2，且通过根据电路设计和布局技术中众所周知的原理来设计所述晶体管的大小并匹配所述晶体管，可适当地选择比较器400.1中的偏置电流和电压以设定所要的振幅滞后量。可根据所属领域的技术人员众所周知的原理来设计偏置电路600A和600B。
[0052] 在一示范性实施例中，Iref1和Iref2可经选择以具有彼此不同的特性，使得在比较器内所实现的滞后
水平在较广制造工艺范围和温度范围上一致。举例来说，根据所属领域的技术人员所已知的原理，可选择Iref1以提供用于输入级410.1、410.2的恒定gm
偏压，而可选择Iref2以提供用于Ib的恒定(固定)带隙电流。
[0053] 图6C说明用于产生Iref1以在(例如)温度变化上维持比较器400.1的输入级的相对恒定的gm的块的一示范性实施例600C。所属领域的技术人员将了解，通过在
电阻器R上产生等于M1与M2之间的栅极到源极差分电压的电压，使得电流Iref1与以下MOS晶体管I-V特性等式中的项β成反比：
[0054] (表达式2)
[0055] 因为理想MOS
放大器的跨导gm与β的平方根成比例，所以将偏置电流Iref1设定为与β成反比有利地允许放大器实现在温度上恒定的gm或增益特性。
[0056] 虽然在图6C中已说明用于产生Iref1以维持相对恒定的gm的块的一示范性实施例600C，但所属领域的技术人员将了解，可使用此项技术中众所周知的替代电路来实现相同或类似目的，且还预期此些替代示范性实施例在本发明的范围内。
[0057] 图7说明用以在(例如)输入共模电压变化上维持相对恒定的gm和Ib的比较器的一替代示范性实施例700。在图7中，恒定gm偏压块710感测输入电压Vp和Vn的电平，且调整由动态电流源725和735提供的电流，动态电流源725和735以及电流源720和730将输入级410.1和410.2偏置。块710还调整由动态电流源745和755提供的电流，动态电流源745和755以及电流源740和750将电流偏移级430.1和430.2偏置。
[0058] 在一示范性实施例中，由块710来配置由动态电流源725、735、745和755递送的电流，以使得由动态电流源提供电源的对应级的gm和Ib保持相对恒定。根据电路设计领域中的技术人员所已知的原理，恒定gm偏压块710可经配置以动态地调整由电流源提供的电流以(例如)跨越输入共模电压的变化来维持恒定gm和Ib。以此方式，可减少在正常电路操作期间的滞后阈值电压VTH和-VTH的非所要变化。
[0059] 图7A说明使用恒定gm块的一示范性实施例710.1的比较器700.1。在图7A中，比较器700的电流源720和730实施为晶体管电流源520和530，此类似于图5的实施例400.1。比较器700的电流源725和735实施为晶体管电流源725.1和735.1。根据电路设计领域中的技术人员所众所周知的原理，由块710.1进行的对于分别将晶体管725.1和
735.1偏置的偏置电压Vgm5和Vgm6的产生可优选在输入共模电压的变化上维持输入级
410.1和410.2的恒定跨导gm。参见(例如)贝克、R.杰克伯等人的“CMOS电路设计、布局和仿真(CMOS Circuit Design，Layout，and Simulation)”的第608到610页(1997)。
比较器700的电流源745和755可类似地实施为晶体管电流源745.1和755.1，其中由块
710.1类似地产生的偏置电压Vgm7和Vgm8优选维持给偏移级430.1和430.2提供电源的恒定净电流。在一示范性实施例中，块710.1可产生分别与偏置电压Vgm5和Vgm6相同的偏置电压Vgm7和Vgm8。
[0060] 虽然在图7A中已说明经设计以在输入共模电压期间自始至终维持相对恒定的gm和Ib的比较器的一示范性实施例700.1，但所属领域的技术人员将了解，可使用此项技术中众所周知的替代电路来实现相同目的，且还预期此些替代示范性实施例在本发明的范围内。
[0061] 图8说明根据本发明的方法800的一示范性实施例。注意，仅出于说明性目的而展示方法800，且不打算将本发明的范围限于所展示的任何特定方法。
[0062] 在步骤810处，使用输入级将差分电压转换成差分电流。
[0063] 在步骤820处，将差分电流耦合到折叠式共源共栅级。
[0064] 在步骤830处，使用电流偏移级，从差分电流汲取偏移电流以实施滞后。
[0065] 所属领域的技术人员将了解，虽然已参考MOS晶体管(MOSFET)描述了本发明的示范性实施例，但本发明的技术不需要限于基于MOSFET的设计，且可容易将本发明的技术应用于使用双极结晶体管(或BJT)和/或其它三端子跨导装置的替代示范性实施例(未图示)。举例来说，在一示范性实施例(未图示)中，所展示的比较器中的任一者可利用BJT而非MOSFET，其中BJT的集
电极、基极和发射极分别如针对MOSFET的漏极、栅极和源极所展示耦合。或者，在双CMOS工艺中，可使用CMOS与双极结构/装置两者的组合来使电路性能最大化。此外，除非另外注释，否则在本
说明书中和在
权利要求书中，术语“漏极”、“栅极”和“源极”可涵盖那些术语的与MOSFET相关联的常规意义，以及其它三端子跨导装置(例如，BJT)的对应节点，此对应对于电路设计领域中的技术人员来说将是显而易见的。
[0066] 在本说明书中和在权利要求书中，应理解，当一元件被称作“连接到”或“耦合到”另一元件时，其可直接连接到或耦合到另一元件或可存在介入元件。相比而言，当一元件被称作“直接连接到”或“直接耦合到”另一元件时，不存在介入元件。
[0067] 所属领域的技术人员应理解，可使用多种不同技术和技艺中的任一者来表示信息和信号。举例来说，可通过电压、电流、
电磁波、
磁场或磁粒子、光场或光粒子或其任何组合来表示可能在整个以上描述中参考的数据、指令、命令、信息、信号、位、符号和码片。
[0068] 所属领域的技术人员应进一步了解，结合本文中所揭示的示范性实施例所描述的各种说明性逻辑块、模块、电路和
算法步骤可实施为电子
硬件、计算机
软件或两者的组合。为了清楚地说明硬件与软件的此互换性，上文已大体上在其功能性方面描述了各种说明性组件、块、模块、电路和步骤。将此功能性实施为硬件还是软件视特定应用和强加于整个系统上的设计约束而定。所属领域的技术人员可针对每一特定应用以不同的方式实施所描述的功能性，但此些实施决策不应被解释为会导致偏离本发明的示范性实施例的范围。
[0069] 结合本文中所揭示的示范性实施例而描述的各种说明性逻辑块、模块和电路可用以下各者来实施或执行：通用处理器、
数字信号处理器(DSP)、
专用集成电路(ASIC)、现场可编程
门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合。通用处理器可为
微处理器，但在替代方案中，处理器可为任何常规的处理器、
控制器、
微控制器或状态机。还可将处理器实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器，或任何其它此类配置。
[0070] 结合本文中所揭示的示范性实施例所描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的
软件模块中，或所述两者的组合中。软件模块可驻留于随机存取
存储器(RAM)、快闪存储器、
只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、
硬盘、可装卸磁盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。将示范性存储媒体耦合到处理器，以使得所述处理器可从所述存储媒体读取信息，并可将信息写入到所述存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器和存储媒体可驻留于ASIC中。ASIC可驻留于用户终端中。在替代方案中，处理器和存储媒体可作为离散组件驻留于用户终端中。
[0071] 在一个或一个以上示范性实施例中，可以硬件、软件、
固件或其任何组合来实施所描述的功能。如果以软件来实施，则可将所述功能作为一个或一个以上指令或代码存储于计算机可读媒体上或经由计算机可读媒体进行传输。计算机可读媒体包括计算机存储媒体与通信媒体两者，通信媒体包括促进将
计算机程序从一处传递到另一处的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。以实例而非限制的方式，此类计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它
磁性存储装置，或可用以载运或存储呈指令或数据结构的形式的所要程序代码且可由计算机存取的任何其它媒体。而且，将任何连接适当地称为计算机可读媒体。举例来说，如果使用同轴
电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和
微波的无线技术从
网站、
服务器或其它远程源传输软件，则同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电和微波的无线技术包括在媒体的定义中。如本文中所使用的磁盘和光盘包括压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、
软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述各者的组合也应包括在计算机可读媒体的范围内。
[0072] 提供所揭示的示范性实施例的先前描述以使得所属领域的技术人员能够制作或使用本发明。所属领域的技术人员将容易明白对这些示范性实施例的各种
修改，且可在不偏离本发明的精神或范围的情况下将本文中所界定的一般原理应用于其它示范性实施例。因此，本发明无意限于本文中所展示的示范性实施例，而是将赋予本发明与本文中所揭示的原理和新颖特征一致的最广范围。
